CN106158569B - 半导体处理设备 - Google Patents

半导体处理设备 Download PDF

Info

Publication number
CN106158569B
CN106158569B CN201510137719.4A CN201510137719A CN106158569B CN 106158569 B CN106158569 B CN 106158569B CN 201510137719 A CN201510137719 A CN 201510137719A CN 106158569 B CN106158569 B CN 106158569B
Authority
CN
China
Prior art keywords
gas
gas outlet
processing equipment
semiconductor processing
outlet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510137719.4A
Other languages
English (en)
Other versions
CN106158569A (zh
Inventor
奚明
吴红星
胡兵
黄占超
马悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Jingyan Semiconductor Equipment Zhejiang Co ltd
Ideal Semiconductor Equipment Shanghai Co ltd
Original Assignee
Ideal Semiconductor Equipment (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Semiconductor Equipment (shanghai) Co Ltd filed Critical Ideal Semiconductor Equipment (shanghai) Co Ltd
Priority to CN201510137719.4A priority Critical patent/CN106158569B/zh
Publication of CN106158569A publication Critical patent/CN106158569A/zh
Application granted granted Critical
Publication of CN106158569B publication Critical patent/CN106158569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体处理技术领域,特别涉及一种半导体处理设备。本发明的半导体处理设备通过特别的反应腔设计,使得所述反应腔既能用于执行原子层沉积工艺又能用于执行等离子增强化学气相沉积工艺,还能执行衬底在位表面处理,从而可以减少半导体处理设备的数量,降低成本,减少设备的占用空间;同时,由于多个工艺可以在同一腔室中完成,无需附加的转运过程,从而可以减少待处理衬底被污染的发生。

Description

半导体处理设备
技术领域
本发明涉及半导体处理技术领域,特别涉及一种用于处理待处理衬底的半导体处理设备。
背景技术
随着半导体处理技术的发展,为完成半导体衬底的处理而需要应用到的不同半导体处理工艺数量越来越多;如在完成LED衬底的Al2O3+SiOx钝化膜层沉积的过程中以及在完成太阳能电池背面的Al2O3+SiNx钝化膜层沉积的过程中,就需要使用原子层沉积(AtomicLayer Deposition,ALD)工艺来完成Al2O3层的沉积,以及使用等离子增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,PECVD)工艺来完成SiOx层或SiNx层的沉积。
现有技术中,为完成上述Al2O3+SiOx钝化膜或Al2O3+SiNx钝化膜层的沉积,需氧提供一台原子层沉积设备用于在待处理衬底上完成Al2O3层的沉积,然后还需要提供一台等离子增强化学沉积设备用于完成SiOx或SiNx层的沉积。
因此,为完成上述Al2O3+SiOx钝化膜或Al2O3+SiNx钝化膜层的沉积,需要至少两台半导体处理设备,使得完成上述钝化膜沉积工艺的设备投入成本高,且多台设备将占用较大的空间;同时,在一个沉积设备中完成沉积后,需要转运到另一设备再进行沉积处理,转运的过程容易造成对待处理衬底的污染,从而将会降低所述膜层的性能。
事实上,其他需要连续进行原子层沉积工艺和等离子增强化学气相沉积工艺处理的半导体处理过程均将存在上述问题。
因此,有必要提供一种半导体处理设备,以解决现有技术中存在的技术问题。
发明内容
为解决现有技术中,存在半导体处理设备投入成本高,占地空间大的技术问题,本发明提供一可以降低设备成本,且体积较少的半导体处理设备。
为解决上述问题,本发明提供一种半导体处理设备,所述半导体处理设备可以用于进行原子层沉积及等离子增强化学气相沉积;
所述半导体处理设备包括反应腔、射频发生器和驱动装置,所述反应腔包括腔体和设置在所述腔体内的气体分配装置和衬底托盘;所述衬底托盘与所述气体分配装置相对设置并限定其二者之间反应空间;所述射频发生器用于在所述反应空间形成等离子体;所述驱动装置用于驱动所述衬底托盘相对所述气体分配装置移动;所述气体分配装置具有面向所述衬底托盘的出气面,所述出气面包括多个出气口;所述多个出气口包括至少一个第一出气口和至少一个第二出气口,所述多个出气口在所述出气面的排布,使得所述衬底托盘发生相对于出气口的移动时,支撑在所述衬底托盘的衬底依次通过所述第一出气口和第二出气口正对的区域。
当所述半导体处理设备进行原子层沉积时,第一反应气体通过所述第一出气口进入所述反应空间,第二反应气体通过所述第二出气口进入所述反应空间,所述驱动装置驱动所述衬底托盘发生相对于气体分配装置移动,从而对支撑在衬底托盘上的衬底进行原子层沉积处理;当所述半导体处理设备进行等离子增强化学气相沉积时,反应气体通过所述多个出气口中的至少一个出气口进入所述反应空间,所述射频发生器在所述反应空间形成等离子体,从而对支撑在衬底托盘上的衬底进行等离子增强化学气相沉积处理。
与现有技术相比,本发明的半导体处理设备通过特别的反应腔设计,使得所述反应腔既能用于执行原子层沉积工艺又能用于执行等离子增强化学气相沉积工艺,从而可以减少半导体处理设备的数量,降低成本,减少设备的占用空间;同时,由于两个工艺可以在同一腔室中完成,无需附加的转运过程,从而可以减少待处理衬底被污染的发生。
附图说明
图1是本发明半导体处理设备第一实施方式的结构示意图。
图2显示第一实施方式半导体处理设备使用另外一种射频发生器时的结构示意图。
图3是图1所示气体分配装置出气面的表面结构示意图。
图4是本发明半导体处理设备第二实施方式的出气面的结构示意图。
图5是本发明半导体处理设备第三实施方式的出气面的结构示意图。
图6是本发明半导体处理设备第四实施方式的出气面的结构示意图。
具体实施方式
本发明的发明人发现现有技术中,在同一待处理衬底上完成原子层沉积和等离子增强化学气相沉积工艺过程中,需要使用两台不同的半导体处理设备,从而造成设备投入成本高,且占用空间大等技术问题。为解决现有技术半导体处理设备中的技术问题,本发明提出一种半导体处理设备,所述半导体处理设备可以用于进行原子层沉积及等离子增强化学气相沉积;所述半导体处理设备包括反应腔、射频发生器和驱动装置,所述反应腔包括腔体和设置在所述腔体内的气体分配装置和衬底托盘;所述衬底托盘与所述气体分配装置相对设置并限定反应空间;所述射频发生器用于在所述反应空间形成等离子体;所述驱动装置用于驱动所述衬底托盘相对所述气体分配装置移动;所述气体分配装置具有面向所述衬底托盘的出气面,所述出气面包括多个出气口;所述多个出气口包括至少一个第一出气口和至少一个第二出气口,所述多个出气口在所述出气面的排布,使得所述衬底托盘移动时,支撑在所述衬底托盘上的衬底依次通过所述第一出气口和第二出气口正对的区域,当所述半导体处理设备进行原子层沉积时,第一反应气体通过所述第一出气口进入所述反应空间,第二反应气体通过所述第二出气口进入所述反应空间,所述驱动装置驱动所述衬底托盘移动,从而对支撑在衬底托盘上的衬底进行原子层沉积处理;当所述半导体处理设备进行等离子增强化学气相沉积时,反应气体通过所述多个出气口中的至少部分出气口进入所述反应空间,所述射频发生器在所述反应空间形成等离子体,从而对支撑在衬底托盘上的衬底进行等离子增强化学气相沉积处理。
与现有技术相比,本发明的半导体处理设备通过特别的反应腔设计,使得所述反应腔既能用于执行原子层沉积工艺又能用于执行等离子增强化学气相沉积工艺,从而可以减少半导体处理设备的数量,降低成本,减少设备的占用空间;同时,由于两个工艺可以在同一腔室中完成,无需附加的转运过程,从而可以减少待处理衬底被污染的发生。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
请参阅图1,图1是本发明半导体处理设备第一实施方式的结构示意图。所述半导体处理设备1可以用于执行原子层沉积工艺,同时,所述半导体处理设备1还可以用于执行等离子增强化学沉积工艺及衬底在位表面处理。所述半导体处理设备1包括反应腔(未标示)、射频发生器17、驱动装置13、加热装置16和衬底偏压装置18。
所述反应腔包括腔体(未标示)以及设置在所述腔体内的气体分配装置11和衬底托盘15。所述气体分配装置11和所述衬底托盘15相对设置并限定两者之间的反应空间。所述射频发生器17用于在所述反应空间形成等离子体。所述驱动装置13用于驱动所述衬底托盘15相对所述气体分配装置11旋转和/或者改变气体分配装置11到衬底托盘15的距离。所述加热装置16用于加热所述衬底托盘16从而加热支撑在所述衬底托盘15上的衬底14。所述衬底偏压装置18用于在衬底托盘15上产生负电压。
所述衬底托盘15包括面向所述气体分配装置11的承载面,衬底14支撑在所述承载面。
所述气体分配装置11包括面向所述衬底托盘15的出气面12;反应气体从所述出气面12喷出至所述反应空间。请同时参阅图3,图3是图1所示气体分配装置11出气面12的表面结构示意图。所述出气面13包括多个出气口。在本实施方式中,所述多个出气口至少包括一个第一出气口121、一个第二出气口122、和第三出气口123。所述第一出气口121、第二出气口122和所述第三出气口123在所述出气面12呈放射状排列,且所述第三出气口123在沿所述盘状气体分配装置11的周向,设置在所述第一出气口121和第二出气口122之间,从而当所述驱动装置13驱动所述衬底托盘15转动时,承载在所述衬底托盘15上的衬底14能够依次通过所述第一出气口121、第三出气口123和所述第二出气口122正对的区域。优选的,所述出气面12还可以包括更多的第一出气口121、更多的第二出气口122和更多的第三出气口123,所述多个第一出气口121和所述多个第二出气口122在所述气体分配装置11的周向相互间隔设置,且每个相邻的第一出气口121和第二出气口122之间设置一个所述第三出气口123。
优选的,在本实施方式中所述第一出气口121可以是窄缝或是在带状区域分布的多个窄缝或出气孔。所述第二出气口122可以是窄缝或是在带状区域分布的多个窄缝或出气孔。所述在第三出气口123也可以是窄缝或是在带状区域分布的多个窄缝或出气孔。所述第一出气口121、所述第二出气口122和所述在第三出气口123在所述出气面12上呈放射排布,从而当所述驱动装置13驱动所述衬底托盘15转动时,承载在所述衬底托盘15上的衬底14能够依次通过所述第一出气口121、所述第三出气口123和所述第二出气口122正对的区域。在本实施方式中,所述第一出气口121、所述第二出气口122和所述第三出气口123沿所述圆盘状气体分配装置11的径向延伸,如此,可以减少所述第一出气口121、所述第二出气口122和所述第三出气口123的长度,降低加工难度。优选的,所述第一出气口121、所述第二出气口122和所述在第三出气口123沿所述圆盘状气体分配装置11的径向向所衬底托盘15的转动方向A一侧倾斜延伸,如此,从第一出气口121、第二出气口122和第三出气口123喷出到衬底托盘15的反应气体和第三气体能够在所述衬底托盘15的带动下尽量分别沿着所述从第一出气口121、第二出气口122和第三出气口123的延伸方向流动,减少不同出气口喷出的气体在衬底托盘15的带动下相互穿插串扰。进一步优选的,所述第一出气口121、所述第二出气口122和所述在第三出气口123在所述出气面12上呈旋风状排布,其旋转方向与所述衬底托盘15的转动方向相反,从而进一步减少不同出气口喷出的气体在衬底托盘15的带动下相互穿插串扰。
所述驱动装置13用于驱动所述衬底托盘15旋转,从而支撑在所述衬底托盘15上的衬底14依次通过所述第一出气口121,所述第三出气口123和所述第二出气口122正对的区域。所述驱动装置13包括旋转驱动装置,所述旋转驱动装置用于驱动所述衬底托盘15相对所述气体分配装置旋转,优选的,所述旋转驱动装置能够调节所述衬底托盘15的转速。优选的,所述驱动装置13还包括一升降装置,所述升降装置用于推动所述衬底托盘15靠近或远离所述气体分配装置11;从而调节所述衬底托盘15到所述出气面12之间的距离。
所述加热装置16用于加热所述衬底托盘15。本实施方式中,所述加热装置16设置在所述衬底托盘15背离所述气体分配装置11的一侧。所述加热装置16通过热辐射的方式对所述衬底托盘15进行加热。所述加热装置16还可以是镶嵌在所述衬底托盘15中。如,所述加热装置16为镶嵌在所述衬底托盘15中的电热丝。所述加热装置16还可以是设置在反应腔腔体外的电磁加热线圈。其通过电磁辐射的方式对所述衬底托盘15进行加热。
所述射频发生器17用于在气体分配装置11与所述衬底托盘15之间形成等离子体。在本实施方式中,所述射频发生器17包括设置在气体分配装置11上方的射频线圈。其中所述射频线圈可以设置在所述反应腔的腔体内或设置在腔体外。请参阅图2,图2显示本实施方式半导体处理设备使用另外一种射频发生器时的结构示意图,所述射频发生器17还可以是包括分别设置在所述气体分配装置11和衬底托盘15上的一对电极和向所述一对电极输出射频电压的射频源。
所述衬底偏压装置18使衬底托盘15产生负的电压,所述衬底偏压装置18放置在反应腔体的外部并与所述衬底托盘15连接。其可以是产生射频电压的射频源,或者是产生脉冲电压的脉冲电源。
应用本实施方式的半导体处理设备1进行衬底在位表面处理工艺时:
所述衬底偏压装置18工作并使所述衬底14产生负电压;衬底在位表面处理的反应气体通过所述多个出气口中的至少一个出气口进入所述反应空间,所述射频发生器17在所述反应空间形成等离子体,从而对支撑在衬底托盘15上的衬底14进行在位表面处理。
应用本实施方式的半导体处理设备1进行原子层沉积工艺时:
所述驱动装置13驱动所述衬底托盘15旋转,从而带动支撑在所述衬底托盘15上的衬底14依次通过所述第一出气口121、所述第三出气口123和所述第二出气口122正对的区域。所述加热装置16将所述衬底托盘15进行加热,优选的,将所述衬底托盘15加热到大于等于50℃小于等于1000℃,如在进行Al2O3层沉积过程中,将所述衬底托盘加热到200℃。原子层沉积工艺中的第一反应气体从所述第一出气口121输出到所述反应空间中,从而到达所述衬底14表面。原子层沉积工艺中的第二反应气体从所述第二出气口122输出到所述反应空间中。所述第三出气口123用于向所述反应空间输出与所述第一反应气体和第二反应器气体均不会发生反应的第三气体。所述第三出气口123由于设置在所述第一出气口121与所述第二出气口122之间,其输送的所述的第三气体在所述第一出气口121和第二出气口122之间形成气墙,从而使得从所述第一出气口121输送的第一反应气体和从所述第二出气口122输送的第二反应气体相互隔离,防止两种反应气体之间相互串扰。所述衬底14在所述衬底托盘15的带动下依次通过所述第一出气口121、所述第三出气口123和所述第二出气口122正对的区域,从而完成原子层沉积工艺。优选的,在进行原子层沉积工艺过程中,所述衬底托盘15应该具有一个较低的转速,以减少反应气体在所述衬底托盘15的带动下相互串扰。具体的,在通过原子层沉积工艺进行Al2O3层沉积时,所述第一反应气体为TMAl或TEAl与氢气或者氮气或者氩气的混合物;所述第二反应气体为水蒸气、氨气和臭氧中至少一种,或水蒸气、氨气和臭氧中至少一种与氮气或者氩气或者氢气中至少一种的混合气体;所述第三气体为氮气、氢气或惰性气体中至少一种;所述衬底14为单晶硅、多晶硅、非晶硅、玻璃、氮化镓或蓝宝石中的一种。
优选的,在进行原子层沉积工艺过程中,衬底托盘15与所述气体分配装置11的出气面12之间的间隙应该大于等于0.5mm,从而使得对所述半导体处理装置1的部件机械制造精度和对驱动装置13传动精度的要求大为降低,进而降低所述半导体处理装置1的制造成本。进一步优选的,所述衬底托盘15与所述气体分配装置11的出气面12之间的间隙应该小于等于10mm,从而保证所述第三出气口123喷出的第三气体对第一和第二反应气体的隔离效果,同时,可以减少未能到达待处理衬底14表面的反应气体的量,提高反应气体的利用率。
应用本实施方式的半导体处理设备1进行等离子增强化学气相沉积工艺时:
等离子增强化学气相沉积工艺的反应气体从所述多个出气口中的至少部分出气口中喷出到所述反应空间。所述射频发生器17工作并在所述反应空间中形成等离子体。从而对支撑在所述衬底托盘15上的衬底14进行等离子增强化学气相沉积处理。其中,所述等离子增强化学气相沉积工艺的多种反应气体可以在所述气体分配装置11中先混合再输出到所述反应空间中,也可以分别通过不同的出气口输出到所述反应空间再进行混合均匀;所述反应气体可以只从所述第一出气口121、所述二出气口122或所述第三出气口123输出,也可以从其中的任意两种出气口输出;优选的,所述反应气体从上述所述第一出气口121、所述第二出气口122和所述第三出气口123同时输出,以增加反应气体分布的均匀性。所述加热装置16用于对所述衬底托盘15进行加热,优选的,将所述衬底托盘15加热到大于等于200℃小于等于800℃,如在进行SiO2层或进行SiN2层的等离子增强化学气相沉积过程中,将所述衬底托盘加热到400℃。具体的,在通过等离子增强化学气相沉积工艺进行SiOx或SiNx层沉积时,所述反应气体包括两种反应气体,其中一种包括SiH4,SiHCl4或者和SiH2Cl2中的一种或者SiH4,SiHCl4和SiH2Cl2中的一种与氮气或者氩气的混合气体,另一种包括氨气、N2O和O2中的一种或者氨气、N2O和O2中的一种与氮气或者氩气的混合气体,所述衬底14为单晶硅、多晶硅、非晶硅、玻璃、氮化镓或蓝宝石中的一种。
优选的,所述衬底托盘15到所述出气面12之间的距离大于进行原子层沉积工艺时,所述衬底托盘15到所述出气面12之间的距离,进一步优选的,所述底托盘15到所述出气面12的距离大于等于10mm小于等于40mm;从而保证反应气体能够在所述衬底14表面分布均匀,同时,可以减少未能到达待处理衬底14表面的反应气体的量,提高反应气体的利用率。其中,所述衬底托盘15与所述出气面12之间的间距可以通过所述升降装置进行调节。
优选的,所述驱动装置13可以驱动所述衬底托盘15旋转,从而使得反应气体在所述衬底14表面分布更加均匀。进一步优选的,所述衬底托盘15的转速大于进行原子层沉积工艺时,所述衬底托盘15转速用以保证反应气体在所述衬底14表面分布均匀。
以上所述的本发明第一实施方式的半导体处理设备1中,所述出气面12上的出气口还可以不包括所述设置在第一出气口121和第二出气口122之间的第三出气口123,从而,在进行原子层沉积工艺时,所述气体分配装置11不会向所述反应空间输出所述第三气体从而隔离所述第一和第二反应气体。如此,在进行原子层沉积工艺时,所述第一反应气体和第二反应气体虽然可能发生部分串扰,但不会影响对衬底14进行的原子层沉积处理;优选的,为控制所述反应气体的串扰在一个较小的范围之内,在进行原子层沉积工艺时,所述衬底托盘15到所述出气面12的距离应小于等于3mm;进一步优选的,在进行原子层沉积工艺时,所述衬底托盘15到所述出气面12的距离应大于等于0.5mm。
与现有技术相比较,本发明的半导体处理设备1通过特别的反应腔设计,使得所述反应腔既能用于执行原子层沉积工艺又能用于执行等离子增强化学气相沉积工艺,同时还能够执行衬底在位表面处理工艺,从而可以减少半导体处理设备的数量,降低成本,减少设备的占用空间;同时,由于多个工艺可以在同一腔室中完成,无需附加的转运过程,从而可以减少待处理衬底被污染的发生。
请参阅图4,图4是本发明半导体处理设备第二实施方式的出气面的结构示意图。所述第二实施方式的半导体处理设备与所述第一实施方式的半导体处理设备1基本相同,其区别在于:所述第一出气口221和所述第二出气口222均可以为在呈扇形区域内排布的多个出气孔或窄缝,即所述带状的区域为一扇形区域;所述第三出气口223可以是窄缝状,或在带状区域分布的多个出气孔,所述第三出气口223也可以是在呈扇形区域内排布的多个出气孔或窄缝;优选的,所述扇形的第一出气口221、所述第二出气口222和第三出气口223紧密排列,从而布满所述出气面22,从而使得所述出气面22的表面利用率达到最大。使得所述半导体处理设备更加紧凑。可选的,本实施方式中,也可以如第一实施方式中所述,所述多个出气口也可以不包括所述第三出气口223。所述扇形的第一出气口221和所述第二出气口222和紧密排列,从而布满所述出气面22。
请参阅图5,图5是本发明半导体处理设备第三实施方式的出气面的结构示意图。所述第三实施方式的半导体处理设备与所述第一实施方式的半导体处理设备1基本相同,其区别在于:所述出气面32上的多个出气口除包括所述第一出气口321、所述第二出气口322和所述第三出气口323外,还包括设置在所述述第一出气口321、所述第二出气口322和所述第三出气口323之间的出气面32区域上的多个出气孔324。在进行原子层沉积工艺时,所述多个出气口324可以向所述反应空间输出所述第三气体,也可以不输出气体;在进行等离子增强化学气相沉积工艺时,所述多个出气口324与所述第一出气口321、所述第二出气口322和所述第三出气口323同时向所述反应空间输出反应气体,从而使得所述反应气体的在衬底表面分布更加均匀;可选的,在进行等离子增强化学气相沉积工艺时,所述反应气体可以只从所述多个出气孔324输出到反应空间,如此,可以防止两种沉积工艺中的工艺气体相互污染。可选的,本实施方式中,也可以如第一实施方式中所述,所述多个出气口也可以不包括所述第三出气口323。
请参阅图6,图6是本发明半导体处理设备第四实施方式的出气面的结构示意图。所述第四实施方式的半导体处理设备与所述第一实施方式的半导体处理设备1基本相同,其区别在于:所述第一出气口421、所述第二出气口422和所述第三出气口423不是呈放射状排列,而是在所述出气面42上相互平行排列,所述第三出气口423设置在第一出气口421和第二出气口422之间;当所述多个出气口包括多个第一出气口、多个第二出气口422和多个第三出气口423时,所述多个第一出气口421和多个第二出气口422相互间隔设置,每个所述第三出气口423设置在相邻的第一出气口421和第二出气口422之间。可选的,本实施方式中,也可以如第一实施方式中所述,所述多个出气口也可以不包括所述第三出气口423,所述第一出气口421和第二出气口422相互间隔设置。
虽然本发明己以较佳实施例披露如上,但本发明并非限定于此。如上述第四实施方式中,所述驱动装置也可以不是驱动所述衬底托盘转动,而是驱动所述衬底托盘相对所述气体分配装置作往复的水平移动,且所述移动使得衬底面向所述气体分配装置一侧全部面积都能依次通过所述第一出气口和第二出气口正对的区域。如上述各个实施方式中,所述半导体处理设备还可以是不包括所述衬底偏压装置,所述半导体处理设备可以不能够进行衬底在位表面处理工艺;如此,在一个反应腔中,能够完成两种半导体处理工艺,也能减少半导体处理设备的数量;如上述各个实施方式中,所述多个出气口也可以只包括一个第一出气口和一个第二出气口,所述驱动装置驱动所述衬底依次通过所述第一出气口和所述第二出气口。
虽然本发明己以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (23)

1.一种半导体处理设备,其可以用于进行原子层沉积和等离子增强化学气相沉积,所述半导体处理设备包括反应腔、射频发生器和驱动装置,所述反应腔包括腔体、设置在所述腔体内的气体分配装置和衬底托盘,所述衬底托盘与所述气体分配装置相对设置并限定其二者之间反应空间,所述射频发生器用于在所述反应空间形成等离子体,所述驱动装置用于驱动所述衬底托盘相对所述气体分配装置移动,所述气体分配装置具有面向所述衬底托盘的出气面,所述出气面包括多个出气口,其特征在于:所述反应腔内可以连续进行原子层沉积和等离子体增强化学气相沉积,所述多个出气口包括至少一个第一出气口和至少一个第二出气口,所述多个出气口在所述出气面的排布使所述衬底托盘发生相对于所述气体分配装置的移动时,支撑在所述衬底托盘的衬底依次通过所述第一出气口和所述第二出气口正对的区域;
当所述半导体处理设备进行原子层沉积时,所述驱动装置驱动所述衬底托盘移动,第一反应气体通过所述第一出气口进入所述反应空间,第二反应气体通过所述第二出气口进入所述反应空间,从而对支撑在衬底托盘上的衬底进行原子层沉积处理;
当所述半导体处理设备进行等离子增强化学气相沉积时,反应气体通过所述多个出气口中的至少一个出气口进入所述反应空间,所述射频发生器在所述反应空间形成等离子体,从而对支撑在衬底托盘上的衬底进行等离子增强化学气相沉积处理。
2.如权利要求1所述的半导体处理设备,其特征在于:所述第一出气口包括窄缝或在带状区域分布的多个窄缝或出气孔,所述第二出气口包括窄缝或在一个带状区域分布的多个窄缝或出气孔。
3.如权利要求2所述的半导体处理设备,所述驱动装置驱动所述衬底托盘相对所述气体分配装置在同平面内相对移动;其移动范围保证衬底面向所述气体分配装置一侧全部面积都能至少依次通过一个所述第一出气口和一个第二出气口正对的区域。
4.如权利要求2所述的半导体处理设备,其特征在于:所述驱动装置驱动所述衬底托盘相对所述气体分配装置旋转。
5.如权利要求4所述的半导体处理设备,其特征在于:所述第一出气口和所述第二出气口在所述出气面相互平行排列。
6.如权利要求5所述的半导体处理设备,其特征在于:所述多个出气口包括多个第一出气口和多个第二出气口,所述多个第一出气口和多个第二出气口相互间隔设置。
7.如权利要求4所述的半导体处理设备,其特征在于:所述第一出气口和所述第二出气口在所述出气面上呈放射状排列。
8.如权利要求2~7中任一项所述的半导体处理设备,其特征在于:所述多个出气口还包括第三出气口,所述第三出气口设置在相邻的第一出气口和第二出气口之间,所述第三出气口用于在进行原子层沉积时,向所述反应空间输出不与所述第一反应气体和第二反应气体反应的第三气体。
9.如权利要求8所述的半导体处理设备,其特征在于:所述第三出气口包括窄缝或在带状区域分布的多个出气孔。
10.如权利要求8所述的半导体处理设备,其特征在于:进行原子层沉积时所述第一反应气体通过第一出气口,第二反应气体通过第二出气口,第三气体通过第三出气口喷向所述反应空间;所述第三气体在所述反应空间分隔所述第一反应气体和所述第二反应气体。
11.如权利要求2-7任意一项所述的半导体处理设备,其特征在于:在进行等离子体增强化学气相沉积时,所需不同反应气体在气体分配装置内部混合,然后通过出气口进入所述反应空间,并通过出气面和衬底托盘的相对运动在所述反应空间内均匀分布。
12.如权利要求8所述的半导体处理设备,其特征在于:在进行等离子体增强化学气相沉积时,不同反应气体分别通过所述第一出气口和第二出气口,或分别通过所述第一出气口、第二出气口和第三出气口输出到所述反应空间,并通过出气面和衬底托盘的相对运动在所述反应空间内混合并均匀分布。
13.如权利要求1所述的半导体处理设备,其特征在于:所述驱动装置进一步包括升降装置,所述升降装置驱动所述衬底托盘相对于气体分配装置出气面做升降运动。
14.如权利要求13所述的半导体处理设备,其特征在于:进行原子层沉积时,所述衬底托盘到所述出气面的距离大于等于0.5mm小于等于10mm。
15.如权利要求13中所述的半导体处理设备,其特征在于:进行原子层沉积时,所述衬底托盘到所述出气面的距离小于进行等离子体增强化学气相沉积时所述衬底托盘到所述出气面的距离。
16.如权利要求14所述的半导体处理设备,其特征在于:在进行等离子体增强化学气相沉积时,所述衬底托盘到所述出气面的距离大于等于10mm小于等于40mm。
17.如权利要求1~7中任一项所述的半导体处理设备,其特征在于:所述半导体处理设备进一步包括一加热单元,进行原子层沉积时,所述加热单元将所述衬底托盘加热到大于等于50℃小于等于1000℃。
18.如权利要求17所述的半导体处理设备,其特征在于:在进行等离子体增强化学气相沉积时,所述加热单元将所述衬底托盘加热到大于等于200℃小于等于800℃。
19.如权利要求8所述的半导体处理设备,其特征在于:进行原子层沉积时,所述第一反应气体为TMAl或TEAl与氢气或者氮气或者氩气的混合物;所述第二反应气体为水蒸气、臭氧和氨气中至少一种,或水蒸气、臭氧和氨气中至少一种与氮气或者氩气或者氢气中至少一种的混合气体;所述第三气体为氮气或氢气中至少一种。
20.如权利要求1所述的半导体处理设备,其特征在于:进行等离子体增强化学气相沉积时,所述反应气体包括两种气体,其中一种包括S iH4,S iHC l4和SiH2Cl2中的一种或者SiH4,S iHCl4和SiH2Cl2中的一种与氮气或者氩气的混合气体,另一种包括氨气、N2O和O2中的一种或者氨气、N2O和O2中的一种与氮气或者氩气的混合气体。
21.如权利要求1所述的半导体处理设备,其特征在于:所述衬底为单晶硅、多晶硅、非晶硅、玻璃、氮化镓或蓝宝石中的一种。
22.如权利要求1所述的半导体处理设备,其特征在于:所述第一出气口包括一个出气孔,所述第二出气口包括一个出气孔。
23.如权利要求1所述的半导体处理设备,其特征在于:所述半导体处理设备还可以用于进行在位衬底表面处理,所述半导体处理设备进一步包括衬底偏压装置,所述衬底偏压装置作用于所述衬底托盘上,在衬底托盘上形成负的电压;当所述半导体处理设备进行在位衬底表面处理时,衬底偏压装置使所述衬底托盘产生负电压,反应气体通过所述多个出气口中的至少一个出气口进入所述反应空间,所述射频发生器在所述反应空间形成等离子体,从而对支撑在衬底托盘上的衬底进行在位表面处理。
CN201510137719.4A 2015-03-26 2015-03-26 半导体处理设备 Active CN106158569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510137719.4A CN106158569B (zh) 2015-03-26 2015-03-26 半导体处理设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510137719.4A CN106158569B (zh) 2015-03-26 2015-03-26 半导体处理设备

Publications (2)

Publication Number Publication Date
CN106158569A CN106158569A (zh) 2016-11-23
CN106158569B true CN106158569B (zh) 2018-08-07

Family

ID=57340508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510137719.4A Active CN106158569B (zh) 2015-03-26 2015-03-26 半导体处理设备

Country Status (1)

Country Link
CN (1) CN106158569B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435528B (zh) * 2016-12-21 2019-02-19 江苏微导纳米装备科技有限公司 化学气相沉积设备
CN110408910B (zh) * 2019-08-16 2020-08-28 中国科学院上海微系统与信息技术研究所 高通量气相沉积设备及气相沉积方法
CN111312583B (zh) * 2020-04-01 2022-04-29 山东职业学院 一种制备半导体硅芯片的生产工艺
CN114622183A (zh) * 2020-12-11 2022-06-14 湖南红太阳光电科技有限公司 一种制备氧化硅薄膜的方法
CN116123828A (zh) * 2023-02-07 2023-05-16 上海至纯洁净系统科技股份有限公司 一种动平衡旋转干燥机

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938450A (zh) * 2004-03-31 2007-03-28 东京毅力科创株式会社 处理衬底的方法
CN102017083A (zh) * 2008-05-02 2011-04-13 分子间公司 组合的等离子体增强的沉积技术
CN103014667A (zh) * 2011-09-23 2013-04-03 理想能源设备(上海)有限公司 化学气相沉积装置
CN104342637A (zh) * 2013-07-26 2015-02-11 北京北方微电子基地设备工艺研究中心有限责任公司 一种原子层沉积设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
US20140127911A1 (en) * 2012-11-07 2014-05-08 Lam Research Corporation Palladium plated aluminum component of a plasma processing chamber and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1938450A (zh) * 2004-03-31 2007-03-28 东京毅力科创株式会社 处理衬底的方法
CN102017083A (zh) * 2008-05-02 2011-04-13 分子间公司 组合的等离子体增强的沉积技术
CN103014667A (zh) * 2011-09-23 2013-04-03 理想能源设备(上海)有限公司 化学气相沉积装置
CN104342637A (zh) * 2013-07-26 2015-02-11 北京北方微电子基地设备工艺研究中心有限责任公司 一种原子层沉积设备

Also Published As

Publication number Publication date
CN106158569A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN106158569B (zh) 半导体处理设备
KR102628080B1 (ko) 실리콘 옥사이드를 증착하기 위한 방법들
KR102596765B1 (ko) 캡슐화 방법
KR102514839B1 (ko) Ald 갭충진 스페이서 마스크를 사용하는 자기-정렬된 다중 패터닝 프로세스 플로우
KR102711787B1 (ko) 유전체 막의 기하학적으로 선택적인 증착
JP6928043B2 (ja) ガス分配及び個別のポンピングを伴うバッチ硬化チャンバ
CN101481794B (zh) 半导体处理的成膜方法和装置
CN100350574C (zh) 在被处理基板上形成硅氮化膜的cvd方法
CN103270578B (zh) 使用微波等离子体的薄膜沉积
US10224185B2 (en) Substrate processing apparatus
JP2009170823A (ja) 成膜方法及び成膜装置
US20240332007A1 (en) Modulated atomic layer deposition
US10604845B2 (en) Substrate processing apparatus and substrate processing method
JP2016121368A (ja) 成膜方法
KR20220006663A (ko) 원자 층 증착 동안 막 특성들의 인-시츄 (in-situ) 제어
CN103866288A (zh) 一种用于原子层薄膜沉积的反应装置及方法
US9970109B2 (en) Substrate processing method and substrate processing apparatus
TW202244298A (zh) 間隙填充之方法、及間隙填充系統
TWI702304B (zh) 矽氮化膜之成膜方法及成膜裝置
KR20130046351A (ko) 성막 장치 및 그 운용 방법
CN106148918B (zh) 半导体处理设备
US20170250072A1 (en) Film forming method and film forming system
JP2023500828A (ja) 継ぎ目のない高品質のギャップフィルを可能にする方法
JP2023532277A (ja) 裏面処理のためのステーション可変支持フィーチャを備えたマルチステーション処理ツール
CN114761612A (zh) 原位pecvd覆盖层

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 402, building 3, 3255 Sixian Road, Songjiang District, Shanghai, 201602

Patentee after: Ideal semiconductor equipment (Shanghai) Co.,Ltd.

Address before: 201203, room 2, building 1, 302 Curie Road, Zhangjiang hi tech park, Shanghai, Pudong New Area

Patentee before: DEPOSITION EQUIPMENT AND APPLICATIONS (SHANGHAI) Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230707

Address after: Division B1, No.300 Gushui Road, Haichang Street, Haining City, Jiaxing, Zhejiang Province 314499

Patentee after: Ideal Jingyan Semiconductor Equipment (Zhejiang) Co.,Ltd.

Patentee after: Ideal semiconductor equipment (Shanghai) Co.,Ltd.

Address before: 201602 room 402, building 3, 3255 Sixian Road, Songjiang District, Shanghai

Patentee before: Ideal semiconductor equipment (Shanghai) Co.,Ltd.