CN106134080A - 电平移位电路 - Google Patents

电平移位电路 Download PDF

Info

Publication number
CN106134080A
CN106134080A CN201580017864.7A CN201580017864A CN106134080A CN 106134080 A CN106134080 A CN 106134080A CN 201580017864 A CN201580017864 A CN 201580017864A CN 106134080 A CN106134080 A CN 106134080A
Authority
CN
China
Prior art keywords
circuit
switch element
level shift
signal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580017864.7A
Other languages
English (en)
Other versions
CN106134080B (zh
Inventor
赤羽正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106134080A publication Critical patent/CN106134080A/zh
Application granted granted Critical
Publication of CN106134080B publication Critical patent/CN106134080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明提供能够抑制起因于与电平移位晶体管的导通关断相伴的噪声和外来噪声所致的dV/dt噪声的误动作的电平移位电路。本发明的电平移位电路从一次侧的电位系统向二次侧的电位系统传递信号，其特征在于，具备：第1串联电路，包括串联地连接的第1电阻和第1开关元件；第2串联电路，包括串联地连接的第2电阻和第2开关元件；锁存误动作保护电路，第1以及第2串联电路各自的输出端子与输入端子连接；锁存电路，输入从锁存误动作保护电路输出的信号；和电容器，连接于第1电阻及第1开关元件的漏极端子间与第2电阻及第2开关元件的漏极端子间之间。

Description

电平移位电路
技术领域
本发明涉及用于防止dV/dt噪声所致的误动作的电平移位电路。
背景技术
通过驱动半桥连接的半导体元件，进行产业用马达、服务器用电源等的控制。作为用于驱动这些半导体元件的IC，有HVIC(High Voltage IC：高压IC)。如果利用HVIC，则能够通过1个IC来驱动用高电位系统电源驱动的半桥电路的上位侧半导体元件和下位侧半导体元件这两方。HVIC接受微型机等的控制信号而输出用于驱动上述半导体元件的信号，而特别为了通过低电位系统的信号驱动上位侧半导体元件而内置电平移位电路。
在HVIC内部，有从低压侧向高压侧传递信号的电平上升移位电路、和从高压侧向低压侧传递信号的电平下降移位电路。一般，电平上升移位电路使用N沟道型半导体开关元件，电平下降移位电路使用P沟道型半导体开关元件。伴随半桥电路的开关，高压侧区域的基准电位从低电位向高电位变动或者从高电位向低电位变动。
图1示出使用了专利文献1记载的以往的电平移位电路的电路结构。在图1中，示出了具备包括高电位侧开关元件11以及低电位侧开关元件12的输出电路10、高电位侧驱动电路20和低电位侧驱动电路30的电路。高电位侧驱动电路20与输出电路10的高电位侧开关元件11的栅极端子连接。低电位侧驱动电路30与输出电路10的低电位侧开关元件12的栅极端子连接。
输出电路10由串联地连接的高电位侧开关元件11以及低电位侧开关元件12构成。高电压的电源13经由高电位侧开关元件11对负载14供给电力。负载14是从半桥电路接受电压(电力)的供给的负载。负载14连接于高电位侧开关元件11以及低电位侧开关元件12的连接点Vs(连接点Vs的电位也用连接点Vs表示)与接地电位之间。
高电位侧开关元件11以及低电位侧开关元件12以使除了两者都关断的死区(deadtime)以外在一方导通时另一方关断的方式互补地导通(ON)/关断(OFF)。在低电位侧开关元件12导通时，连接点Vs的电位成为接地电位，在高电位侧开关元件11导通时，连接点Vs的电位成为电源13的输出电压。
高电位侧驱动电路20包括锁存误动作保护电路21、锁存电路22、高压侧驱动器23、电源24、电阻R1及R2、电平移位晶体管25及26和二极管D1及D2。锁存误动作保护电路21、锁存电路22、高压侧驱动器23以及电源24的低电位侧电源端子与连接点Vs连接。
向电平移位晶体管25的栅极输入作为向高电位侧驱动电路20的电平移位电路的输入信号的set(置位)信号。向电平移位晶体管26的栅极输入作为向高电位侧驱动电路20的电平移位电路的输入信号的reset(复位)信号。set信号是指示高电位侧开关元件11的导通期间的开始(关断期间的结束)定时的信号，reset信号是指示低电位侧开关元件12的关断期间的开始(导通期间的结束)定时的信号。set信号以及reset信号是不会同时导通的脉冲输入信号。作为电平移位晶体管25以及26，能够使用N沟道型半导体开关元件。
锁存误动作保护电路21输入电平移位输出信号setdrn(以下设为setdrn信号)以及resdrn(以下设为resdrn信号)。在有连接点Vs的电位变化时，产生电平移位晶体管25以及26的源极·漏极之间的寄生电容Cds1以及Cds2等所引起的被称为dv/dt噪声的误信号，但此时setdrn信号以及resdrn信号都成为H电平或者L电平，针对锁存电路22的置位指令和复位指令都成为有效。锁存误动作保护电路21是在该情况下使输出成为高阻抗等，而不将setdrn信号以及resdrn信号直接传送到锁存电路22的电路。锁存误动作保护电路21是在未产生dv/dt噪声的状态下使setdrn信号以及resdrn信号直接通过而输出，在产生了dv/dt噪声的状态下输出根据setdrn信号以及resdrn信号加工而成的信号(例如将输出信号设为1个，如果setdrn信号以及resdrn信号是使锁存电路22置位的信号则成为H电平，如果是使锁存电路22复位的信号则成为L电平，如果是使锁存电路22不变化的信号则使输出成为高阻抗等)或者阻止setdrn信号以及resdrn的通过等的电路。
锁存电路22输入来自锁存误动作保护电路21的信号，存储并输出根据该输入是L还是H而被置位或者复位的值。在锁存电路22中，如果输入成为高阻抗，则保持/输出在输入刚要成为高阻抗之前所存储的值。
高压侧驱动器23的输出端子与高电位侧开关元件11的栅极端子连接。高压侧驱动器23的输出端子根据锁存电路22的输出，输出信号HO，并对高电位侧开关元件11进行导通关断控制。
二极管D1以及D2的阳极与连接点Vs连接。二极管D1的阴极与连接点Vsetb连接。二极管D2的阴极与连接点Vrstb连接。二极管D1以及D2是用于以使电压Vsetb以及Vrstb不成为电位Vs以下的方式进行钳位，并以不向锁存误动作保护电路21输入过电压的方式进行保护的器件。
低电位侧驱动电路30包括对低电位侧开关元件12进行导通关断控制的低压侧驱动器31、和对低压侧驱动器31供给电源的电源32。低压侧驱动器31对指示低电位侧开关元件12的导通关断的信号S进行放大而输出到低电位侧开关元件12的栅极端子。由此，低电位侧驱动电路30在被输入到低压侧驱动器31的信号S是H(High：高)电平时使低电位侧开关元件12导通，在信号S是L(Low：低)电平时使低电位侧开关元件12关断。
图2是专利文献2记载的以往的电平移位电路。图2所示的电平移位电路相对图1所示的电平移位电路，主要不同之处在于处于高压侧的误动作防止电路以及锁存电路的结构。
专利文献1：日本专利第3429937号公报
专利文献2：日本特开2011-044770号公报
发明内容
在电平移位电路中，伴随半桥电路的开关动作，作为高压侧电路的基准电位的连接点Vs的电位Vs从低电位向高电位或者从高电位向低电位急速变动，从而发生高压侧电路内的一部分(或者全部)的电压相对基准电压Vs而变动这样的所谓dV/dt噪声的现象。在电平移位电路中，由于该dV/dt噪声的影响，存在高压侧电路的输出产生误动作(逻辑反转)的可能性。作为在发生了dV/dt噪声时易于产生误动作的主要原因，特别可以举出构成电路的器件的元件偏差。即，如果有元件偏差，则setdrn信号以及resdrn信号中的dV/dt噪声的形式不同，所以在产生锁存误动作保护电路21的dV/dt噪声时，setdrn信号、resdrn信号都成为H电平或者L电平这样的前提崩溃。如果dV/dt噪声所致的setdrn信号和resdrn信号的产生定时的差大到某种程度，则发生根据在之后输出的误输出信号而决定锁存电路22的状态这样的误动作。如果发生dV/dt噪声所致的误动作，则导致半桥电路的短路所致的破坏，所以要求针对dV/dt噪声的误动作耐受性。在图1以及图2所示的电路中，如上所述，为了防止dV/dt噪声所引起的误动作，在锁存电路22的前级设置进行滤波动作的锁存误动作保护电路21。
此处，dV/dt噪声除了起因于与电平移位晶体管25以及26的导通关断相伴的噪声以外，还起因于雷电涌、其他设备的噪声等外来噪声。在图1以及图2所示的以往的电平移位电路中，在dV/dt噪声仅起因于上述导通关断的情况下，与上述导通关断相伴的噪声所致的影响在某种程度能够预测，所以通过调整锁存误动作保护电路21的阈值，能够防止误动作。但是，在dV/dt噪声除了起因于与导通关断相伴的噪声以外还起因于外来噪声的情况下，由于无法预测外来噪声所致的影响，所以无法防止误动作。进而，在图1以及图2所示的电路中，存在如下缺点：如果想要强化锁存误动作保护电路21的功能以使得还能够应对外来噪声，则电路面积变大。
本发明是鉴于上述内容而完成的，其目的在于提供一种电平移位电路，用于防止起因于与电平移位晶体管的导通关断相伴的噪声和外来噪声所致的dV/dt噪声的误动作(逻辑反转)。
为了解决上述课题，本发明的电平移位电路的一个实施方式是从一次侧的电位系统向与所述一次侧的电位系统不同的二次侧的电位系统传递信号的电平移位电路，其特征在于，该电平移位电路具备：第1串联电路，包括串联地连接的第1电阻和第1开关元件，并且向所述第1开关元件输入对所述第1开关元件进行导通关断控制的第1输入信号，将所述第1电阻和所述第1开关元件的连接点设为输出端子；第2串联电路，包括串联地连接的第2电阻和第2开关元件，并且向所述第2开关元件输入对所述第2开关元件进行导通关断控制的第2输入信号，将所述第2电阻和所述第2开关元件的连接点设为输出端子，所述第1输入信号和所述第2输入信号不会同时导通；锁存电路，其状态根据所述第1串联电路的输出端子的输出以及所述第2串联电路的输出端子的输出的变化而变化；和第1电容器，连接于所述第1串联电路的输出端子与所述第2串联电路的输出端子之间。
根据本发明的电平移位电路，能够抑制起因于与电平移位晶体管的导通关断相伴的噪声和外来噪声所致的dV/dt噪声的误动作。
另外，根据本发明，无需通过在2个串联电路之间设置电容器来强化锁存误动作保护电路的功能，所以能够将锁存误动作保护电路面积设计得较小，能够实现电路装置整体的紧凑化。
附图说明
图1示出专利文献1记载的以往的电平移位电路。
图2示出专利文献2记载的以往的电平移位电路。
图3示出本发明的实施例1的电平上升移位电路。
图4A示出电平移位电路的动作波形的时序图。
图4B示出电平移位电路的动作波形的时序图。
图5示出本发明的实施例2的电平下降移位电路。
图6示出本发明的实施例3的电平上升移位电路。
图7示出电容器的频率特性和dV/dt噪声频率的关系。
图8示出追加了多个不同的电容器的情况下的频率特性和dV/dt噪声频率的关系。
(符号说明)
10：输出电路；11：高电位侧开关元件；12：低电位侧开关元件；13、24、32：电源；14：负载；20：高电位侧驱动电路；21、301：锁存误动作保护电路；22、302：锁存电路；23：高压侧驱动器；25、26、203、204：电平移位晶体管；30：低电位侧驱动电路；31：低压侧驱动器；R1、R2：电阻；D1、D2：二极管；C1、C2：电容器；200：高压侧电路；201：检测部；202：脉冲生成部；300：低压侧电路；303：警报输出电路。
具体实施方式
(实施例1)
图3示出本发明的实施例1的电平上升移位电路的结构例。在图3所示的电平上升移位电路中，在由电阻R1以及第1电平移位晶体管25构成的第1串联电路、与由电阻R2以及第2电平移位晶体管26构成的第2串联电路之间设置电容器C1。具体而言，在电阻R1以及第1电平移位晶体管25的漏极端子间的连接点(第1串联电路的输出端子)、与电阻R2以及第2电平移位晶体管26的漏极端子间的连接点(第2串联电路的输出端子)之间连接电容器C1。在图3例示的电路中设置了电容器C1，这一点与图1所示的电路不同，关于与图1所示的电路同样的结构，省略其说明。
如上所述，已知由于针对电位Vs的变化的2个串联电路的动作差分而发生电平移位电路的误动作。作为例子，考虑在有元件偏差(电平移位晶体管25以及26的寄生电容Cds1以及Cds2的偏差等)的状态下发生dV/dt噪声所致的误动作的情况。在与开关动作相伴的半桥电路的输出点Vs(＝高压侧的基准电位)的变动经由二极管D1以及D2分别传播到第1以及第2串联电路而在setdrn信号以及resdrn信号中产生dV/dt噪声时，影响寄生电容Cds1以及Cds2产生的dV/dt噪声的波形，所以由于寄生电容Cds1和Cds2的差而在2个setdrn信号以及resdrn信号中产生相位、振幅的差异，该差异引起误动作。
在本发明中，以减少该差异为目的，在2个串联电路之间耦合电容器C1。由此，针对伴随setdrn信号以及resdrn信号的振铃(ringing)等振动的setdrn信号以及resdrn信号之间的电位性的变动，电容器C1以使2个setdrn信号以及resdrn信号耦合而降低两者之间的阻抗的方式发挥作用，所以能够降低setdrn信号以及resdrn信号之间的电位性的误差。由此，能够防止起因于与电平移位晶体管的导通关断相伴的噪声和外来噪声所致的dV/dt噪声的误动作。另外，在第1以及第2串联电路之间没有DC耦合，所以不存在动作上的问题。
图4A示出图1所示那样的在串联电路之间未设置电容器的以往结构的电平移位电路的动作波形的时序图，图4B示出本发明的实施例1的电平移位电路的动作波形的时序图。如图4A以及图4B的基准GND(Vs)的图形所示，如果产生与电平移位晶体管的导通关断相伴的噪声、外来噪声，则在无耦合电容的以往的电平移位电路中，如图4A所示，在setdrn信号以及resdrn信号之间产生大的差分的变动，由此产生信号HO从L电平成为H电平的误动作。相对于此，在具有耦合电容的本发明的电平移位电路中，如图4B所示，setdrn信号以及resdrn信号之间的差分的变动被抑制得较小。因此，在本发明的电平移位电路中，信号HO直接成为L电平而能够抑制误动作。
如以上那样，根据本发明，能够防止起因于与电平移位晶体管的导通关断相伴的噪声和外来噪声所致的dV/dt噪声的误动作。另外，根据本发明，通过设置电容器C1，无需强化锁存误动作保护电路的功能。因此，能够将锁存误动作保护电路面积设计得较小，能够实现电路装置整体的紧凑化。
(实施例2)
图5示出本发明的实施例2的电平下降移位电路的结构。在图5中，示出了跨越高压侧电路200和低压侧电路300的、具备电容器C1的电平下降移位电路。
高压侧电路200包括检测部201、脉冲生成部202和电平移位晶体管203及204。低压侧电路300包括锁存误动作保护电路301、锁存电路302、警报输出电路303、电阻R1及R2和二极管D1及D2。作为电平移位晶体管203以及204，能够使用P沟道型半导体开关元件。
在图5所示的电平下降移位电路的高压侧电路200中，检测部201检测高电位侧开关元件的过电流、电压降低以及过热，输出检测信号。脉冲生成部202响应于从检测部201输出的信号而生成脉冲，将set信号以及reset信号分别输出到电平移位晶体管203以及204。
在图5所示的电平下降移位电路的低压侧电路300中，锁存误动作保护电路301输入setdrn信号以及resdrn信号，对预定的阈值以下的setdrn信号以及resdrn信号进行滤波，向锁存电路302输出信号。警报输出电路303根据锁存电路302的输出，输出警报信号。
通过电平下降移位电路，能够将用高压侧的输出(HO)驱动的高电位侧开关元件的过电流检测、电压降低检测以及过热检测结果等传递到低压侧。
如图5所示，通过在由电平移位晶体管203以及电阻R1构成的串联电路、与由电平移位晶体管204以及电阻R2构成的串联电路之间设置电容器C1，与本发明的实施例1的电平上升移位电路同样地，能够防止起因于与电平移位晶体管的导通关断相伴的噪声和外来噪声所致的dV/dt噪声的误动作。另外，能够实现电路装置整体的紧凑化。
(实施例3)
图6示出本发明的实施例3的电平上升移位电路的结构例。如图6所示，在实施例3的电平上升移位电路中，在2个串联电路之间，除了设置电容器C1以外，还设置频率特性与电容器C1不同的电容器C2。
这样，通过使用多个频率特性不同的电容器，相比于如实施例1那样仅追加1个电容器C1的情况，能够加宽使阻抗降低的频率区域，能够提高抑制误动作的效果。
图7示出电容器的频率特性和dV/dt噪声频率区域的关系。一般，作为在电平移位电路中为了电容耦合而使用的电容器，优选使用具有在产生dV/dt噪声的频率区域(dV/dt噪声频率区域)中阻抗变低的电容值的电容器。
图8示出追加多个不同的电容器的情况下的频率特性和dV/dt噪声频率区域的关系。在图8中，示出了在分别单体地使用频率特性不同的电容器C5以及C10的情况下和在使用电容器C5以及C10的合成电容的情况下的频率特性与dV/dt噪声频率区域的关系。
如图8所示，在分别单体地使用频率特性不同的电容器C5以及C10的情况下，如果提高频率，则以电容器的自共振频率为界，阻抗从减少倾向(电容器特性)变化为增加倾向(电感特性)。因此，阻抗变低的范围未完全覆盖dV/dt噪声频率区域，所以有无法充分地应对dV/dt噪声的情况。
相对于此，在使用电容器C5以及C10的合成电容的情况下，能够在2个自共振频率之间降低阻抗。因此，相比于单体地使用1个电容器的情况，能够将在dV/dt噪声频率区域中阻抗变低的范围确保得更宽，所以能够更好地应对dV/dt噪声。
此处，在实施例3中，示出了在2个串联电路之间设置2个电容器C1以及C2的结构，但能够在电平移位电路之间设置2个以上的电容器。另外，在实施例3中，示出了在电平上升移位电路中在2个串联电路之间设置2个电容器C1以及C2的结构，但本结构还能够应用于电平下降移位电路。

Claims (4)

1.一种电平移位电路，从一次侧的电位系统向与所述一次侧的电位系统不同的二次侧的电位系统传递信号，其特征在于，具备：
第1串联电路，包括串联地连接的第1电阻和第1开关元件，并且向所述第1开关元件输入对所述第1开关元件进行导通关断控制的第1输入信号，将所述第1电阻和所述第1开关元件的连接点设为输出端子；
第2串联电路，包括串联地连接的第2电阻和第2开关元件，并且向所述第2开关元件输入对所述第2开关元件进行导通关断控制的第2输入信号，将所述第2电阻和所述第2开关元件的连接点设为输出端子，所述第1输入信号和所述第2输入信号不会同时导通；
锁存电路，其状态根据所述第1串联电路的输出端子的输出以及所述第2串联电路的输出端子的输出的变化而变化；和
第1电容器，连接于所述第1串联电路的输出端子与所述第2串联电路的输出端子之间。
2.根据权利要求1所述的电平移位电路，其特征在于，
还具备与所述第1电容器并联连接的一个或者多个追加的电容器，
所述第1电容器以及所述一个或者多个追加的电容器分别具有不同的频率特性。
3.根据权利要求1或者2所述的电平移位电路，其特征在于，
所述第1开关元件以及第2开关元件均为N沟道型半导体开关元件、或者均为P沟道型半导体开关元件。
4.根据权利要求1所述的电平移位电路，其特征在于，
还具有锁存误动作保护电路，在该锁存误动作保护电路中，所述第1串联电路的输出端子以及所述第2串联电路的输出端子与输入端子连接，在所述第1串联电路的输出端子以及所述第2串联电路的输出端子的输出都是H电平或者都是L电平时，该锁存误动作保护电路的输出成为高阻抗、或者阻止来自所述第1串联电路的输出端子的信号以及来自所述第2串联电路的输出端子的输出信号通过，
所述电平移位电路将该锁存误动作保护电路的输出设为所述锁存电路的输入。
CN201580017864.7A 2014-10-01 2015-08-25 电平移位电路 Active CN106134080B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014203293 2014-10-01
JP2014-203293 2014-10-01
PCT/JP2015/004261 WO2016051655A1 (ja) 2014-10-01 2015-08-25 レベルシフト回路

Publications (2)

Publication Number Publication Date
CN106134080A true CN106134080A (zh) 2016-11-16
CN106134080B CN106134080B (zh) 2019-01-08

Family

ID=55629735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580017864.7A Active CN106134080B (zh) 2014-10-01 2015-08-25 电平移位电路

Country Status (4)

Country Link
US (1) US9900009B2 (zh)
JP (1) JP6245375B2 (zh)
CN (1) CN106134080B (zh)
WO (1) WO2016051655A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277986A (zh) * 2018-03-15 2019-09-24 意法半导体股份有限公司 具有两域电平移位能力的电平移位器电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051655A1 (ja) * 2014-10-01 2016-04-07 富士電機株式会社 レベルシフト回路
WO2018090334A1 (en) * 2016-11-18 2018-05-24 Texas Instruments Incorporated High voltage level shifter with short propagation delay
US11302162B2 (en) * 2017-10-19 2022-04-12 Keith Michael Konheim Multifunction terminals for alarm systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992526A (zh) * 2005-12-28 2007-07-04 日本电气株式会社 电平移动电路以及使用该电平移动电路的驱动电路
US20120081149A1 (en) * 2010-09-30 2012-04-05 Fuji Electric Co., Ltd. Level shift circuit
US20140253236A1 (en) * 2013-03-06 2014-09-11 International Business Machines Corporation Generating Negative Impedance Compensation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429937B2 (ja) 1996-01-12 2003-07-28 三菱電機株式会社 半導体装置
JP3711257B2 (ja) * 2001-10-30 2005-11-02 三菱電機株式会社 電力用半導体装置
JP4986983B2 (ja) 2002-02-20 2012-07-25 三菱電機株式会社 駆動回路
US6812763B1 (en) * 2003-06-30 2004-11-02 Marylabd Semiconductor, Inc. Automatic wideband quadrature frequency generator
JP5082574B2 (ja) * 2007-05-07 2012-11-28 三菱電機株式会社 半導体装置
WO2009126930A2 (en) * 2008-04-11 2009-10-15 Asic Advantage Inc. Voltage level shifter
JP5326927B2 (ja) * 2009-08-19 2013-10-30 富士電機株式会社 レベルシフト回路
JP5402852B2 (ja) * 2009-12-04 2014-01-29 富士電機株式会社 レベルシフト回路
US8766696B2 (en) * 2010-01-27 2014-07-01 Solaredge Technologies Ltd. Fast voltage level shifter circuit
JP5533313B2 (ja) * 2010-06-16 2014-06-25 サンケン電気株式会社 レベルシフト回路及びスイッチング電源装置
WO2012070174A1 (ja) * 2010-11-25 2012-05-31 富士電機株式会社 半導体基板中の抵抗を利用するレベルシフト回路
JP5825144B2 (ja) * 2012-02-28 2015-12-02 富士電機株式会社 半導体装置およびハイサイド回路の駆動方法
JP5810973B2 (ja) * 2012-03-05 2015-11-11 株式会社デンソー スイッチング素子の駆動回路
JP5880225B2 (ja) * 2012-04-02 2016-03-08 富士電機株式会社 半導体装置
JP5900125B2 (ja) * 2012-04-12 2016-04-06 富士電機株式会社 半導体基板中の寄生抵抗を利用するレベルシフト回路
CN104904108B (zh) * 2013-06-25 2017-06-30 富士电机株式会社 信号传递电路
WO2016051655A1 (ja) * 2014-10-01 2016-04-07 富士電機株式会社 レベルシフト回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992526A (zh) * 2005-12-28 2007-07-04 日本电气株式会社 电平移动电路以及使用该电平移动电路的驱动电路
US20120081149A1 (en) * 2010-09-30 2012-04-05 Fuji Electric Co., Ltd. Level shift circuit
CN103141028A (zh) * 2010-09-30 2013-06-05 富士电机株式会社 电平移动电路
US20140253236A1 (en) * 2013-03-06 2014-09-11 International Business Machines Corporation Generating Negative Impedance Compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277986A (zh) * 2018-03-15 2019-09-24 意法半导体股份有限公司 具有两域电平移位能力的电平移位器电路

Also Published As

Publication number Publication date
WO2016051655A1 (ja) 2016-04-07
CN106134080B (zh) 2019-01-08
JPWO2016051655A1 (ja) 2017-04-27
US9900009B2 (en) 2018-02-20
JP6245375B2 (ja) 2017-12-13
US20170019106A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
CN106463253B (zh) 用于提高抗噪性的具有验证电路的开关控制器
CN106134080A (zh) 电平移位电路
US9887697B2 (en) Gate drive circuit to reduce parasitic coupling
CN106664082A (zh) 开关电路和具备该开关电路的电源电路
US8854089B2 (en) Power switch driving circuits and power converters thereof
CN104135237B (zh) 栅极驱动电路
CN109302855B (zh) 脉冲驱动功率fet
CN102957383A (zh) D类放大器和控制方法
CN108475998B (zh) 电力转换装置的控制系统
US10490135B2 (en) Enable signal generation circuit, power conversion circuit and display device
CN202260990U (zh) 一种可抗共模电源噪声干扰的高压栅驱动电路模块
CN100574030C (zh) 泄漏电流防护电路
CN104348337A (zh) 半导体元件的驱动电路
JP5533313B2 (ja) レベルシフト回路及びスイッチング電源装置
US9882435B2 (en) Resonant type high frequency power supply device and switching circuit for resonant type high frequency power supply device
CN105191102B (zh) 开关模式驱动电路
US20200186145A1 (en) Gate driving circuit and power switching system
US9270180B2 (en) DC-DC converter with adaptive minimum on-time
CN103208982B (zh) 驱动电路
EP2504910B1 (en) Switching mode power supply comprising asynchronous limiter circuit
JP5471862B2 (ja) レベルシフト回路及びスイッチング電源装置
CN212392867U (zh) 一种电源轨切换电路
EP3736984A1 (en) A driving circuit and an under-voltage lockout circuit of a power circuit
TW202016670A (zh) 穩壓裝置及其控制方法
KR102163054B1 (ko) 신호 생성 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant