CN106133632B - 用于压控振荡器(vco)的功率高效、低噪声且对工艺/电压/温度(pvt)不敏感的调节器 - Google Patents

用于压控振荡器(vco)的功率高效、低噪声且对工艺/电压/温度(pvt)不敏感的调节器 Download PDF

Info

Publication number
CN106133632B
CN106133632B CN201580016902.7A CN201580016902A CN106133632B CN 106133632 B CN106133632 B CN 106133632B CN 201580016902 A CN201580016902 A CN 201580016902A CN 106133632 B CN106133632 B CN 106133632B
Authority
CN
China
Prior art keywords
transistor
voltage
current
grid
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580016902.7A
Other languages
English (en)
Other versions
CN106133632A (zh
Inventor
M·B·瓦希德法尔
A·科米加尼
C·H·帕克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106133632A publication Critical patent/CN106133632A/zh
Application granted granted Critical
Publication of CN106133632B publication Critical patent/CN106133632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本公开的某些方面提供了功率高效、低噪声、并且对工艺技术、电源电压和温度上的改变基本上不敏感的电压调节电路。这样电路可以被用来为例如在射频前端(RFFE)中找到的压控振荡器(VCO)提供经调节电压。一种示例电压调节电路一般包括被配置为供应或汇集参考电流的电流源、以及具有偏置支路和主支路的电流镜，其中偏置支路与电流源相连接，其中主支路包括源极跟随器以提供经调节电压，并且其中参考电流在用于经调节电压的节点处可获得。

Description

用于压控振荡器(VCO)的功率高效、低噪声且对工艺/电压/温 度(PVT)不敏感的调节器
在35U.S.C.§119之下的优先权要求
本申请要求对2014年4月3日提交的美国专利申请序列号No.14/244,321的优先权，其被转让给这里的受让人并且其通过引用并入本文。
技术领域
本公开的某些方面一般性地涉及电子电路，并且更特别地涉及提供一种功率高效、低噪声且对PVT不敏感的电压调节器，其例如可以被用来生成用于VCO的经调节电压。
背景技术
无线通信网络广泛地被部署以提供各种通信服务，诸如电话、视频、数据、消息收发、广播等。通常为多接入网络的这些网络通过共享可用网络资源来支持用于多个用户的通信。例如，一个网络可以是3G(第三代移动电话标准和技术)系统，其可以经由各种3G无线电接入技术(RAT)中的任何一种来提供网络服务，各种3G RAT包括EVDO(演进数据优化)、1xRTT(1时代无线电传输技术，或简称1x)、W-CDMA(宽带码分多址)、UMTS-TDD(通用移动电信系统-时分双工)、HSPA(高速分组接入)、GPRS(通用分组无线电服务)、或EDGE(全球演进增强数据速率)。3G网络是广域蜂窝电话网络，其演进而在语音呼叫之外还并入了高速互联网接入和视频电话。此外，3G网络可以更多地被建立并且提供比其他网络系统更大的覆盖区域。这样的多接入网络还可以包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDAM)系统、单载波FDMA(SC-FDMA)网络、第3代合作伙伴计划(3GPP)长期演进(LTE)网络、以及长期演进高级(LTE-A)网络。
无线通信网络可以包括多个基站，它们能够支持用于多个移动站的通信。移动站(MS)可以经由下行链路和上行链路与基站(BS)进行通信。下行链路(或正向链路)是指从基站到移动站的通信链路，并且上行链路(或反向链路)是指从移动站到基站的通信链路。基站可以在下行链路上向移动站发射数据和控制信息，和/或可以在上行链路上从移动站接收数据和控制信息。
发明内容
本公开的某些方面一般性地涉及功率高效、低噪声，并且对工艺技术、电源电压和温度上的改变基本上不敏感的电压调节电路。这样的电路可以被用来为例如在射频前端(RFFE)中找到的压控振荡器(VCO)提供经调节的电压。
本公开的某些方面提供了一种用于输出经调节电压的电路。该电路一般包括被配置为供应或汇集参考电流的电流源、以及具有偏置支路和主支路的电流镜，其中偏置支路与电流源相连接，其中主支路包括源极跟随器以提供经调节电压，并且其中参考电流在用于经调节电压的节点处可获得。
根据某些方面，偏置支路包括第一晶体管，主支路包括第二晶体管，并且第一晶体管的栅极与第二晶体管的栅极相连接。第一晶体管的漏极可以与第一晶体管的栅极相连接。对于某些方面，偏置支路包括与第一晶体管共源共栅地连接的第三晶体管，主支路包括与第二晶体管共源共栅地连接的第四晶体管，并且第三晶体管的栅极与第四晶体管的栅极相连接。在这种情况下，电路进一步包括与电流源相连接的第一电源电平以及与电流镜的主支路相连接的第二电源电平。第一电源电平可以具有相比第二电源电平较高的电压。第三晶体管的栅极可以使用与第二电源电平相连接的分压器而被偏置。第三晶体管的栅极可以经由第一低通滤波器与第四晶体管的栅极相连接，并且第一晶体管的栅极可以经由第二低通滤波器与第二晶体管的栅极相连接。对于某些方面，第三晶体管的漏极可以与电流源以及第一晶体管的栅极相连接，第三晶体管的源极可以与第一晶体管的漏极相连接，并且第一晶体管的源极可以与用于经调节电压的节点相连接。对于某些方面，第四晶体管的漏极可以与第二电源电平相连接，第四晶体管的源极可以与第二晶体管的漏极相连接，并且第二晶体管的源极可以与用于经调节电压的节点相连接。对于某些方面，第一、第二、第三和第四晶体管是n沟道金属氧化物半导体(NMOS)场效应晶体管。
根据某些方面，参考电流与通过主支路的支路电流组成在用于经调节电压的节点处可获得的调节器电流，并且调节器电流对工艺技术、电源电压和温度上的变化基本上不敏感。
根据某些方面，电流源是可变电流源。
根据某些方面，经调节电压被配置为对压控振荡器(VCO)进行供电。
根据某些方面，电流镜是低阻抗电流镜。
根据某些方面，源极跟随器包括p沟道金属氧化物半导体(PMOS)场效应晶体管。
本公开的某些方面提供了一种用于输出经调节电压的电路。该电路一般包括：源极跟随器，被配置为提供经调节电压；电流感测电路，被配置为测量与在用于经调节电压的节点处可获得的经调节电流相对应的感测电流；电流源，被配置为供应参考电流；以及电流模式比较器，被配置为将感测电流与参考电流进行比较并且基于比较来控制源极跟随器的偏置。
根据某些方面，电路进一步包括与源极跟随器、电流感测电路、电流源和电流模式比较器相连接的电源电平。调节器电流可以对工艺技术、电源电平的电压和/或温度上的变化基本上不敏感。对于某些方面，源极跟随器包括串联连接的第一晶体管和第二晶体管。在这种情况下，第一晶体管的栅极可以使用与电源电平相连接的分压器被偏置。第一晶体管的源极可以与第二晶体管的漏极相连接，并且第二晶体管的源极可以与用于经调节电压的节点相连接。电流模式比较器的输出可以经由低通滤波器与第二晶体管的栅极相连接。对于某些方面，电路进一步包括与低通滤波器的电阻器并联的开关。该开关可以在电路的启动期间闭合并且可以在电路的正常操作期间断开。
根据某些方面，电流感测电路包括串联连接的第三、第四、第五和第六晶体管。在这种情况下，第三晶体管的漏极可以与电源电平相连接，第三晶体管的栅极可以与第一晶体管的栅极相连接，第三晶体管的源极可以与第四晶体管的漏极相连接，第四晶体管的栅极可以与第二晶体管的栅极相连接，第四晶体管的源极可以与第五晶体管的漏极相连接，并且第五晶体管的源极可以与第六晶体管的漏极相连接。对于某些方面，电流感测电路包括具有负输入、正输入和输出的放大器。负输入可以与用于经调节电压的节点相连接，正输入可以与第四晶体管的源极或第五晶体管的漏极中的至少一个相连接，并且输出可以与第六晶体管的栅极相连接，以使得感测电流流过第三、第四、第五和第六晶体管。第五晶体管的栅极可以通过偏置电压被偏置。对于某些方面，第五晶体管的栅极被配置为在电路的启动期间与用于电源电平的电接地相连接。
根据某些方面，电流模式比较器包括串联连接的第七晶体管和第八晶体管。第七晶体管的漏极可以与电流源并且与第二晶体管的栅极相连接以形成用于控制源极跟随器的偏置的反馈回路，第七晶体管的栅极可以与第五晶体管的栅极相连接，第七晶体管的源极可以与第八晶体管的漏极相连接，并且第八晶体管的栅极可以与第六晶体管的栅极相连接。
根据某些方面，第一、第二、第三、第四、第五和第六晶体管包括n沟道金属氧化物半导体(NMOS)场效应晶体管。
根据某些方面，电流源包括可变电流源。
根据某些方面，电路进一步包括与电流源并联的开关。该开关可以在电路的启动期间闭合并且可以在电路的正常操作期间断开。
根据某些方面，经调节电压被配置为对VCO进行供电。
根据某些方面，源极跟随器包括p沟道金属氧化物半导体(PMOS)场效应晶体管。
附图说明
因此，本公开的上文记载的特征能够详细被理解的方式、上文简要概述的更为特定的描述可以参考多个方面来得到，这些方面中的一些方面被图示在附图中。然而，将注意到，附图仅图示了本公开的某些典型方面并且因此不被考虑为是对其范围的限制，因为本描述可以承认其他等同有效的方面。
图1是依据本公开的某些方面的示例无线通信网络的示图。
图2是依据本公开的某些方面的示例接入点(AP)和示例用户终端的框图。
图3是使用PMOS电流镜和电流汇的示例电压调节电路的示意图。
图4是使用具有反馈的NMOS源极跟随器的示例电压调节电路的示意图。
图5是使用在源极跟随器处不具有反馈的NMOS源极跟随器的示例电压调节电路的示意图。
图6是具有电压调节器的示例压控振荡器(VCO)的框图，该电压调节器由具有峰值检测器的反馈回路来控制。
图7A是依据本公开的某些方面的使用NMOS共源共栅源极跟随器的示例电压调节电路的示意图，其中参考电流作为VCO电流的一部分而被供应。
图7B是依据本公开的某些方面的使用NMOS源极跟随器的示例电压调节电路的示意图，其中参考电流作为VCO电流的一部分而被供应。
图7C是依据本公开的某些方面的使用PMOS源极跟随器的示例电压调节电路的示意图，其中参考电流从VCO电流的一部分被汇集。
图8是依据本公开的某些方面的使用NMOS共源共栅源极跟随器、电流感测电路、以及向源极跟随器提供反馈的电流模式比较器的示例电压调节电路的示意图。
具体实施方式
下文描述本公开的各种方面。应当明显的是，本文的教导可以以各种各样的形式来体现，并且本文所公开的任何具体结构、功能或这两者仅是代表性的。基于本文的教导，本领域的技术人员应当意识到，本文所公开的方面可以独立于任何其他方面被实施并且这些方面中的两个或更多方面可以以各种方式被组合。例如，可以使用本文所阐述的任何数目的方面来实施装置或者实行方法。另外，除了本文所阐述的一个或多个方面之外或者与之不同地，可以使用其他结构、功能、或者结构和功能来实施这样的装置或者实行这样的方法。此外，方面可以包括权利要求中的至少一个元素。
词语“示例性”在本文中被用来意指“用作示例、实例、或例证”。本文被描述为“示例性”的任何方面不必然被解释为相对于其他方面是优选的或有利的。
本文所描述的技术可以与各种无线技术组合地被使用，诸如码分多址(CDMA)、正交频分复用(OFDM)、时分多址(TDMA)、空分多址(SDMA)、单载波频分多址(SC-FDMA)、时分同步码分多址(TD-SCDMA)等。多个用户终端能够经由不同的(1)针对CDMA的正交代码信道、(2)针对TDMA的时隙、或者(3)针对OFDM的子带并发地发射/接收数据。CDMA系统可以实施IS-2000、IS-95、IS-856、宽带CDMA(W-CDMA)、或者一些其他标准。OFDM系统可以实施电气和电子工程师协会(IEEE)802.11、IEEE 802.16、长期演进(LTE)(例如，以TDD和/或FDD模式)、或者一些其他标准。TDMA系统可以实施全球移动通信系统(GSM)或者一些其他标准。这些各种标准在本领域中是已知的。
示例无线系统
图1图示了具有接入点和用户终端的无线通信系统100。为了简单，仅一个接入点110被示出在图1中。接入点(AP)一般是与用户终端进行通信的固定站，并且也可以被称作基站(BS)、演进型节点B(eNB)、或者一些其他术语。用户终端(UT)可以是固定的或移动的，并且也可以被称作移动站(MS)、接入终端、用户设备(UE)、站(STA)、客户端、无线设备、或者一些其他术语。用户终端可以是无线设备，诸如蜂窝电话、个人数字助理(PDA)、手持式设备、无线调制解调器、膝上型计算机、平板计算机、个人计算机等。
接入点110可以在任何给定时刻在下行链路和上行链路上与一个或多个用户终端120进行通信。下行链路(即，正向链路)是从接入点到用户终端的通信链路，并且上行链路(即，反向链路)是从用户终端到接入点的通信链路。用户终端还可以与另一用户终端端对端地进行通信。系统控制器130耦合至接入点并且为接入点提供协调和控制。
系统100采用多个发射和多个接收天线以用于下行链路和上行链路上的数据传输。接入点110可以被配备有数目Nap的天线来实现用于下行链路传输的发射分集和/或用于上行链路传输的接收分集。所选择的用户终端120的集合Nu可以接收下行链路传输并且发射上行链路传输。每个所选择的用户终端向接入点发射特定于用户的数据和/或从接入点接收特定于用户的数据。一般而言，每个所选择的用户终端可以被配备有一个或多个天线(即，Nut≥1)。Nu个所选择的用户终端能够具有相同或不同数目的天线。
无线系统100可以是时分双工(TDD)系统或频分双工(FDD)系统。对于FDD系统，下行链路和上行链路共享相同的频带。对于FDD系统，下行链路和上行链路使用不同的频带。系统100还可以利用单个载波或多个载波用于传输。每个用户终端可以被配备有单个天线(例如，为了保持低成本)或多个天线(例如，在附加成本能够被支持的场合)。
图2示出了无线系统100中的接入点110以及两个用户终端120m和120x的框图。接入点110被配备有Nap个天线224a至224ap。用户终端120m被配备有Nut,m个天线252ma至252mu，并且用户终端120x被配备有Nut,x个天线252xa至252xu。接入点110对于下行链路是发射实体并且对于上行链路是接收实体。每个用户终端120对于上行链路是发射实体并且对于下行链路是接收实体。如本文所使用的，“发射实体”是能够经由频率信道发射数据的独立被操作的装置或设备，并且“接收实体”是能够经由频率信道接收数据的独立被操作的装置或设备。在以下描述中，下标“dn”表示下行链路，并且下标“up”表示上行链路，Nup个用户终端被选择用于上行链路上的同时传输，Ndn个用户终端被选择用于下行链路上的同时传输，Nup可以等于或可以不等于Ndn，并且Nup和Ndn可以是静态值或者能够针对每个调度间隔改变。可以在接入点和用户终端处使用波束调向或一些其他空间处理技术。
在上行链路上，在被选择用于上行链路传输的每个用户终端120处，TX数据处理器228接收来自数据源286的业务数据和来自控制器280的控制数据。TX数据处理器288基于与针对用户终端所选择的速率相关联的编码和调制方案来处理(例如，编码、交织和调制)用于该用户终端的业务数据{dup}，并且提供用于Nut,m个天线之一的数据符号流{sup}。收发器前端(TX/RX)254(也作为射频前端(RFFE)而为人所知)接收并处理(例如，转换为模拟、放大、滤波和上变频)相应的符号流以生成上行链路信号。收发器前端254还可以例如经由RF开关将上行链路信号路由至Nut,m个天线之一用于发射分集。控制器280可以控制收发器前端254内的路由。存储器282可以存储用于用户终端120的数据和程序代码并且可以与控制器280对接。
数目Nup的用户终端可以被调度用于上行链路上的同时传输。这些用户终端中的每个用户终端将它的经处理符号流的集合在上行链路上发射给接入点。
在接入点110处，Nap个天线224a至224ap从所有Nup个在上行链路上进行发射的用户终端接收上行链路信号。为了接收分集，收发器前端222可以选择从天线224之一接收的信号用于处理。对于本公开的某些方面，从多个天线224接收的信号的组合可以被组合用于增强型接收分集。接入点的收发器前端222还执行与用户终端的收发器前端254所执行的处理互补的处理并且提供所恢复的上行链路数据符号流。所恢复的上行链路数据符号流是用户终端所发射的数据符号流{sup}的估计。RX数据处理器242依据针对所恢复的上行链路数据符号流所使用的速率来处理(例如，解调、解交织和解码)该流以获得解码数据。用于每个用户终端的解码数据可以被提供给数据汇244用于存储和/或被提供给控制器230用于进一步处理。
在下行链路上，在接入点110处，TX数据处理器210接收针对被调度用于下行链路传输的Ndn个用户终端的来自数据源208的业务数据、来自控制器230的控制数据、以及可能有来自调度器234的其他数据。各种类型的数据可以在不同的传送信道上被发送。TX数据处理器210基于针对每个用户终端所选择的速率来处理(例如，编码、交织和调制)用于该用户终端的业务数据。TX数据处理器210可以提供用于Ndn个用户终端中的一个或多个用户终端的下行链路数据符号流以从Nap个天线之一被发射。收发器前端222接收并处理(例如，转换为模拟、放大、滤波和上变频)符号流以生成下行链路信号。收发器前端222还可以例如经由RF开关将下行链路信号路由至Nap个天线224中的一个或多个天线用于发射分集。控制器230可以控制收发器前端222内的路由。存储器232可以存储用于接入点110的数据和程序代码并且可以与控制器230对接。
在每个用户终端120处，Nut,m个天线252从接入点110接收下行链路信号。为了在用户终端120处的接收分集，收发器前端254可以选择从天线252之一接收的信号用于处理。对于本公开的某些方面，从多个天线252接收的信号的组合可以被组合用于增强型接收分集。用户终端的收发器前端254还执行与接入点的收发器前端222所执行的处理互补的处理并且提供所恢复的下行链路数据符号流。RX数据处理器270处理(例如，解调、解交织和解码)所恢复的下行链路数据符号流以获得针对用户终端的解码数据。
本领域的技术人员将会认识到，本文所描述的技术可以一般性地被应用在利用任何类型的多种接入方案的系统中，多种接入方案诸如TDMA、SDMA、正交频分多址(OFDMA)、CDMA、SC-FDMA、TD-SCDMA、以及它们的组合。
示例电压调节器
本地振荡器(LO)通常被包括在射频前端(RFFE)(诸如，收发器前端222或254)中以生成信号，该信号被用来使用混频器将感兴趣信号转换为不同频率。作为外差法而为人所知，这种频率转换过程产生LO频率与感兴趣信号的频率的和频与差频。该和频与差频被称作拍频。虽然对于LO的输出可取的是保持频率稳定，但是调谐到不同频率指示使用可变频率振荡器，这涉及到稳定性与可调谐性之间的折中。当前的系统采用具有压控振荡器(VCO)的频率合成器来生成具有特定调谐范围的稳定的可调谐的LO。
VCO调节器通常被用来提供VCO偏置电压/电流。一些VCO调节器可以利用电流镜。对于某些调节器，使用反馈回路来感测VCO电压(经调节的电压)并且调整VCO电流。调节器可能显著地贡献于VCO相位噪声并且通常消耗与VCO可比较的功率。对于调节器电流一般可取的是独立于工艺、电压和温度(PVI)；否则，将会随着工艺、电压和/或温度改变而发生的VCO电流/电压的变化可能影响VCO摆动并且使相位噪声性能降级。VCO调节器还可以被指定为是准确的(提供所期望的电流/电压)、低噪声的、功率高效的、能够以低供应电压工作(例如，在先进CMOS技术中)，并且出于布局目的而是紧凑的。
图3是用于向VCO 302供应经调节电压(Vreg)的示例电压调节电路300的示意图。从标记为VDD的电源电平(即，电源轨)接收功率，电路300使用PMOS电流镜和参考电流源304作为电流汇。在电流镜中，PMOS晶体管M1的漏极和栅极连接在一起，并且PMOS晶体管M2的漏极连接至VCO 302。电阻器R1和电容器C1可以在晶体管M1和M2的栅极之间形成低通滤波器。以这种方式，晶体管M1形成电流镜的偏置支路，并且晶体管M2形成主支路，其中晶体管M2被偏置以使得主支路中的电流(即，供应给VCO 302的电流)复制(即，“镜像”)通过晶体管M1在偏置支路中流动的参考电流。如图3中所图示的，参考电流源304可以是可变源。对于其他方面，NMOS电流镜可以与在偏置支路中供应电流(而不是汇集电流)的参考电流源304进行组合。
通过以这种方式使用PMOS或NMOS电流镜，电流源噪声对相位噪声的贡献为高。所有电流源噪声(in)被注入VCO 302并且被上变频至VCO的振荡频率，因为VCO 302的活动负跨导电路中的交叉耦合的晶体管(如图7A中所图示)为晶体管M2的漏极处的噪声提供了低阻抗路径。另外，主支路中的经调节电流由于电流镜的限制而随着PVT变化，并且这种拓扑不适合用于经缩放的CMOS。此外，偏置支路中的与VCO电流可比较的电流通过被汇集至电接地(GND)而被浪费。
图4是用于使用具有反馈的NMOS源极跟随器向VCO 302供应经调节电压(Vreg)的另一示例电压调节电路400的示意图。在电路400中，NMOS晶体管M3和M4共源共栅地被连接。针对晶体管M4的偏置没有被示出，但是被本领域的技术人员所理解。晶体管M3的栅极由运算放大器(运放)402驱动，运算放大器402的输出利用电阻器R1和电容器C1被低通滤波，并且它的负端子从晶体管M3的源极接收反馈(即，Vreg)。放大器402的正端子连接至参考电压，参考电压例如可以由参考电流源304和可变电阻(Rvar)生成。在利用电路400的恰当偏置的操作中，放大器402将驱动晶体管M3的栅极以使得晶体管M3的源极处的电压等于由放大器感测的参考电压。
通过使用这种源极跟随器拓扑替代电流镜，图4的电压调节电路400比图3中的电路300具有更好的相位噪声。这种方案的问题在于经调节电压(Vreg)被反馈回路保持恒定。然而，对于大多数VCO拓扑，电流将随着PVT改变。实际上所期望则是一种用以固定VCO电流(并且因此固定它的摆动)并且随着PVT自动地改变施加于VCO的电压的机制。
类似于图4，图5是使用NMOS源极跟随器的示例电压调节电路500的示意图，但是在源极跟随器处不具有反馈。在电路500中，NMOS晶体管M4的栅极被电阻器R2和电容器C2低通滤波并且利用由电阻器R3和R4形成的分压器被偏置。替代如电路400中那样感测晶体管M3的源极，放大器402被配置作为缓冲器，以使得放大器的输出电压—其近似等于由参考电流源304和可变电阻所创建的参考电压—驱动晶体管M3的栅极。换句话说，不是将参考电压(Vref)设置在经调节的电压(Vreg)处，而是Vref将被设置到如下的电压，该电压将晶体管M3的栅极进行偏置以在给定VCO电流的情况下实现所期望的Vreg。
在电路500中，源极跟随器处的噪声源被过滤，并且晶体管M3的部分噪声将循环回到这个晶体管内。然而，参考电压可以随着PVT改变，并且在没有任何另外反馈的情况下，电路500中的VCO电流变化相比电路400中将会较差。
因此，如图6的框图600所图示的，可以向电压调节电路500添加反馈回路。如上文所描述的，电压调节器606(诸如，电压调节电路500)提供了用于对VCO 302进行供电的经调节电压(Vreg)。峰值检测器602可以被用来感测来自VCO 302中的电感器-电容器(LC)储能电路的VCO摆动，并且基于所检测的VCO摆动的峰值，数字控制604可以输出一个或多个控制信号来控制电压调节器606。例如，控制信号可以在试图调整Vref时调整可变参考电流源304和/或可变电阻(Rvar)，Vref进而调整VCO电流以及晶体管M3的栅极处的偏置电压。
尽管有这些添加，但是图6中的控制回路是复杂的、慢速的，并且在正常操作之前通常需要校准。此外，峰值检测器602不仅具有有限的分辨率，而且向VCO 302添加了额外负载，由此使VCO性能(例如，调谐范围)降级。
因此，所需要的是一种用于为低功率、高性能的VCO提供经调节电压/电流的功率高效的、低噪声的且对PVT不敏感的调节器。
本公开的某些方面提供了一种用于VCO的功率高效的、低噪声的且对PVT不敏感的调节器。该调节器基于源极跟随器拓扑以向VCO中注入较少噪声并且可以重用参考电流作为VCO电流的一部分以避免浪费功率。与对调节器电压进行感测相对照，本公开的某些其他方面感测VCO电流并且使用另一反馈回路将VCO电流调整为参考电流。
具有重用的参考电流的示例电压调节电路
图7A是依据本公开的某些方面的示例电压调节电路700的示意图。电路700将低阻抗电流镜与NMOS共源共栅源极跟随器进行组合，并且参考电流被供应作为VCO电流的一部分。
NMOS晶体管M3和M4组成NMOS源极跟随器，以及NMOS电流镜的主支路，向VCO 302供应电流I2。NMOS晶体管M5和M6组成NMOS电流镜的偏置支路，其中参考电流源304提供参考电流(Iref＝I1)，其在参考电压节点处被添加至I2以提供VCO电流(＝I1+I2)。以这种功率高效的方式，参考电流被重用作为VCO电流的一部分，而不是如图3的电路300中那样被浪费。电流镜的主支路从第一电源电平702(VDD)接收功率，而偏置支路从具有相比第一电平702较高的电压的第二电源电平704(VDD_H)接收功率。
在电压调节电路700中，参考电流(也作为偏置电流而为人所知)对工艺、电压和温度变化不敏感。VCO电流等于N*Iref。电路700具有较低的相位噪声并且相比图3的电路300更为功率高效，并且相比图5的电路500对PVT不敏感、较不复杂、且更为功率高效。电路700的紧凑型解决方案还提供了电源隔离。
图7B是依据本公开的某些方面的示例电压调节电路750的示意图。类似于图7A中的电路700，图7B中的电路750使用NMOS电流镜710和NMOS源极跟随器，并且参考电流被供应作为VCO电流的一部分。然而，不是共源共栅的晶体管，电路750使用源极跟随器和电流镜710的主支路中的仅单个NMOS晶体管M3、以及偏置支路中的仅单个NMOS晶体管M5。
因为几乎所有的NMOS电路都具有PMOS等价物并且反之亦然，所以图7C是依据本公开的某些方面的使用PMOS源极跟随器和PMOS电流镜的示例电压调节电路760的示意图。电路760类似于图7B中的电路750，区别在于参考电流源304对来自经调节电压节点(在PMOS晶体管M1和M2的源极处)处的VCO电流的一部分的参考电流进行汇集而不是提供来源。
具有电流感测电路、电流模式比较器和反馈的示例电压调节电路
图8是依据本公开的某些方面的示例电压调节电路800的示意图，其使用NMOS共源共栅源极跟随器、电流感测电路810和向源极跟随器提供反馈的电流模式比较器820。提供电流以驱动VCO302，源极跟随器包括NMOS晶体管M3和M4并且分别类似于图4和图5的电路400、500中的NMOS共源共栅源极跟随器。然而，电路800中的反馈从电流模式比较器820被提供给晶体管M3的栅极。
电流感测电路810包括共源共栅的四个NMOS晶体管M7、M8、M9和M10。晶体管M4的栅极连接至晶体管M7的栅极以类似地对晶体管M4和M7进行偏置。晶体管M3的栅极连接至晶体管M8的栅极。源极跟随器的输出(即，晶体管M3的源极)处的经调节电压(Vreg)由运算放大器(运放)812的正端子所感测。晶体管M9的栅极被偏置电压(VB)偏置。放大器812的负端子连接至晶体管M8的源极与晶体管M9的漏极之间的节点(Vreg*)，并且放大器812驱动晶体管M10的栅极，以使得负端子处的Vreg*近似等于正端子处的Vreg。
电流模式比较器820包括用于供应参考电流(Iref)的参考电流源304、以及两个NMOS晶体管M11和M12。晶体管M11的栅极被偏置电压偏置，诸如VB偏置电流感测电路810中的晶体管M9的栅极。晶体管M12的栅极连接至电流感测电路810中的放大器812的输出。以这种方式，晶体管M11和M12类似于晶体管M9和M10被驱动，但是可以具有不同的电流。Iref经过晶体管M11和12两者，由此在晶体管M11的漏极处创建反馈电压(Vfb)。经由电阻器R1连接至晶体管M3和M8的栅极，反馈电压随着放大器812的输出改变而向上或向下被调整。通过晶体管M9和M10的电流(I_sense)随着放大器812的输出改变而被调整以维持Vreg*等于Vreg。电流模式比较器820不限于图8中所示出的电路，并且可以包括用来将所感测电流(I_sense)与参考电流(Iref)进行比较的任何组件。
对于某些方面，电路800可以包括开关S1以在启动期间短接电阻器R1，而开关S1在电路的正常操作期间可以断开。电路800还可以包括开关S2以在启动期间拉高晶体管M3的栅极。开关S2在正常操作期间可以断开。
图8的电路800提供的VCO电流对PVT不敏感并且等于N*Iref，其中N是I_sense与VCO电流的比率。电路800也适合用于经缩放的CMOS和低电压应用。
上文所描述的各种操作或方法可以由能够执行对应功能的任何适合部件来执行。该部件可以包括各种硬件和/或软件的(多个)组件和/或(多个)模块，包括但不限于电路、专用集成电路(ASIC)、或处理器。一般而言，在存在附图中所图示的操作的场合，那些操作可以具有带有类似编号的对应配对的“部件加功能”组件。
例如，用于发射的部件可以包括发射器(例如，图2中所描绘的用户终端120的收发器前端254或者图2中所示出的接入点110的收发器前端222)和/或天线(例如，图2中所绘制的用户终端120m的天线252ma至252mu或者图2中所图示的接入点110的天线224a至224ap)。用于接收的部件可以包括接收器(例如，图2中所描绘的用户终端120的收发器前端254或者图2中所示出的接入点110的收发器前端222)和/或天线(例如，图2中所绘制的用户终端120m的天线252ma至252mu或者图2中所图示的接入点110的天线224a至224ap)。用于处理的部件或者用于确定的部件可以包括处理系统，处理系统可以包括一个或多个处理器，诸如图2所图示的用户终端120的RX数据处理器270、TX数据处理器288、和/或控制器280。
如本文所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可以包括计算、运算、处理、推导、调查、查找(例如，在表格、数据库或另一数据结构中查找)、查明等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。此外，“确定”可以包括解析、选择、选取、建立等。
如本文所使用的，提及项目列表中的“至少一个”的短语是指那些项目的任何组合，包括单一成员。作为示例，“a,b或c中的至少一个”意图为覆盖：a、b、c、a-b、a-c、b-c和a-b-c。
关于本公开所描述的各种说明性逻辑块、模块和电路可以利用被设计为执行本文所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或其他可编程逻辑设备(PLD)、分立门或晶体管逻辑、分立硬件组件、或者它们的任何组合来实施或执行。通用处理器可以是微处理器，但是在替换方式中，处理器可以是任何商用处理器、控制器、微控制器、或状态机。处理器还可以被实施为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、与DSP核心相结合的一个或多个微处理器、或者任何其他这样的配置。
本文所公开的方法包括用于实现所描述方法的一个或多个步骤或动作。不偏离权利要求的范围，方法步骤和/或动作可以彼此互换。换句话说，除非规定了步骤或动作的具体顺序，否则不偏离权利要求的范围，具体步骤和/或动作的顺序和/或使用可以被修改。
所描述的功能可以被实施在硬件、软件、固件、或者它们的任何组合中。如果被实施在硬件中，则示例硬件配置可以包括无线节点中的处理系统。处理系统可以利用总线架构来实施。取决于处理系统的具体应用以及总体设计约束，总线可以包括任何数目的互连总线和桥接器。总线可以将包括处理器、机器可读介质和总线接口的各种电路链接在一起。除了其他事物之外，总线接口可以被用来将网络适配器经由总线连接至处理系统。网络适配器可以被用来实施PHY层的信号处理功能。在用户终端120(参见图1)的情况中，用户接口(例如，小键盘、显示器、鼠标、操纵杆等)也可以连接至总线。总线还可以链接各种其他电路，诸如时序源、外设、电压调节器、功率管理电路等，它们在本领域是公知的并且因此将不再进一步描述。
处理系统可以被配置为通用处理系统，其具有提供处理器功能的一个或多个微处理器以及提供机器可读介质的至少一部分的外部存储器，它们全部都通过外部总线架构与其他支持电路链接在一起。替换地，处理系统可以利用ASIC(专用集成电路)来实施，ASIC具有集成到单个芯片中的处理器、总线接口、用户接口(在接入终端的情况中)、支持电路、以及机器可读介质的至少一部分，或者利用一个或多个FPGA(现场可编程门阵列)、PLD(可编程逻辑设备)、控制器、状态机、选通逻辑、分立硬件组件、或任何其他适合电路、或者能够执行贯穿本公开所描述的各种功能的电路的任何组合来实施。本领域的技术人员将会认识到，如何针对处理系统最佳地实施所描述的功能取决于特定的应用以及施加于总体系统上的总体设计约束。
将理解，权利要求不限于上文说明的精确配置和组件。不偏离权利要求的范围，可以在上文所描述的方法和装置的布置、操作和细节中进行各种修改、改变和变化。

Claims (13)

1.一种用于提供输出电压的电路，包括：
电流源，被配置为供应或汇集参考电流；以及
具有偏置支路和主支路的电流镜，其中所述偏置支路与所述电流源相连接，其中所述主支路包括源极跟随器以在所述主支路的输出处提供所述输出电压，并且其中所述偏置支路的输出和所述主支路的所述输出耦合到所述电路的输出，使得所述参考电流与通过所述主支路的支路电流组合并且流向所述电路的所述输出，其中所述电流源被提供第一电源电压并且所述电流镜的所述主支路被提供第二电源电压，其中所述第一电源电压相比所述第二电源电压具有较高的电压，并且其中所述第一电源电压和所述第二电源电压相比所述输出电压具有较高的电压。
2.根据权利要求1所述的电路，其中所述偏置支路包括第一晶体管，其中所述主支路包括第二晶体管，并且其中所述第一晶体管的栅极与所述第二晶体管的栅极相连接。
3.根据权利要求2所述的电路，其中所述偏置支路包括与所述第一晶体管共源共栅地连接的第三晶体管，其中所述主支路包括与所述第二晶体管共源共栅地连接的第四晶体管，并且其中所述第三晶体管的栅极与所述第四晶体管的栅极相连接。
4.根据权利要求3所述的电路，其中所述第三晶体管的所述栅极使用分压器而被偏置，其中所述第二电源电压被提供给所述分压器。
5.根据权利要求3所述的电路，其中所述第三晶体管的所述栅极经由第一低通滤波器与所述第四晶体管的所述栅极相连接，并且其中所述第一晶体管的所述栅极经由第二低通滤波器与所述第二晶体管的所述栅极相连接。
6.根据权利要求3所述的电路，其中所述第三晶体管的漏极与所述电流源以及所述第一晶体管的所述栅极相连接，其中所述第三晶体管的源极与所述第一晶体管的漏极相连接，并且其中所述第一晶体管的源极与所述电路的所述输出相连接。
7.根据权利要求3所述的电路，其中所述第二电源电压被提供给所述第四晶体管的漏极，其中所述第四晶体管的源极与所述第二晶体管的漏极相连接，并且其中所述第二晶体管的源极与所述电路的所述输出相连接。
8.根据权利要求3所述的电路，其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管包括n沟道金属氧化物半导体(NMOS)场效应晶体管。
9.根据权利要求2所述的电路，其中所述第一晶体管的漏极与所述第一晶体管的所述栅极相连接。
10.根据权利要求1所述的电路，其中所述参考电流与通过所述主支路的所述支路电流组成调节器电流，并且其中所述调节器电流对工艺技术、电源电压和温度上的变化基本上不敏感。
11.根据权利要求1所述的电路，其中所述电流源包括可变电流源。
12.根据权利要求1所述的电路，其中所述电流镜包括低阻抗电流镜。
13.根据权利要求1所述的电路，其中所述源极跟随器包括p沟道金属氧化物半导体(PMOS)场效应晶体管。
CN201580016902.7A 2014-04-03 2015-03-11 用于压控振荡器(vco)的功率高效、低噪声且对工艺/电压/温度(pvt)不敏感的调节器 Active CN106133632B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/244,321 2014-04-03
US14/244,321 US9547324B2 (en) 2014-04-03 2014-04-03 Power-efficient, low-noise, and process/voltage/temperature (PVT)—insensitive regulator for a voltage-controlled oscillator (VCO)
PCT/US2015/019951 WO2015153087A1 (en) 2014-04-03 2015-03-11 Power-efficient, low-noise, and process/voltage/temperature (pvt)-insensitive regulator for a voltage-controlled oscillator (vco)

Publications (2)

Publication Number Publication Date
CN106133632A CN106133632A (zh) 2016-11-16
CN106133632B true CN106133632B (zh) 2018-08-24

Family

ID=52774568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580016902.7A Active CN106133632B (zh) 2014-04-03 2015-03-11 用于压控振荡器(vco)的功率高效、低噪声且对工艺/电压/温度(pvt)不敏感的调节器

Country Status (7)

Country Link
US (1) US9547324B2 (zh)
EP (2) EP3126924B1 (zh)
JP (1) JP6505746B2 (zh)
KR (1) KR20160140697A (zh)
CN (1) CN106133632B (zh)
BR (1) BR112016023062A8 (zh)
WO (1) WO2015153087A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3042876B1 (fr) * 2015-10-27 2017-12-15 STMicroelectronics (Alps) SAS Detection de perturbations d'une alimentation
US9712115B2 (en) * 2015-11-24 2017-07-18 Qualcomm Incorporated Current-mode power amplifier
KR102623779B1 (ko) 2016-10-27 2024-01-11 에이치엘만도 주식회사 전자식 브레이크 시스템 및 그 제어 방법
CN108231735B (zh) * 2017-12-21 2020-01-14 南京中感微电子有限公司 压控振荡器
CN108563276B (zh) * 2018-06-01 2020-05-26 电子科技大学 一种带有交叉耦合滤波网络的高速参考电压缓冲器
US11892863B2 (en) * 2018-11-09 2024-02-06 Ian R. Vinci Load current simulator
TWI727589B (zh) * 2019-12-31 2021-05-11 致茂電子股份有限公司 電子負載裝置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54494B2 (zh) * 1974-03-18 1979-01-11
FR2677781B1 (fr) * 1991-06-14 1993-08-20 Thomson Composants Militaires Source de courant adaptee a des variations rapides de tension de sortie.
CA2066929C (en) * 1991-08-09 1996-10-01 Katsuji Kimura Temperature sensor circuit and constant-current circuit
JPH05324108A (ja) * 1992-05-22 1993-12-07 Oki Electric Ind Co Ltd 定電流出力回路
JPH06104762A (ja) * 1992-09-16 1994-04-15 Fujitsu Ltd カレントミラー回路
US5475343A (en) * 1994-08-15 1995-12-12 Elantec, Inc. Class AB complementary output stage
US5764041A (en) 1997-02-11 1998-06-09 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiornio Short circuit limitation current for power transistors
DE69732699D1 (de) * 1997-08-29 2005-04-14 St Microelectronics Srl Linearer Spannungsregler mit geringem Verbrauch und hoher Versorgungsspannungsunterdrückung
US6492796B1 (en) 2001-06-22 2002-12-10 Analog Devices, Inc. Current mirror having improved power supply rejection
US6617915B2 (en) 2001-10-24 2003-09-09 Zarlink Semiconductor (U.S.) Inc. Low power wide swing current mirror
WO2004027831A2 (en) * 2002-09-19 2004-04-01 Atmel Corporation Fast dynamic low-voltage current mirror with compensated error
ITTO20020816A1 (it) 2002-09-19 2004-03-20 Atmel Corp Specchio di corrente a bassa tensione a dinamica rapida con
CN1627222A (zh) * 2003-12-10 2005-06-15 络达科技股份有限公司 电压供应装置
JP4362382B2 (ja) * 2004-01-23 2009-11-11 株式会社リコー 定電圧回路
US7061337B2 (en) 2004-07-14 2006-06-13 Infineon Technologies Ag Amplitude control circuit
JP4817825B2 (ja) * 2005-12-08 2011-11-16 エルピーダメモリ株式会社 基準電圧発生回路
US20070194838A1 (en) * 2006-02-17 2007-08-23 Sioptical, Inc. Current mirror with improved output impedance at low power supplies
US7463014B2 (en) * 2006-02-27 2008-12-09 Avago Technologies General Ip (Singapore) Pte. Ltd. High impedance current mirror with feedback
US7425909B2 (en) * 2006-07-31 2008-09-16 Analog Devices, Inc. Low-noise programmable current source
TW200820622A (en) 2006-10-17 2008-05-01 Realtek Semiconductor Corp Current device and method for phase-locked loop
DE102007031054B4 (de) * 2007-07-04 2018-08-02 Texas Instruments Deutschland Gmbh Referenzspannungsgenerator mit Bootstrap-Effekt
US7675273B2 (en) 2007-09-28 2010-03-09 Qualcomm Incorporated Wideband low dropout voltage regulator
TW200924373A (en) * 2007-11-16 2009-06-01 Richtek Technology Corp Offset cancellation single-ended operational amplifier and method thereof
KR101465598B1 (ko) 2008-06-05 2014-12-15 삼성전자주식회사 기준 전압 발생 장치 및 방법
JP5163437B2 (ja) * 2008-11-12 2013-03-13 ソニー株式会社 差動出力回路および通信装置
JP4837111B2 (ja) * 2009-03-02 2011-12-14 株式会社半導体理工学研究センター 基準電流源回路
JP5545045B2 (ja) * 2010-06-04 2014-07-09 富士電機株式会社 コンパレータ回路
JP5527031B2 (ja) 2010-06-14 2014-06-18 富士通株式会社 電流源回路
US8455927B2 (en) * 2010-06-30 2013-06-04 Life Technologies Corporation One-transistor pixel array with cascoded column circuit
TWI413881B (zh) 2010-08-10 2013-11-01 Novatek Microelectronics Corp 線性穩壓器及其電流感測電路
CN102545780B (zh) * 2010-12-23 2014-09-03 鼎亿数码科技(上海)有限公司 压控振荡器的偏置电路
US20120223781A1 (en) 2011-03-01 2012-09-06 Lsi Corporation Noise regulated linear voltage controlled oscillator
US8669754B2 (en) * 2011-04-06 2014-03-11 Icera Inc. Low supply regulator having a high power supply rejection ratio
WO2012148774A2 (en) * 2011-04-25 2012-11-01 Volterra Semiconductor Corporation Integrated protection devices with monitoring of electrical characteristics
US8400220B1 (en) * 2011-08-16 2013-03-19 Adtran, Inc. Quiescent current control for class AB output stages
US9081404B2 (en) 2012-04-13 2015-07-14 Infineon Technologies Austria Ag Voltage regulator having input stage and current mirror
CN104518740A (zh) * 2013-09-29 2015-04-15 Lsi公司 电压跟随器放大器

Also Published As

Publication number Publication date
JP6505746B2 (ja) 2019-04-24
EP3796124A1 (en) 2021-03-24
CN106133632A (zh) 2016-11-16
WO2015153087A1 (en) 2015-10-08
US9547324B2 (en) 2017-01-17
KR20160140697A (ko) 2016-12-07
BR112016023062A8 (pt) 2021-05-18
EP3126924A1 (en) 2017-02-08
EP3126924B1 (en) 2020-12-23
EP3796124B1 (en) 2023-02-22
JP2017513133A (ja) 2017-05-25
US20150286235A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
CN106133632B (zh) 用于压控振荡器(vco)的功率高效、低噪声且对工艺/电压/温度(pvt)不敏感的调节器
CN106105024B (zh) 使用跨导(gm)负反馈的低噪声和低功率压控振荡器(VCO)
CN105934884B (zh) 使用标准数字单元的差分bang-bang相位检测器
CN106605366B (zh) 高准确度毫米波/射频宽带同相和正交生成
CN109565291A (zh) 通过基于限幅振荡的校准的双二阶滤波器的中心频率和q调谐
US9473120B1 (en) High-speed AC-coupled inverter-based buffer with replica biasing
US9438249B1 (en) Resonant circuit temperature compensation
US20210072778A1 (en) P-type metal-oxide-semiconductor (pmos) low drop-out (ldo) regulator
Chang et al. A medradio receiver front-end with wide energy-quality scalability through circuit and architecture-level reconfigurations
WO2016126377A1 (en) Voltage-controlled oscillator (vco) with amplitude control
CN109478870B (zh) 具有在升压电源和电池电源之间进行选择的包络追踪
US9866234B1 (en) Digital-to-analog converter
US10644711B1 (en) Self-biased digitally controlled oscillator architecture
CN109690950A (zh) 基于重新定时的时钟生成和残余边带(rsb)增强电路
US11038493B1 (en) Local oscillator (LO) for wireless communication
US10862461B1 (en) Techniques for generating switch control signals
EP4282074A1 (en) Techniques for phase shift reduction in a single crystal multiple output clock system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant