CN106130496A - 一种运算放大器增益提高电路 - Google Patents
一种运算放大器增益提高电路 Download PDFInfo
- Publication number
- CN106130496A CN106130496A CN201610443177.8A CN201610443177A CN106130496A CN 106130496 A CN106130496 A CN 106130496A CN 201610443177 A CN201610443177 A CN 201610443177A CN 106130496 A CN106130496 A CN 106130496A
- Authority
- CN
- China
- Prior art keywords
- input
- nmos tube
- grid
- pmos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种运算放大器增益提高电路,通过增加运算放大器有效跨导的方法提高增益。具体做法为:将传统折叠式运算放大器的尾电流源拆分成两部分,一部分继续保持尾电流源功能,另一部分作为运算放大器的第二个输入端口M2;或者在共源共栅结构中,将输入MOS管M2漏极以上电路拆分成两部分,一部分保持共源共栅结构,另一部分作为运算放大器的第二个输入端口M1。以上两种实现方法都能够提高流过输出节点的电压变化量增加,从而提高有效输入跨导,进而提高运算放大器增益。所述技术不需要增加输入MOS尺寸或者电流就能实现等效跨导提高的目的,电路实现简单,硬件消耗小,增益提高效果明显。
Description
技术领域
本发明涉及集成电路技术领域,特别是涉及高增益运算放大器设计领域,具体涉及一种运算放大器增益提高电路。
背景技术
运算放大器作为大多数模拟电子电路设计的核心单元,增益和带宽作为其最基本的指标,严重影响着运算放大器的使用情况。很多应用场景里都需要高增益、大带宽的运算放大器,从而衍生出了很多高增益运算放大器设计技术,例如:折叠式运算放大器、套筒式运算放大器、多级运算放大器、增益自举运算放大器等,这些技术在提高增益的同时却也与大带宽和低功耗折衷问题进行着艰苦的斗争。
现有技术中,对于小范围实现高增益、大带宽设计通常是增大输入等效跨导,但是在电流不变的情况下,输入跨导与输入管宽敞比成平方根的关系,即:需要增加宽长比4倍,才能提高输入跨导2倍,严重影响增益提高效率,并且极大增加寄生参数的影响。因此,模拟电子电路工程设计中,迫切需要找到更加高效的增益提高技术,特别是能够提高增益,但是又不影响运算放大器带宽和功耗的技术。
发明内容
鉴于此,本发明提供一种运算放大器增益提高电路。本发明很好的克服提高增益与带宽和功耗的折衷问题,在几乎不消耗额外电路参数的情况下,有效提高运算放大器的增益。
为达到上述目的,本发明提供如下技术方案:一种运算放大器增益提高电路,包括输入PMOS管M1、输入NMOS管M2、共栅NMOS管M3、负载电阻Rd、输入共模转换电路VCM shift和偏置电流源IBias,输入信号Vin输入到输入PMOS管M1的栅极,输入信号经输入共模转换电路VCM shift输入到输入NMOS管M2的栅极,输入PMOS管M1的源极接电源AVDD,输入PMOS管M1的漏极分别与输入NMOS管M2的漏极、共栅NMOS管M3的源极、偏置电流源IBias的输入端连接,所述共栅NMOS管M3的漏极与负载电阻Rd的一端连接,负载电阻Rd的另一端接电源AVDD,所述输入NMOS管M2的源极、偏置电流源的输出端接地;所述共栅NMOS管M3的栅极接偏置电压Vbias,所述负载电阻Rd与共栅NMOS管M3的漏极作为整个电路的输出端。
进一步,所述输入PMOS管M1、输入NMOS管M2和共栅NMOS管M3都工作在饱和区。
进一步,所述输入PMOS管M2的直流偏置电平与偏置电流源IBias的偏置电压相同。
一种运算放大器增益提高电路,包括输入PMOS管M1、输入NMOS管M2、共栅NMOS管M3和负载电阻Rd,输入信号Vin分别输入到输入PMOS管M1的栅极、输入NMOS管M2的栅极,输入PMOS管M1的源极接电源AVDD,输入PMOS管M1的漏极分别与输入NMOS管M2的漏极、共栅NMOS管M3的源极连接,所述共栅NMOS管M3的漏极与负载电阻Rd的一端连接,负载电阻Rd的另一端接电源AVDD,所述输入NMOS管M2的源极接地;所述共栅NMOS管M3的栅极接偏置电压Vbias,所述负载电阻Rd与共栅NMOS管M3的漏极作为整个电路的输出端。
进一步,还包括输入共模转换电路VCM shift,输入信号Vin经输入共模转换电路VCM shift输入到输入PMOS管M1的栅极。
进一步,所述输入PMOS管M1、输入NMOS管M2和共栅NMOS管M3都工作在饱和区。
由于采用了以上技术方案,本发明具有以下有益技术效果:
本发明能够提高流过输出节点的电压变化量增加,从而提高有效输入跨导,进而提高运算放大器增益。所述技术不需要增加输入MOS尺寸或者电流就能实现等效跨导提高的目的,电路实现简单,硬件消耗小,增益提高效果明显。
附图说明
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步的详细描述,其中:
图1为本发明优选实施例中的折叠式运算放大器增益提高电路的电路图;
图2为本发明优选实施例中的套筒式运算放大器增益提高电路的电路图。
具体实施方式
以下将结合附图,对本发明的优选实施例进行详细的描述;应当理解,优选实施例仅为了说明本发明,而不是为了限制本发明的保护范围。
实施例一
如图1所示,一种运算放大器增益提高电路,是一种折叠式运算放大器增益提高电路,该电路各包括一个输入PMOS管M1和一个输入NMOS管M2,一个输入共模转换电路VCMshift,一个共栅NMOS管M3,一个偏置电流源IBias和一个负载电阻Rd。输入信号Vin输入到输入PMOS管M1的栅极,输入信号经输入共模转换电路VCM shift输入到输入NMOS管M2的栅极,输入PMOS管M1的源极接电源AVDD,输入PMOS管M1的漏极分别与输入NMOS管M2的漏极、共栅NMOS管M3的源极、偏置电流源IBias的输入端连接,所述共栅NMOS管M3的漏极与负载电阻Rd的一端连接,负载电阻Rd的另一端接电源AVDD,所述输入NMOS管M2的源极、偏置电流源的输出端接地;所述共栅NMOS管M3的栅极接偏置电压Vbias,所述负载电阻Rd与共栅NMOS管M3的漏极作为整个电路的输出端。
在本发明中,输入PMOS管M1和输入NMOS管M2都工作在饱和区,共栅NMOS管M3工作在饱和区。所述输入信号Vin同时作用于输入PMOS管M1和输入NMOS管M2,分别产生电流信号作用于负载电阻Rd,在输出节点Vout产生输出电压信号。
流过输入PMOS管M1的支路电流IM1和流过负载Rd与共栅NMOS管M3组成的支路流IOUT的总电流等于流过输入NMOS管M2的支路电流IM2和偏置电流源IBias的支路电流之和,既:IM1+IOUT=IM2+IBias。
当输入信号Vin增大,流过输入PMOS管M1的电流减小,流过输入NMOS管M2的电流增加,由IM1+IOUT=IM2+IBias可知,IM1减小,IM2增大,IBias不变,则IOUT进一步增大,从而进一步降低输出节点Vout电压,提高增益;当输入信号Vin减小,流过输入PMOS管M1的电流增大,流过输入NMOS管M2的电流减小,由IM1+IOUT=IM2+IBias可知,IM1增大,IM2减小,IBias不变,则IOUT进一步减小,从而进一步增加输出节点Vout电压,提高增益。
根据电路叠加原理,输入信号Vin通过输入PMOS管M1作用于输出节点Vout的电压增益为:Ap=-gmp*Rout’;输入信号Vin通过输入NMOS管M2作用于输出节点Vout的电压增益为:An=-gmn*Rout,如图1所示运算放大器的增益提高电路总增益为:A=Ap+An=-(gmp*Rout’+gmn*Rout),其中Rout’≈Rout,则A=-(gmp+gmn)Rout。
在本发明中,流过输入PMOS管M1的静态电流与尾电流源IBias静态电流成比例分配,分配比例根据增益提高能力确定,其电流总和等于流过输入PMOS管M1和负载电阻Rd静态电流总和。流过输入PMOS管M1的静态电流与流过负载电阻Rd的静态电流成比例分配,分配比例根据增益提高能力确定,其电流总和等于流过输入NMOS管M2的电流。
在本发明中,对输入PMOS管M1的直流偏置电平约束较少,可以是输入管正常工作的任意直流电平;输入NMOS管M2的直流偏置电平要求较高,必须与构成尾电流IBias的偏置电压相同。
在本发明中,所述输入PMOS管M1与输入NMOS管M2直流电平不同,采用直流电平转换电路VCM shift将输入信号Vin直流电平转换成适合相应输入管的直流电平。
在本发明中,所述构成电路的共栅管M3提供高输出电阻,其尺寸影响输出电阻大小。
在本发明中,所述负载电阻Rd与共栅管M3、输入PMOS管M1和输入NMOS管M2所构成小信号输出阻抗,影响运算放大器增益。
在本发明中,所有NMOS晶体管和PMOS晶体管都满足对偶定理,适当变形可将输入PMOS管M1和输入NMOS管M2的类型和作用进行对换。
综上所述,本发明一种运算放大器增益提高技术,以极少的电路消耗实现提高运算放大器增益的目的。相比于传统折叠式运算放大器增益为:Ap=-gmp*Rout’,本发明增益提高了A/Ap=(gmn/gmp)*Rout倍。
实施例二
如图2所示,一种运算放大器增益提高电路,是一种套筒式运算放大器增益提高电路,该电路包括输入PMOS管M1、输入NMOS管M2、共栅NMOS管M3和负载电阻Rd,输入信号Vin分别输入到输入PMOS管M1的栅极、输入NMOS管M2的栅极,输入PMOS管M1的源极接电源AVDD,输入PMOS管M1的漏极分别与输入NMOS管M2的漏极、共栅NMOS管M3的源极连接,所述共栅NMOS管M3的漏极与负载电阻Rd的一端连接,负载电阻Rd的另一端接电源AVDD,所述输入NMOS管M2的源极接地;所述共栅NMOS管M3的栅极接偏置电压Vbias,所述负载电阻Rd与共栅NMOS管M3的漏极作为整个电路的输出端。
还包括输入共模转换电路VCM shift,输入信号Vin经输入共模转换电路VCMshift输入到输入PMOS管M1的栅极。
输入PMOS管M1和输入NMOS管M2都工作在饱和区,共栅NMOS管M3工作在饱和区。流过输入PMOS管M1的支路电流IM1和流过负载Rd与共栅NMOS管M3组成的支路流IOUT的总电流等于流过输入NMOS管M2的支路电流IM2,既:IM1+IOUT=IM2。
当输入信号Vin增大,流过输入PMOS管M1的电流减小,流过输入NMOS管M2的电流增加,由IM1+IOUT=IM2可知,IM1减小,IM2增大,则IOUT进一步增大,从而进一步降低输出节点Vout电压,提高增益;当输入信号Vin减小,流过输入PMOS管M1的电流增大,流过输入NMOS管M2的电流减小,由IM1+IOUT=IM2可知,IM1增大,IM2减小,则IOUT进一步增大,从而进一步降增大输出节点Vout电压,提高增益。
在本发明中,对输入PMOS管M1和输入NMOS管M2直流偏置电压都没有特殊要求,满足电路设计指标即可。
在本发明中,通过电路参数设计,输入信号直流电平可以同时满足输入PMOS管M1和输入NMOS管M2要求,如果确实不能满足,也可以采用直流电平转换电路VCM shift将输入信号Vin转换成分别适合两个输入PMOS管M1和输入NMOS管M2的直流偏置电压。
在本发明中,所述构成电路的共栅管M3提供高输出电阻,其尺寸影响输出电阻大小。
在本发明中,所述负载电阻Rd与共栅管M3、输入PMOS管M1和输入NMOS管M2所构成小信号输出阻抗,影响运算放大器增益。
在本发明中,所有输入NMOS管M2和输入PMOS管M1都满足对偶定理,适当变形可将输入PMOS管M1和输入NMOS管M2的类型和作用进行对换。
综上所述,本发明一种运算放大器增益提高电路,以极少的电路消耗实现提高运算放大器增益的目的。相比于传统套筒式运算放大器增益为:An=-gmn*Rout,本发明增益提高了A/An=(gmp/gmn)*Rout倍。
以上两种实现方法都能够提高流过输出节点的电压变化量增加,从而提高有效输入跨导,进而提高运算放大器增益。所述技术不需要增加输入MOS尺寸或者电流就能实现等效跨导提高的目的,电路实现简单,硬件消耗小,增益提高效果明显。
上述实施例适用于折叠式的运算放大器增益提高的技术仅采用PMOS管为主要输入管进行举例说明,适用于套筒式的运算放大器增益提高的技术仅采用NMOS管作为主要输入管进行举例说明,上述优选实施例仅用于说明本发明的原理及其功效,而非用于限制本发明。根据NMOS管和PMOS管满足的电路对偶定理和其他电路特性,任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种运算放大器增益提高电路,其特征在于:包括输入PMOS管M1、输入NMOS管M2、共栅NMOS管M3、负载电阻Rd、输入共模转换电路VCM shift和偏置电流源IBias,输入信号Vin输入到输入PMOS管M1的栅极,输入信号经输入共模转换电路VCM shift输入到输入NMOS管M2的栅极,输入PMOS管M1的源极接电源AVDD,输入PMOS管M1的漏极分别与输入NMOS管M2的漏极、共栅NMOS管M3的源极、偏置电流源IBias的输入端连接,所述共栅NMOS管M3的漏极与负载电阻Rd的一端连接,负载电阻Rd的另一端接电源AVDD,所述输入NMOS管M2的源极、偏置电流源的输出端接地;所述共栅NMOS管M3的栅极接偏置电压Vbias,所述负载电阻Rd与共栅NMOS管M3的漏极作为整个电路的输出端。
2.根据权利要求1所述的运算放大器增益提高电路,其特征在于:所述输入PMOS管M1、输入NMOS管M2和共栅NMOS管M3都工作在饱和区。
3.根据权利要求1或2所述的运算放大器增益提高电路,其特征在于:所述输入PMOS管M2的直流偏置电平与偏置电流源IBias的偏置电压相同。
4.一种运算放大器增益提高电路,其特征在于:包括输入PMOS管M1、输入NMOS管M2、共栅NMOS管M3和负载电阻Rd,输入信号Vin分别输入到输入PMOS管M1的栅极、输入NMOS管M2的栅极,输入PMOS管M1的源极接电源AVDD,输入PMOS管M1的漏极分别与输入NMOS管M2的漏极、共栅NMOS管M3的源极连接,所述共栅NMOS管M3的漏极与负载电阻Rd的一端连接,负载电阻Rd的另一端接电源AVDD,所述输入NMOS管M2的源极接地;所述共栅NMOS管M3的栅极接偏置电压Vbias,所述负载电阻Rd与共栅NMOS管M3的漏极作为整个电路的输出端。
5.根据权利要求4所述的运算放大器增益提高电路,其特征在于:还包括输入共模转换电路VCM shift,输入信号Vin经输入共模转换电路VCM shift输入到输入PMOS管M1的栅极。
6.根据权利要求4所述的运算放大器增益提高电路,其特征在于:所述输入PMOS管M1、输入NMOS管M2和共栅NMOS管M3都工作在饱和区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610443177.8A CN106130496B (zh) | 2016-06-20 | 2016-06-20 | 一种运算放大器增益提高电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610443177.8A CN106130496B (zh) | 2016-06-20 | 2016-06-20 | 一种运算放大器增益提高电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106130496A true CN106130496A (zh) | 2016-11-16 |
CN106130496B CN106130496B (zh) | 2018-09-18 |
Family
ID=57470211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610443177.8A Active CN106130496B (zh) | 2016-06-20 | 2016-06-20 | 一种运算放大器增益提高电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106130496B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116317996A (zh) * | 2023-05-23 | 2023-06-23 | 盈力半导体(上海)有限公司 | 一种误差放大器和电源转换装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050285678A1 (en) * | 2004-06-29 | 2005-12-29 | Kambiz Kaviani | Differential amplifier with adaptive biasing and offset cancellation |
CN102331809A (zh) * | 2011-07-14 | 2012-01-25 | 复旦大学 | 一种具有栅极漏电补偿的电流镜电路 |
CN102843107A (zh) * | 2012-09-24 | 2012-12-26 | 无锡中科微电子工业技术研究院有限责任公司 | 一种输出功率自动调节的射频功率放大器电路 |
-
2016
- 2016-06-20 CN CN201610443177.8A patent/CN106130496B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050285678A1 (en) * | 2004-06-29 | 2005-12-29 | Kambiz Kaviani | Differential amplifier with adaptive biasing and offset cancellation |
CN102331809A (zh) * | 2011-07-14 | 2012-01-25 | 复旦大学 | 一种具有栅极漏电补偿的电流镜电路 |
CN102843107A (zh) * | 2012-09-24 | 2012-12-26 | 无锡中科微电子工业技术研究院有限责任公司 | 一种输出功率自动调节的射频功率放大器电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116317996A (zh) * | 2023-05-23 | 2023-06-23 | 盈力半导体(上海)有限公司 | 一种误差放大器和电源转换装置 |
CN116317996B (zh) * | 2023-05-23 | 2023-08-04 | 盈力半导体(上海)有限公司 | 一种误差放大器和电源转换装置 |
Also Published As
Publication number | Publication date |
---|---|
CN106130496B (zh) | 2018-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105141265B (zh) | 一种增益提升的运算跨导放大器 | |
EP3113359A1 (en) | Amplifier arrangement | |
CN102331809A (zh) | 一种具有栅极漏电补偿的电流镜电路 | |
US10171052B2 (en) | Operational amplifier and differential amplifying circuit thereof | |
CN110011627A (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
CN108599728A (zh) | 一种具有限流和钳位功能的误差放大器 | |
CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
JP2013544060A (ja) | カレントミラーおよび高コンプライアンス単段増幅器 | |
CN105159382A (zh) | 线性稳压器 | |
CN111030610B (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
CN209692711U (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
US7545214B2 (en) | Class AB rail-to-rail input and output operational amplifier | |
CN108696260A (zh) | 跨导放大器 | |
CN106130496B (zh) | 一种运算放大器增益提高电路 | |
CN204928758U (zh) | 一种增益提升的运算跨导放大器 | |
CN103259492A (zh) | 一种视频驱动输出放大器电路 | |
CN103595352B (zh) | 应用于音频放大器输入级的低失真电平位移缓冲电路结构 | |
US9847758B2 (en) | Low noise amplifier | |
CN201781460U (zh) | 高增益高速轨对轨输入和输出运算放大器及偏置电路 | |
CN112865710B (zh) | 一种折叠式共源共栅结构全差分运算放大器 | |
CN107834986A (zh) | 单级ab类运算跨导放大器及模拟电路 | |
CN104218907A (zh) | 衬底驱动低电压轨到轨运算放大器 | |
KR101783490B1 (ko) | 출력 회로 | |
CN204615777U (zh) | 差分放大器 | |
RU2390912C2 (ru) | Каскодный дифференциальный усилитель |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |