CN106100817A - 用于数据信号的改善的时钟恢复 - Google Patents

用于数据信号的改善的时钟恢复 Download PDF

Info

Publication number
CN106100817A
CN106100817A CN201610287412.7A CN201610287412A CN106100817A CN 106100817 A CN106100817 A CN 106100817A CN 201610287412 A CN201610287412 A CN 201610287412A CN 106100817 A CN106100817 A CN 106100817A
Authority
CN
China
Prior art keywords
data signal
clock signal
recovered clock
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610287412.7A
Other languages
English (en)
Other versions
CN106100817B (zh
Inventor
谈侃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of CN106100817A publication Critical patent/CN106100817A/zh
Application granted granted Critical
Publication of CN106100817B publication Critical patent/CN106100817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明的实施例提供了用于从数据信号恢复时钟信息的改进技术。在一个实施例中，诸如实时示波器之类的通用设备获取数据信号。该设备取数据信号的导数，然后在应用带通滤波器之前计算导数的平方或绝对值。带通滤波器是具有比时钟更宽的频谱的窗函数，并且具有平坦顶部和在两侧的平滑过渡。在一个实施例中，可使用Tukey窗。该设备求得已滤波结果的边沿交叉时间，并对边沿交叉时间应用锁相环路或低通滤波器以便恢复稳定的时钟信号。当用软件来实施该改进技术时，可将该技术与各种高速串行数据链路系统所需的任何数目的不同均衡器一起使用。

Description

用于数据信号的改善的时钟恢复
技术领域
本发明涉及用于从高速数据信号特别是具有扩频时钟和高符号间干扰的数据信号恢复时钟信号的技术。
背景技术
高速串行数据链路系统100由发射机（Tx）105、信道110以及接收机（Rx）115组成，如图1中所示。发射机105通过信道110向接收机115发送数据信号。如在本领域中已知的，信道110可包括任何物理传输介质，所述物理传输介质包括铜线、同轴电缆、光纤或者（在无线传输的情况下）空气。信道110还可包括多种介质。
由于高速串行标准移动超过6Gb/s，均衡技术开始被广泛地部署，以修正由信道中的效应引起的信号退化，所述效应诸如信道损耗、反射、串话以及噪声。特别地，在发射机105中可使用预加重或去加重技术，而接收机115可使用线性均衡技术，诸如连续时间线性均衡器（CTLE）和前馈均衡器（FFE）。用于去除信号退化尤其是由于信道插入损耗和反射而产生的符号间干扰（ISI）或来自串话和其它源的噪声所引起的信号退化的另一众所周知的技术是非线性判定反馈均衡器（DFE）。
每个串行数据标准要求特定类型的均衡。例如，USB 3.1 Gen 2标准指定了在基频（5GHz）下具有13dB的插入损耗的顺从（compliance）信道。为了保持系统性能，USB 3.1 Gen2标准指定接收机具有CTLE和单抽头DFE，如图2中所示。CTLE 200抵消由信道引起的衰减，而DFE 205尝试进一步减少接收数据中的符号间干扰（ISI）。符合标准的接收机典型地具有硬件均衡电路。与此相反，诸如示波器之类的通用测量设备典型地用软件来实行均衡，因为设备可能需要根据接收数据信号符合什么标准而使用不同的均衡。
另外，从发射机发送的数据信号常常包括必须由接收机恢复的嵌入的时钟信号。在高频信号中通常使用扩频时钟（SSC）来减少时钟频率下的电磁发射。用于不具有SSC的时钟信号的频率谱将主要由单个频率组成。但是当使用SSC时，时钟的频谱将跨多个频率被扩展。这减小了每个个体频率下的量值。但是，SSC的较宽频谱使其对信道损耗更敏感。信道损耗典型地影响数据信号频率的较高端处的频率多于较低频率。此频谱失真可引入ISI，使具有SSC的时钟信号更难以恢复。诸如互耦及其它噪声、插入损耗或反射之类的其它信号完整性问题也可引起问题。
另外，SSC向时钟信号中引入低频抖动，必须在接收机中通过时钟恢复将该低频抖动去除。某些设备使用硬件形式的专用时钟恢复电路来去除此抖动，如图3中所示。当数据信号包括时钟信号时，可通过时钟恢复电路305来发送接收到的信号300。在一个实施方式中，时钟恢复电路305可包括锁相环路（PLL）。当数据信号具有SSC时，通常要求PLL实施方式，因为PLL能够追踪出由SSC引入的大的低频抖动。
例如，“黄金PLL”方法使用硬件锁相环路（PLL）来追踪出时钟信号中的低频抖动。图4示出了理想PLL规范。灰色线表示PLL的追踪恢复时钟中的抖动的能力，这里较高的值表示更好的抖动追踪。黑色线表示抖动误差。如图4中所示，黄金PLL方法针对具有低频抖动（其是由SSC引入的抖动类型）的数据信号将具有最小误差。
在某些情况下，可使用诸如上文所讨论的CTLE和DFE之类的均衡技术来从具有SSC的数据信号追踪出ISI。基于软件的时钟恢复技术由于许多原因而是优选的。首先，如上文所讨论的，通用设备必须常常接收许多不同的数据信号，其中的每一个可要求不同的均衡技术。包括用于设备可能接收到的每个类型的数据信号的特定时钟恢复或均衡硬件一般是不实际的。因此，基于软件的时钟恢复允许更大的灵活性。其次，用软件来实行时钟恢复常常是比较便宜的，因为其消除了对昂贵的时钟恢复电路的需要。第三，基于软件的时钟恢复技术可比基于硬件的时钟恢复电路表现更好。例如，硬件时钟恢复方法常常遭受限制，诸如软件方法不具有的基于温度的效应。另外，硬件时钟恢复电路常常具有其自身带宽限制。例如，实时示波器和采样示波器中的当前基于硬件的时钟恢复电路不能从60Gb/s信号恢复时钟信号。与此相反，可以使用基于软件的时钟恢复技术来从这些高速信号中恢复时钟数据。
第四，单独地实行时钟恢复和均衡可能是有用的。然而，用硬件，常常由同一电路来实行这些过程。用软件来实行时钟恢复可提供更大的灵活性，因为可以将同一时钟恢复技术与任意数目的均衡技术一起使用。在某些情况下，出于分析或模拟的目的观察非均衡时钟也可能是有用的。
遗憾的是，某些现有的软件时钟恢复技术针对具有例如可能由信道损耗或反射引起的高ISI的数据信号可能表现不佳。基于边沿交叉时间的一个软件技术被称为“黄金软件PLL”。如在编号为6,812,688的美国专利中所描述，黄金软件PLL方法使用数据信号中的边沿交叉时间来恢复时钟信号。然而，当丢失边沿交叉中的某些时，这种技术效果并不好。这可在存在高符号间干扰时发生，其一个原因是当数据信号已经通过高损耗信道时。
图5示出了示范性SSC实施方式，其中时钟速率在基础单位间隔500与更大的单位间隔505之间变化。例如，在10GHz与9.95GHz之间。在这个示例中，SSC向数据信号中引入大致30 kHz的抖动。当数据信号具有高ISI时，类似于图6中所示的信号，在接收到的信号中将丢失边沿交叉中的某些。点600、605和610每个表示一段接收到的信号，其具有一个或多个丢失的边沿交叉。这些丢失的边沿交叉将在使用基于边沿交叉的黄金软件PLL时引入误差，因为该方法依赖于边沿交叉时间来进行时钟恢复。
称为谱线方法的另一现有的基于软件的时钟恢复技术使用以下步骤来恢复时钟信号：（1）获取数据信号，（2）求得其导数，（3）计算导数的平方或绝对值，（4）应用根据理想PLL规范定义的带通滤波器，以及（5）求得已滤波结果的边沿交叉时间。边沿交叉时间表示恢复时钟信号。谱线法在数据信号具有低ISI的情况下对具有SSC的数据信号有效，但是对具有SSC和高ISI的数据信号效果不好。例如，图7表示在谱线法的步骤4之后获得的数据信号。如图7中所描绘的，由于诸如信道损耗之类的效应，“时钟”频谱700并不是围绕其中心频率对称的。如在本领域中已知的，信道损耗通常影响信号的较高频率超过其较低频率。例如，在频谱700中，接近于9.97 GHz的频率与更接近于9.96 GHz的频率相比被更多地衰减。比较起来，基于理想PLL规范的用于带通滤波器的频谱是围绕其中心频率对称的，如由频谱705所示。当频谱700的失真足够严重时，在谱线法的步骤5期间可能丢失某些边沿交叉。这可能向恢复时钟中引入误差。
这些信道损耗效应对于具有SSC的信号而言更加有问题，因为SSC加宽了时钟的频谱。具有单一时钟频率的信号并未受到同样多的影响，因为时钟的频谱是窄的。这使得在对具有诸如ISI、互耦及其它噪声、插入损耗或反射（其全部可由有损耗信道和环境引起）之类的信号完整性问题的具有SSC的数据信号使用谱线法时难以进行时钟恢复。
图8表示用于用由谱线法恢复时钟的眼图和抖动图。在这个示例中，接收到的数据信号使用图6中所示的SSC实施方式，并且具有高ISI。如抖动图805所示，谱线法未能追踪出由SSC引入的大的低抖动。眼图800中的小的眼图开启度也反映了这点。如曲线图805中所示，恢复时钟中的抖动具有大致33µs的周期，其与图5中所示的SSC周期相同。
因此，需要改进的技术来从具有SSC和诸如ISI、互耦及其它噪声、插入损耗或反射之类的信号完整性问题的数据信号恢复稳定时钟。
发明内容
本发明的实施例提供了用于从具有扩频时钟（SSC）和诸如符号间干扰（ISI）之类的高信号完整性问题的数据信号恢复时钟的改进技术。诸如（基于边沿交叉的）黄金软件PLL和谱线法之类的传统技术对这些数据信号效果不好。
在一个实施例中，获取数据信号。取所获取信号的导数。接下来，取该导数的平方或绝对值并应用带通滤波器。该带通滤波器实施为频域中的窗函数，其比时钟的频谱更宽且在两侧具有更平滑的过渡。可基于接收到的信号来调整带通滤波器参数以适应具有SSC变化量的不同数据信号。在一个实施例中，可将Tukey窗用于带通滤波器。
接下来，求得已滤波结果的边沿交叉时间。为了从边沿交叉时间恢复稳定的时钟，可应用锁相环路（PLL）以便恢复稳定的时钟。例如，可根据理想PLL规范来设计软件PLL。例如在一个实施例中，可使用“黄金软件PLL”方法。在另一实施例中，可对抖动应用低通滤波器来代替PLL，以恢复稳定的时钟。
可选地，可在获取数据信号之后应用一个或多个线性均衡技术（诸如去加重、预加重、CTLE或FFE均衡器）以在实行上文描述的时钟恢复方法之前部分地补偿信道损耗。
可使用改进的设备和技术来改进对经受诸如ISI、互耦、插入损耗、反射或其它噪声之类的信号完整性问题影响的具有扩频时钟的数据信号的时钟恢复。
附图说明
图1描绘了现有技术高速串行数据链路系统。
图2描绘了现有技术接收机均衡器。
图3描绘了具有时钟恢复电路的现有技术接收机。
图4描绘了现有技术理想PLL规范。
图5描绘了用于扩频时钟的示范性现有技术时钟调制。
图6描绘了具有丢失边沿交叉的示范性现有技术数据信号。
图7描绘了通过对具有SSC的示范性数据信号应用现有技术谱线法而创建的频率谱。
图8描绘了通过使用现有技术谱线时钟恢复方法来获得的示范性眼图和抖动趋势。
图9描绘了根据本发明的一个实施例的用于时钟恢复的方法。
图10描绘了通过实行根据本发明的时钟恢复来获得的示范性波形。
图11描绘了示范性Tukey窗的频率谱。
图12描绘了通过实行根据本发明的时钟恢复来获得的示范性眼图和抖动趋势。
图13描绘了根据本发明的用于实行时钟恢复的示范性仪表。
具体实施方式
图9描绘了根据本发明的用于实行时钟恢复的实施例的流程图。在一个实施例中，图9中所描绘的操作可由诸如示波器之类的通用仪表实行。在步骤900处，实行根据本发明的方法的设备获取数据信号。例如，图10中的波形1000描绘所获取的数据信号。可选地，在步骤905处，可对所获取的数据信号应用诸如去加重、预加重、CTLE或FFE均衡器之类的一个或多个线性均衡技术来部分地补偿信道损耗。接下来，在步骤910处计算数据信号的导数，如图10中的数据波形1005所表示。在步骤915处，取导数的平方或绝对值，这将数据信号中的任何负脉冲转换成正脉冲，如图10中的波形1010所描绘。平方和绝对值操作有效地将负脉冲转换成正脉冲，因此可使用任何一个。
在图9中的步骤920处，对步骤915的结果应用带通滤波器，以便去除与时钟信号不相关的频率。不同于在现有技术谱线法中使用的基于PLL的滤波器，在步骤920中应用的带通滤波器是具有平坦顶部、比时钟频谱更宽的频率谱，并且在两侧具有平滑过渡的窗函数。在一个实施例中，可使用Tukey窗，然而可将任何适当的窗函数应用于带通滤波器。这有效地从已滤波结果去除任何频谱失真。
与此相反，在现有技术谱线法中使用的PLL滤波器并不是平坦的，并且使某些频率衰减超过其它频率。此类滤波器是追踪由SSC引起的低频抖动所必需的，但是同时可使时钟频谱信息失真。例如，如图7中的PLL频谱705所示，谱线法对PLL的中心频率处的数据加重将少于在中心的任一侧附近的频率处的数据加重。与此相反，图11描绘了使低于9.95 GHz或大于10GHz的频率衰减的示范性Tukey窗。由于窗函数具有平坦顶部，所以其将保持所有时钟频谱信息。即使当时钟频谱不对称时（例如，由于SSC和信道损耗），在步骤920期间也保留所有时钟频谱信息。
在步骤925处，求得已滤波结果的边沿交叉时间，如图10中的波形1015所表示的。不同于现有技术谱线法，根据本发明的实行时钟恢复的实施例然后在步骤930处追踪出任何SSC抖动以恢复稳定时钟。在一个实施例中，可使用诸如“黄金软件PLL”之类的锁相环路（PLL）。时钟PLL提供了用以追踪出SSC抖动的鲁棒方式。其它实施例可对抖动应用低通滤波器以恢复时钟，而不是使用PLL。
图12描绘了通过使用被用来获得图8中的眼图800和抖动时间趋势图805的相同数据信号实行根据本发明的时钟恢复而获得的眼图1200和抖动时间趋势图1205。如图12中所示，眼图1200是大开的，并且抖动时间趋势图1205显示SSC抖动已被去除。趋势图1205中的抖动的峰峰值大致为35ps。这比针对使用谱线法恢复时钟的曲线图805中所示的大致70ps的抖动小得多。
在一个实施例中，可用诸如实时示波器之类的示范性通用设备1300来实行改进的时钟恢复技术，如图13中所描绘的。设备1300可通过诸如数字或模拟输入之类的物理接口1305或者诸如网络、存储器或设备接口之类的接口来获取数据信号。在接口1305接收模拟信号的实施例中，可使用模数（A/D）转换器1310来将模拟信号转换成数字信号。在另一实施例中，可从存储器（例如，存储器1320）或者从另一设备获取数据信号。存储器1320可储存在被执行时引起处理器1315实行改进的时钟恢复技术的指令。存储器1320还可储存从物理接口1305获取的数据。可将恢复时钟存储在存储器1320中，输出到不同设备或用于由处理器1315进行进一步操作。存储器1320可包括一个或多个单独存储器，包括位于一个或多个其它设备中的存储器。
虽然已出于举例说明的目的描述了本发明的特定实施例，但对于本领域的技术人员而言将是显而易见的是在不脱离本发明的精神和范围的情况下可进行各种修改。例如，虽然所公开的技术对从具有SSC和高ISI的数据信号恢复时钟数据有用，但该技术还可用来从不具有高ISI的信号恢复时钟数据。因此，本发明不应受到除所附权利要求之外的限制。

Claims (22)

1.一种被配置成从数据信号恢复时钟信号的测试仪表，该仪表包括：
物理接口，其用于从数据信号获取数据信号信息；
存储器，其被配置成存储：
数据信号信息；
恢复时钟信号；以及
软件指令，其用于实行时钟恢复方法，该方法包括：
计算所述数据信号信息的导数；
计算所述导数的平方或绝对值；
通过对所述平方或绝对值应用带通滤波器来获得已滤波结果；
求得所述已滤波结果的一个或多个边沿交叉时间；
对所述一个或多个边沿交叉时间进行滤波以获得恢复时钟信号；以及
将恢复时钟信号存储在存储器中；以及
处理器，其被配置成执行软件指令。
2.根据权利要求1所述的测试仪表，其中对所述一个或多个边沿交叉时间进行滤波以获得恢复时钟信号包括应用锁相环路。
3.根据权利要求1所述的测试仪表，其中对所述一个或多个边沿交叉时间进行滤波以获得恢复时钟信号包括应用低通滤波器。
4.根据权利要求1所述的测试仪表，进一步包括被配置成显示恢复时钟信号的显示器。
5.根据权利要求1所述的测试仪表，其中所述带通滤波器包括窗函数。
6.根据权利要求5所述的测试仪表，其中所述窗函数是Tukey窗。
7.根据权利要求1所述的测试仪表，其中所述存储器进一步被配置成储存用于对数据信号信息应用线性均衡器的软件指令。
8.根据权利要求7所述的测试仪表，其中所述线性均衡器从由去加重、预加重、CTLE和FFE均衡器组成的组中选择。
9.一种用于从数据信号恢复时钟信号的方法，该方法包括：
使用设备上的物理接口在设备处获取所述数据信号；
从所述数据信号提取数据信号信息；
计算数据信号信息的导数；
计算所述导数的平方或绝对值；
对所述平方或绝对值应用带通滤波器，以获得已滤波结果；
求得所述已滤波结果的一个或多个边沿交叉时间；
对所述一个或多个边沿交叉时间进行滤波以获得恢复时钟信号；以及
将恢复时钟信号储存在存储器中。
10.根据权利要求9所述的方法，其中对边沿交叉时间进行滤波的步骤包括应用锁相环路。
11.根据权利要求9所述的方法，其中对边沿交叉时间进行滤波的步骤包括应用低通滤波器。
12.根据权利要求9所述的方法，其中所述带通滤波器包括窗函数。
13.根据权利要求12所述的方法，其中所述窗函数是Tukey窗。
14.根据权利要求9所述的方法，其中获取数据信号的步骤进一步包括对所获取的数据信号应用线性均衡器以部分地补偿信道损耗。
15.根据权利要求14所述的方法，其中所述线性均衡器从由去加重、预加重、CTLE和FFE均衡器组成的组中选择。
16.一种包含计算机可执行指令的非临时计算机可读介质，该计算机可执行指令在被处理器执行时实行用于从数据信号恢复时钟信号的方法，该方法包括：
从物理接口获取所述数据信号；
从所述数据信号提取数据信号信息；
计算所述数据信号信息的导数；
计算所述导数的平方或绝对值；
对所述平方或绝对值应用带通滤波器，以获得已滤波结果；
求得所述已滤波结果的一个或多个边沿交叉时间；
对所述一个或多个边沿交叉时间进行滤波以获得恢复时钟信号；以及
将恢复时钟信号储存在存储器中。
17.根据权利要求16所述的非临时计算机可读介质，其中对边沿交叉时间进行滤波以获得时钟信号的步骤包括应用锁相环路。
18.根据权利要求16所述的非临时计算机可读介质，其中对边沿交叉时间进行滤波以获得时钟信号的步骤包括应用低通滤波器。
19.根据权利要求16所述的非临时计算机可读介质，其中对所述平方或绝对值应用带通滤波器以获得所述已滤波结果的步骤包括应用窗函数。
20.根据权利要求19所述的非临时计算机可读介质，其中所述窗函数是Tukey窗。
21.根据权利要求16所述的非临时计算机可读介质，其中通过物理接口获取数据信号的步骤进一步包括对所获取的数据信号应用线性均衡器以部分地补偿信道损耗。
22.根据权利要求21所述的非临时计算机可读介质，其中所述线性均衡器从去加重、预加重、CTLE和FFE均衡器组成的组中选择。
CN201610287412.7A 2015-05-01 2016-04-29 用于数据信号的改善的时钟恢复 Active CN106100817B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562155837P 2015-05-01 2015-05-01
US62/155837 2015-05-01
US15/076173 2016-03-21
US15/076,173 US9596074B2 (en) 2015-05-01 2016-03-21 Clock recovery for data signals

Publications (2)

Publication Number Publication Date
CN106100817A true CN106100817A (zh) 2016-11-09
CN106100817B CN106100817B (zh) 2020-11-24

Family

ID=55913487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610287412.7A Active CN106100817B (zh) 2015-05-01 2016-04-29 用于数据信号的改善的时钟恢复

Country Status (4)

Country Link
US (1) US9596074B2 (zh)
EP (1) EP3089397B1 (zh)
JP (1) JP6846120B2 (zh)
CN (1) CN106100817B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10075286B1 (en) * 2017-03-13 2018-09-11 Tektronix, Inc. Equalizer for limited intersymbol interference
US11449697B2 (en) * 2019-09-13 2022-09-20 Tektronix, Inc. Combined higher order statistics and artificial intelligence signal analysis
KR20220091880A (ko) 2020-12-24 2022-07-01 삼성전자주식회사 위상 보간 기반의 클럭 데이터 복원 회로 및 이를 포함하는 통신 장치
US11483124B2 (en) 2021-02-25 2022-10-25 Rohde & Schwarz Gmbh & Co. Kg Clock and data recovery processor, measurement device and method
CN116467037B (zh) * 2023-06-09 2023-09-22 成都融见软件科技有限公司 一种图形用户界面工作状态的恢复方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030031283A1 (en) * 2001-08-02 2003-02-13 Alexander Bronfer Apparatus for and method of clock recovery from a serial data stream
EP1286493A1 (en) * 2001-02-23 2003-02-26 Anritsu Corporation Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor
CN1462114A (zh) * 2002-05-30 2003-12-17 Ntt电子株式会社 相位比较电路和时钟数据恢复电路以及收发器电路
US6812688B2 (en) * 2001-12-12 2004-11-02 Tektronix, Inc. Signal acquisition method and apparatus using integrated phase locked loop
CN1685656A (zh) * 2002-10-10 2005-10-19 印芬龙科技股份有限公司 从数据信号中提取时钟信号的时钟信号提取设备和方法
CN1767516A (zh) * 2004-10-28 2006-05-03 电子科技大学 一种高速突发模式时钟数据恢复电路
US7127022B1 (en) * 2003-03-21 2006-10-24 Xilinx, Inc. Clock and data recovery circuits utilizing digital delay lines and digitally controlled oscillators
CN101951311A (zh) * 2010-09-14 2011-01-19 上海海事大学 无源光网络中在接收端动态优化调节的突发时钟恢复方法
CN102255683A (zh) * 2011-07-08 2011-11-23 电子科技大学 一种用于高速光时分复用系统的时钟恢复方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435687A (en) * 1979-04-16 1984-03-06 North American Philips Corporation Clock signal recovery circuit
JPS57203213A (en) * 1981-06-08 1982-12-13 Trio Kenwood Corp Clock signal reproducing circuit
JPS5975743A (ja) * 1982-10-25 1984-04-28 Fujitsu Ltd クロツク再生回路
JPS59163932A (ja) * 1983-03-08 1984-09-17 Fujitsu Ltd デ−タ伝送方式
JPS6083446A (ja) * 1983-10-13 1985-05-11 Fujitsu Ltd クロツク抽出方式
KR960026519A (ko) 1994-12-31 1996-07-22 김주용 유전체에 대한 신뢰성 측정 방법
JP3404228B2 (ja) * 1996-09-10 2003-05-06 富士通株式会社 クロック位相検出回路
US6049213A (en) 1998-01-27 2000-04-11 International Business Machines Corporation Method and system for testing the reliability of gate dielectric films
JPH11252012A (ja) * 1998-03-02 1999-09-17 Sumitomo Electric Ind Ltd ３ｒ光受信器
JP4150759B2 (ja) * 2003-03-18 2008-09-17 テクトロニクス・インコーポレイテッド クロック再生方法及びジッタ測定方法
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US8374231B2 (en) 2008-04-30 2013-02-12 Tektronix, Inc. Equalization simulator with training sequence detection for an oscilloscope
US7961054B2 (en) * 2008-10-28 2011-06-14 Menara Networks, Inc. Timing recovery for partial-response maximum likelihood sequence detector
US8428045B2 (en) * 2010-03-16 2013-04-23 Harman International Industries, Incorporated Media clock recovery
US8855186B2 (en) 2011-03-08 2014-10-07 Tektronix, Inc. Methods and systems for providing optimum decision feedback equalization of high-speed serial data links

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1286493A1 (en) * 2001-02-23 2003-02-26 Anritsu Corporation Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor
US20030031283A1 (en) * 2001-08-02 2003-02-13 Alexander Bronfer Apparatus for and method of clock recovery from a serial data stream
US6812688B2 (en) * 2001-12-12 2004-11-02 Tektronix, Inc. Signal acquisition method and apparatus using integrated phase locked loop
CN1462114A (zh) * 2002-05-30 2003-12-17 Ntt电子株式会社 相位比较电路和时钟数据恢复电路以及收发器电路
CN1685656A (zh) * 2002-10-10 2005-10-19 印芬龙科技股份有限公司 从数据信号中提取时钟信号的时钟信号提取设备和方法
US7127022B1 (en) * 2003-03-21 2006-10-24 Xilinx, Inc. Clock and data recovery circuits utilizing digital delay lines and digitally controlled oscillators
CN1767516A (zh) * 2004-10-28 2006-05-03 电子科技大学 一种高速突发模式时钟数据恢复电路
CN101951311A (zh) * 2010-09-14 2011-01-19 上海海事大学 无源光网络中在接收端动态优化调节的突发时钟恢复方法
CN102255683A (zh) * 2011-07-08 2011-11-23 电子科技大学 一种用于高速光时分复用系统的时钟恢复方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ROBERT R. CORDELL等: "A 50MHz phase- and frequency-locked loop", 《IEEE》 *

Also Published As

Publication number Publication date
EP3089397A1 (en) 2016-11-02
US9596074B2 (en) 2017-03-14
EP3089397B1 (en) 2018-08-01
JP6846120B2 (ja) 2021-03-24
CN106100817B (zh) 2020-11-24
JP2016213834A (ja) 2016-12-15
US20160323094A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
CN106100817A (zh) 用于数据信号的改善的时钟恢复
TWI362867B (en) Parameter scanning for signal over-sampling
KR100810815B1 (ko) 등화 신호들 중 하나로부터 생성되는 제어 신호에 응답하여다수의 신호를 적응성 등화하기 위한 방법 및 회로
KR102312213B1 (ko) 다중와이어 스큐를 측정 및 정정하기 위한 방법
US8548038B2 (en) Pattern detector for serializer-deserializer adaptation
US10389555B2 (en) Phase delay difference-based channel compensation
US8599909B2 (en) Serial link voltage margin determination in mission mode
US8711906B2 (en) Tracking data eye operating margin for steady state adaptation
KR20070035970A (ko) 오버-샘플링되는 리시버를 위한 적응성 수신 기법
KR20220003158A (ko) 다중와이어 스큐를 교정하기 위한 방법 및 시스템
CN111937307A (zh) 信号处理方法和系统、以及非暂时性计算机可读记录介质
US20150358150A1 (en) Rising and falling edge detection and re-assembly for high speed serial data communications
US9544128B2 (en) Method and apparatus for data aided timing recovery in 10GBASE-T system
US8279950B2 (en) Compensation for transmission line length variation in a SERDES system
US6944804B1 (en) System and method for measuring pseudo pixel error rate
US11637587B2 (en) In situ common-mode noise measurement in high-speed data communication interfaces
US8259784B2 (en) High-speed continuous-time feedback equalizer for serial link receiver
KR20090073982A (ko) 지터 공차 개선 방법, 통신 수신기 및 슬루 레이트 제어 방법
CN109862277B (zh) 拍摄模式自适应切换平台
Kim et al. Architectural modeling of a single-sideband wireline serial data transceiver for multi-drop I/O
US20070192873A1 (en) System and method for an adaptive state machine to control signal filtering in a serial link
CN115209135A (zh) 一种电磁泄漏视频检测及还原系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant