CN111937307A - 信号处理方法和系统、以及非暂时性计算机可读记录介质 - Google Patents

信号处理方法和系统、以及非暂时性计算机可读记录介质 Download PDF

Info

Publication number
CN111937307A
CN111937307A CN201980024864.8A CN201980024864A CN111937307A CN 111937307 A CN111937307 A CN 111937307A CN 201980024864 A CN201980024864 A CN 201980024864A CN 111937307 A CN111937307 A CN 111937307A
Authority
CN
China
Prior art keywords
frame
pulse
signal processing
processing method
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980024864.8A
Other languages
English (en)
Inventor
裵玄民
全世濬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Priority claimed from PCT/KR2019/001626 external-priority patent/WO2019156517A1/ko
Publication of CN111937307A publication Critical patent/CN111937307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

根据本发明的一个方面，提供了一种信号处理方法，以及一种用于从输入比特流生成帧的方法，其中已经为该帧确定了脉冲值转换发生的至少一个位置。此外，根据本发明的另一方面，提供了一种信号处理方法，以及一种用于从输入比特流生成包括至少一个脉冲的帧，至少一个脉冲具有等于或大于最小脉冲宽度的脉冲宽度。

Description

信号处理方法和系统、以及非暂时性计算机可读记录介质
技术领域
本发明涉及一种信号处理方法、系统和非暂时性计算机可读记录介质。
背景技术
近年来，由于数据流量的增加和大数据环境，对具有几十或几百Gb/s或更高的速率的数据收发器的需求增加。
通常，当在高速通信中扩展信号的带宽时，符号间干扰(ISI)增加，并且频谱效率降低。因此，为了改进传统的信号调制方案(例如，脉冲幅度调制(PAM)、脉冲宽度调制(PWM)、置换调制(PM)和双二进制信令)以产生具有高处理速度和高效率的数据收发器，正在进行大量研究。
结合前述，尽管非归零(NRZ)信号传输系统等已知适用于实现IEEE 802.3bs标准以在200Gb/s和400Gb/s以太网中操作，但是存在的限制是，考虑到在信号传输系统中的针对每个频率的插入损耗，不能实现更高的性能。
另外，当采用多级信号传输系统时，比NRZ信号传输系统等更严格地要求系统的线性，并且难以克服降低信噪比(SNR)的限制。
在这一点上，发明人提出了一种新颖的和创造性的下一代信号处理技术，用于克服上述问题。
发明内容
技术任务
本发明的一个目的是解决所有上述问题。
本发明的另一目的是，即使当吞吐量增加时，也在无需线性的情况下，防止信噪比(SNR)降低。
本发明的又一目的是在降低传输和接收中消耗的功率的同时提高信号传输质量。
解决问题的技术手段
下面描述实现上述目的本发明的代表性配置。
根据本发明的一个方面，提供了一种信号处理方法，其中从输入比特流生成帧，在帧中，确定脉冲值中的转换发生的至少一个位置。
根据本发明的另一方面，提供了一种信号处理方法，其中从帧检测关于脉冲值中的转换发生的至少一个位置的信息，以及从检测到的信息生成输出比特流。
根据本发明的一个方面，提供了一种信号处理系统，包括编码单元，编码单元被配置为从输入比特流生成帧，在帧中，确定脉冲值中的转换发生的至少一个位置。
根据本发明的另一方面，提供了一种信号处理系统，包括解码单元，解码单元被配置为为从帧检测关于脉冲值中的转换发生的至少一个位置的信息，以及从检测到的信息生成输出比特流。
根据本发明的又一方面，提供了一种通信系统，包括编码单元和解码单元，编码单元被配置为从输入比特流生成帧，在帧中，确定脉冲值中的转换发生的至少一个位置；以及解码单元被配置为从帧检测关于脉冲值中的转换发生的至少一个位置的信息，以及从检测到的信息生成输出比特流。
根据本发明的一个方面，提供了一种信号处理方法，其中从输入比特流生成包括至少一个脉冲的帧，至少一个脉冲具有不小于最小脉冲宽度的脉冲宽度。
根据本发明的另一方面，提供了一种信号处理方法，其中检测关于包括在帧中并具有不小于最小脉冲宽度的脉冲宽度的至少一个脉冲的信息，以及从检测到的信息生成输出比特流。
根据本发明的一个方面，提供了一种信号处理系统，包括编码单元，编码单元被配置为从输入比特流生成包括至少一个脉冲的帧，至少一个脉冲具有不小于最小脉冲宽度的脉冲宽度。
根据本发明的另一方面，提供了一种信号处理系统，包括解码单元，解码单元被配置为检测关于包括在帧中并且具有不小于最小脉冲宽度的脉冲宽度的至少一个脉冲的信息，以及从检测到的信息生成输出比特流。
根据本发明的又一方面，提供了一种通信系统，包括编码单元和解码单元，编码单元被配置为从输入比特流中生成包括至少一个脉冲的帧，至少一个脉冲具有不小于最小脉冲宽度的脉冲宽度；以及解码单元被配置为检测关于包括在帧中并且具有不小于最小脉冲宽度的脉冲宽度的至少一个脉冲的信息，以及从检测到的信息生成输出比特流。
另外，还提供了实现本发明的其他方法和系统，以及其上存储有用于执行方法的计算机程序的非暂时性计算机可读记录介质。
发明效果
根据本发明，即使在吞吐量增加时也可以在不需要线性的情况下防止信噪比(SNR)降低。
根据本发明，可以在降低传输和接收中消耗的功率的同时提高信号传输质量。
附图说明
图1和2示例性地示出根据本发明的一个实施例的整个信号处理系统的配置。
图3至图6示例性地示出根据本发明的一个实施例的可以在信号处理方案中使用的帧。
图7示例性地示出根据本发明的一个实施例如何执行信号处理。
图8示例性地示出根据本发明的一个实施例的解码单元如何处理多个帧。
图9示例性地示出根据本发明的一个实施例的编码单元如何生成多个帧。
图10示例性地示出根据本发明的一个实施例的包括发送器和接收器两者的通信系统。
图11示例性地示出根据本发明的一个实施例的在通信系统中调制的信号的波形。
图12示例性地示出根据本发明的一个实施例的12:4和4:1多路复用器的结构和操作原理。
图13示例性地示出根据本发明的一个实施例的采样器的结构。
图14至16示出根据本发明的一个实施例的模拟当通过通信系统在色散信道中执行传输和接收时发生的比特误码率(BER)和插入损耗的结果。
图17至20示出根据本发明的一个实施例的使用FR4测试当通过通信系统在色散信道中执行传输和接收时发生的比特误码率(BER)和插入损耗的结果。
图21示出根据本发明的一个实施例的当通过通信系统执行传输和接收时根据帧的长度和构成最小脉冲宽度的单位脉冲的数量模拟编码增益的结果。
<附图标记>
100：发送器
110：输入单元
120：编码单元
130：传输单元
140：预处理器
200：接收器
210：接收单元
220：解码单元
230：输出单元
300：通信系统
具体实施方式
在本发明的以下详细描述中，参考了附图，附图以说明的方式示出可以实践本发明的具体实施例。这些实施例被足够详细地描述以使得本领域技术人员能够实践本发明。应当理解的是，本发明的各种实施例虽然彼此不同，但不一定是相互排斥的。例如，在不脱离本发明的精神和范围的情况下，可以将本文所述的具体形状、结构和特性实现为从一个实施例修改到另一实施例。另外，应当理解的是，在不背离本发明的精神和范围的情况下，还可以修改公开的实施例中的每个中的各个元件的位置或布置。因此，以下详细描述不应被理解为限制性的，并且本发明的范围应被理解为包含所附权利要求及其所有等效物的范围。在附图中，相同的附图标记在若干视图中涉及相同或相似的功能。
以下，将参考附图详细描述本发明的优选实施例，以使得本领域技术人员能够容易地实现本发明。
整个系统的配置
图1和2示例性地示出根据本发明的一个实施例的整个信号处理系统的配置。
参考图1和图2，根据本发明的一个实施例的发送器100可包括输入单元110、编码单元120和传输单元130，根据本发明的一个实施例的接收器200可包括接收单元210、解码单元220和输出单元230。
首先，根据本发明的一个实施例，通过输入单元110输入的输入比特流可以由编码单元120处理并且通过传输单元130发送到接收器200。
接下来，根据本发明的一个实施例，通过接收单元210接收到的信号(具体地，从发送器100发送的信号)可以由解码单元220处理，并且通过输出单元230作为输出比特流输出。
在下文中，将参考图3到图13详细讨论根据本发明的一个实施例的信号处理系统的操作原理。
首先，图3至图6示例性地示出根据本发明的一个实施例的可以在信号处理方案中使用的帧。
根据本发明的一个实施例，上述帧指的是信号处理的单元，并且应当被理解为包含可以相对于时间指定的信号或信号的部分的最宽泛的概念。具体地，根据本发明的一个实施例，帧可包括关于脉冲的类型、数量、宽度、幅度(或值)、时间或位置的信息，以及关于脉冲值中的转换的类型、数量、幅度、时间或位置的信息。这里，位置不仅可包括相对于时间指定的绝对位置，而且可包括相对于与其它脉冲或转换的关系指定的相对位置。
例如，根据本发明的一个实施例，三个数据型脉冲、两个空型脉冲和一个旗标型脉冲可以被指定为一个帧(例如，一个帧可以由六个脉冲构成，顺序为第一数据脉冲、第一空脉冲、第二数据脉冲、第二空脉冲、第三数据脉冲和旗标脉冲)。
参考图3，在使用非归零(NRZ)调制方案(是典型的传统调制方案中的一个)的情况下，输入比特流应当仅由电压电平来表示。然而，在使用根据本发明的信号处理方案的情况下，可以通过基于脉冲的宽度(具体地，不小于最小脉冲宽度)和位置对输入比特流进行成帧来调制输入比特流。
参考图4和图5，通过根据本发明的一个实施例的编码单元120的调制，可从输入比特流生成包括具有不小于最小脉冲宽度的脉冲宽度的至少一个数据脉冲310和320以及至少一个空脉冲330、340和350的帧。
另外，根据本发明的一个实施例的帧还可包括用于与另一帧区分的旗标脉冲360。例如，根据本发明的一个实施例的旗标脉冲可以是具有不小于最小脉冲宽度的脉冲宽度和脉冲值为0的脉冲。然而，应当注意的是，根据本发明，旗标脉冲不是必须包括在帧中，并且如果存在用于区分帧的另一手段，则可以不使用旗标脉冲。
例如，根据本发明的一个实施例，数据脉冲310和320、空脉冲330、340和350以及旗标脉冲360的最小脉冲宽度可以是1个单位间隔(UI)，这可以意味着符号持续时间，并且可以基于与最小脉冲宽度相关联的量化数来确定与构成最小脉冲宽度的单位脉冲的周期T的关系。例如，当最小脉冲宽度是1UI时，可以基于应用于UI的量化数来确定UI与构成UI的单位脉冲的周期T之间的关系。
更具体地说，根据本发明的一个实施例，当最小脉冲宽度是1UI并且应用于1UI的量化数是4时，数据脉冲310和320、空脉冲330、340和350以及旗标脉冲360的最小脉冲宽度可确定为4T。也就是说，在这种情况下，每个脉冲的宽度可以被设置为4T或更大，以阻止由于符号间干扰(ISI)而可能出现的窄脉冲。同时，根据需要，可以将旗标脉冲固定为1UI的最小脉冲宽度(或者当量化数为4时为4T)。
参考图6，根据本发明的一个实施例，可以假设最小脉冲宽度是1UI；帧的长度为6UI；最多两个数据脉冲可包括在帧中；构成UI的单位脉冲的周期T是0.25UI(即，在这种情况下，帧的长度可以是24T)；每个脉冲的最小脉冲宽度为4T。
具体地，根据本发明的一个实施例，旗标脉冲的宽度可被设置为4T的最小脉冲宽度，并且除旗标脉冲之外的数据脉冲和空脉冲的宽度(例如，4T)的和可以是20T。根据本发明的一个实施例，可以通过组合上述数据脉冲和空脉冲而生成的帧的数量可以是343(即8.34比特)，以及因此，通过根据本发明的编码(即信号处理)而获得的编码增益((BitFPWM-UI)/UI x 100)可以高达39％。另外，当8比特的输入比特流被生成为一个帧时，可以通过根据本发明的编码(即，信号处理)而获得的编码增益可以是33％。
接下来，图7示例性地示出根据本发明的一个实施例如何执行信号处理。
参考图7，根据本发明的一个实施例的编码单元120可参考基于输入比特流的属性限定的查找表123来确定至少一个数据脉冲和至少一个空脉冲的宽度和位置，并且可通过对至少一个数据脉冲和至少一个空脉冲的确定的宽度和位置执行操作(例如，移位和组合125)来从输入比特流生成帧。
另外，根据本发明的一个实施例，可以基于待成帧的输入比特流的比特数、帧的长度(例如，6UI)和与最小脉冲宽度相关联的量化数(例如，应用于1UI的量化数)中的至少一个限定查找表123。
例如，根据本发明的一个实施例，当8比特的输入比特流被生成为一个帧使得最小脉冲宽度是1UI，帧的长度是6UI，用于1UI的量化数被设置为4，并且构成UI的单位脉冲的周期T是0.25UI时，编码单元120可参考查找表123以在具有4T到20T的脉冲宽度的多个脉冲中选择与输入比特流对应的具有6T的脉冲宽度的空脉冲和具有14T的脉冲宽度的数据脉冲，并添加具有4T的脉冲宽度的旗标脉冲，从而生成由具有6T的脉冲宽度的空脉冲、具有14T的脉冲宽度的数据脉冲和具有4T的脉冲宽度的旗标脉冲以该顺序构成的帧127。
另外，根据本发明的一个实施例，与长度T对应的数据可被限定为单元块(即，T间隔的单元块)(在下文中被称为“UB”)，并且具有24T的长度的上述帧可包括24个UB。
也就是说，当根据本发明的一个实施例的输入单元110连续输入32比特的输入比特流时，编码单元120可参考查找表123以生成与32比特的输入比特流对应的四个帧，以及生成的四个帧可包括96个UB(即，对于每帧24个UB)。
另外，当接收单元210接收到根据本发明的一个实施例的发送器100发送的信号时，解码单元220可检测关于包括在接收到的信号的至少一帧中的至少一个数据脉冲和至少一个空脉冲的信息(具体地，关于至少一个数据脉冲和至少一个空脉冲的宽度或位置的信息)(223)，并且可参考基于与帧对应的输入比特流的属性限定的查找表225从检测到的信息生成输出比特流。
例如，参考图7，可假设由接收单元210接收由根据本发明的一个实施例的编码单元120编码的四个帧(即，96个UB)。在这种情况下，根据本发明的一个实施例的解码单元220可相对于包括在四个接收到的帧中的旗标脉冲(即，四个旗标脉冲)中的每个，检测至少一个数据脉冲和至少一个空脉冲的宽度和位置。(例如，检测到的信息可指示帧包括以该顺序的一个空脉冲和一个数据脉冲，并且空脉冲和数据脉冲的脉冲宽度分别为6T和14T)。解码单元220可参考基于与帧对应的输入比特流的属性限定的查找表225来生成与至少一个数据脉冲和至少一个空脉冲的检测到的宽度和位置对应的32比特的输出比特流。
同时，尽管以上主要描述了参考基于输入比特流的属性限定的查找表来生成与输入比特流对应的帧、或者生成与帧中的数据脉冲和空脉冲的宽度和脉冲对应的输出比特流的实施例，但是本发明不必限于以上实施例，并且可以不同地利用任何其他方法(例如，采用组合逻辑、时序逻辑等)，只要可以实现本发明的目的即可。
图8示例性地示出根据本发明的一个实施例的解码单元220如何处理多个帧。
参考图8，当接收到多个帧时，根据本发明的一个实施例的解码单元220可通过相对于包括在帧中的每一个中的旗标脉冲810移位至少一个帧(例如，同时将所有帧移位T的间隔)并且将所有旗标脉冲放置于预定位置以对齐帧，来检测关于帧中的每个的数据脉冲和空脉冲的信息。
同时，根据本发明的一个实施例，如上所述的帧对齐不限于由解码单元220执行，而是还可以由下面将描述的预处理器240(例如，可包括在预处理器240中的时钟和数据恢复(CDR)模块)执行。
图9示例性地示出根据本发明的一个实施例的编码单元120如何生成多个帧。
参考图9，当根据本发明的一个实施例的编码单元120生成多个帧910和920时，可反转(具体地，电反转)生成的帧中的奇数帧910或偶数帧920，以维持信号的直流(DC)平衡。
图10示例性地示出根据本发明的一个实施例的包括发送器100和接收器200两者的通信系统(例如，收发器)300。
图11示例性地示出根据本发明的一个实施例的在通信系统300中调制的信号的波形。
参考图10，根据本发明的一个实施例的发送器100或接收器200还可包括预处理器140或240。
具体地，在根据本发明的一个实施例的发送器100中，由输入单元110输入的输入比特流可以由编码单元120调制，并且经调制的信号可以由预处理器140预处理，然后由传输单元130发送。
例如，参考图10和图11，根据本发明的一个实施例，当8比特的输入比特流被生成为一个帧使得最小脉冲宽度为1UI，帧的长度为6UI，1UI的量化数被设置为4，并且构成UI的单位脉冲的周期T为0.25UI时，编码单元120可从由输入单元110输入的32比特的输入比特流生成96个UB，以及预处理器140可使用96:12多路复用器(MUX)从96个UB输出12个UB(在这种情况下，可以是12个相位的数据)，并使用标签生成器将输出的12个UB移位预定相位以输出三组12个UB。另外，根据本发明的一个实施例的预处理器140可以使用12:4和4:1MUX对三组12个UB执行操作以生成将由传输单元130发送的最终信号。
另外，在根据本发明的一个实施例的接收器200中，当从发送器100发送的信号(其也可以是从另一通信系统300的发送器100发送的信号)被接收单元210接收时，接收到的信号可以被预处理器240预处理，然后被解码单元220解调，从而可生成输出比特流。
例如，根据本发明的一个实施例，预处理器240可以使用连续时间线性均衡器(CTLE)、限幅放大器(LA)、采样器、重定时器和1:8(或13:104)解复用器(DEMUX)来预处理由接收单元210接收的12个UB。另外，根据本发明的一个实施例的解码单元220可参考包括在四个帧中的每个(即，通过上述预处理生成的96个UB)中的旗标脉冲以检测关于帧中的每个的至少一个数据脉冲和至少一个空脉冲的信息，并且可参考查找表来生成32比特的输出比特流。同时，根据本发明的一个实施例，预处理器240可以解复用包括关于接收到的信号(例如，12个UB)的信息和关于脉冲的边缘的信息的数据，并且可以将解复用的数据提供给解码单元220和可以耦接到解码单元220的时钟和数据恢复(CDR)模块。
同时，根据本发明的一个实施例的通信系统300还可包括全局时钟信号生成单元1010，其可以用于将通过参考时钟生成的时钟信号分发到发送器100和接收器200。
例如，根据本发明的一个实施例的全局时钟信号产生单元1010可以将由参考时钟(其频率可以由锁相环(PLL)校正)生成的10GHz时钟信号分发到发送器100和接收器200，使得可以分别提供5GHz时钟信号，以及发送器100和接收器200的预处理器140和240可以基于提供的时钟信号操作。同时，根据本发明的一个实施例的编码单元120和解码单元220可以基于相同的时钟(例如，625MHz)操作。
同时，根据本发明的一个实施例，在通信系统300的发送器100和接收器200中，在配置内部逻辑时不使用电流模式逻辑(CML)门，但是可以使用CMOS逻辑门以减少功耗。
图12示例性地示出根据本发明的一个实施例的上述12:4和4:1多路复用器的结构和操作原理。
参考图12，根据本发明的一个实施例的12:4和4:1MUX 1210和1220可以基于静态逻辑门来配置，而不使用CML型MUX，以减少功耗。另外，根据本发明的一个实施例的4:1MUX1220可包括电感负载1225，以减少功耗并增强带宽。
将讨论根据本发明的一个实施例的12:4和4:1MUX 1210和1220的操作原理。12:4MUX1210可被配置为当具有预定相位差(例如，120度)的多个相位时钟信号重叠时输出复用的数据。另外，根据本发明的一个实施例的4:1MUX 1220可在预定数量(例如，两个)的相邻相位时钟信号重叠时重新对齐从12:4MUX 1210输出的数据并输出复用的数据。
图13示例性地示出根据本发明的一个实施例的采样器的结构。
例如，根据本发明的一个实施例的采样器可以是基于跟踪和保持操作的采样器。更具体地，根据本发明的一个实施例的采样器可以是基于跟踪和保持操作的CMOS采样器(例如，12相四速率CMOS采样器)。
根据本发明的一个实施例的采样器可以是基于单相时钟信号操作的采样器。通过此操作，可以实现对时钟信号的占空比改变的抗扰性和数据路径中的电容减小。
测试结果
在下文中，将讨论使用根据本发明的通信系统的测试结果。
在以下测试中，假设8比特的输入比特流被生成为一个帧使得最小脉冲宽度是1UI，帧的长度是6UI，1UI的量化数被设置为4，并且构成UI的单位脉冲的周期T是0.25UI。
图14至图16示出根据本发明的一个实施例的模拟当通过通信系统在色散信道中执行发送和接收时发生的比特误码率(BER)和插入损耗的结果。
图14所示的电路图示出根据本发明的一个实施例的用于模拟当通过通信系统在色散信道1410中执行发送和接收时发生的BER和插入损耗的示例性电路。根据本发明的一个实施例，发送器100还可包括预加重1420以根据信道1410去除失真，以及接收器200还可包括CTLE 1430或决策反馈均衡器(DFE)1440。
在图15所示的图中，水平轴表示频率，以及垂直轴表示S参数的S21。这里，S21以分贝(dB)示出，以及因此可以确定随着S21接近0，插入损耗降低而频谱效率增加。
参考图15，可以看出，根据本发明的一个实施例的信号处理方案1510的S21比传统不归零(NRZ)调制方案1520的S21以7dB更接近零，并且因此根据本发明的一个实施例的信号处理方案1510呈现比NRZ调制方案1520更高的传输性能。
在图16所示的图中，水平轴表示信噪比(SNR)，以及垂直轴表示比特误码率。这里，较高的SNR指示传输信号强度和传输功率较大，而较高的比特误码率指示存在较多的数据误差并且传输性能较低。
参考图16，可以看出，根据本发明的一个实施例的信号处理方案1610和1620的比特误码率都在信噪比上低于传统不归零(NRZ)调制方案1630和传统脉冲幅度调制(PAM)方案1640的比特误码率，并且因此根据本发明的一个实施例的信号处理方案1610和1620呈现出比NRZ调制方案1630和PAM方案1640更高的传输性能。另外，根据本发明的一个实施例(其中根据本发明的通信系统还包括决策反馈均衡器(DFE))的信号处理方案1610呈现出比根据本发明的一个实施例(其中根据本发明的通信系统不包括DFE)的信号处理方案1620低的比特误码率。
图17至19示出根据本发明的一个实施例的使用FR4测试当通过通信系统在色散信道中执行传输和接收时发生的比特误码率(BER)和插入损耗的结果。
图17所示的电路图示出根据本发明的一个实施例的用于测试当通过通信系统在色散信道中执行传输和接收时发生的BER和插入损耗的示例性电路。
在图18所示的图中，水平轴表示频率，以及垂直轴表示S参数的S21。这里，S21以分贝(dB)示出，以及因此随着S21接近0，插入损耗降低而频谱效率增加。
参考图18，可以看出，根据本发明的一个实施例的信号处理方案1810的S21比传统不归零(NRZ)调制方案1820的S21以5dB更接近于零(具体地，在FR4信道的长度为30cm的情况下)，以及因此根据本发明的一个实施例的信号处理方案1810呈现出比NRZ调制方案1820更高的传输性能。
在图19所示的图中，水平轴表示FR4信道的长度，以及垂直轴表示比特误码率。这里，较高的比特误码率指示存在更多的数据误差，并且传输性能更低。
参考图19，可以看出，当FR4信道的长度为20cm或更大时，根据本发明的一个实施例的信号处理方案1910的比特误码率(及其改变率)低于传统不归零(NRZ)调制方案1920的比特误码率，以及因此根据本发明的一个实施例的信号处理方案1910呈现出比NRZ调制方案1920更高的传输性能。
在图20所示的图中，水平轴表示眼图位置(或T间隔的UI)，以及垂直轴表示比特误码率。
参考图20，可以看出，根据本发明的一个实施例的通信系统可获得小于4×10-9的比特误码率，其中眼图间隔为0.11UI(具体地，在FR4信道的长度为30cm的情况下)(2010)。
同时，在分析通过根据本发明的一个实施例的通信系统发送和接收的信号的测量的波形时，发现眼图中的峰到峰抖动值为8.8ps，并且发现恢复的时钟信号的抖动值的标准偏差为1.14ps。
同时，图21示出根据本发明的一个实施例的当通过通信系统执行传输和接收时根据帧的长度和构成最小脉冲宽度(例如，1UI)的单位脉冲的数量来模拟编码增益的结果。
在图21所示的图中，水平轴表示帧的长度，以及垂直轴表示编码增益。这里，可确定编码增益随着帧的长度或构成最小脉冲宽度(例如，1UI)的单位脉冲的数量的增加而增加。也就是说，帧的长度或构成最小脉冲宽度(例如，1UI)的单位脉冲的数量的增加可以意味着可以使用一个帧来表示特定信息的情况的数量的增加。因此，在根据本发明的通信系统中，可以基于帧长度和构成最小脉冲宽度(例如，1UI)的单位脉冲的数量中的至少一个来调整编码增益。
同时，在根据本发明的通信系统中，当帧的长度或构成最小脉冲宽度(例如，1UI)的单位脉冲的数量增加时，通信系统的处理负荷增加，以及因此可以取决于通信环境、用户选择等来预定或改变帧的长度或构成最小脉冲宽度(例如，1UI)的单位脉冲的数量。
尽管上面主要描述了在假设最小脉冲宽度为1UI、帧的长度为6UI、以及构成UI的单位脉冲的周期T为0.25UI(或者构成最小脉冲宽度的单位脉冲的数量为4)的情况下处理信号的实施例，但是本发明不必限于如上所述的帧的长度或单位脉冲的周期T(或者构成最小脉冲宽度的单位脉冲的数量)，并且例如帧的长度为3UI并且构成UI的单位脉冲的周期T为0.5UI(或者构成UI的单位脉冲的数量为2)的任何其它实施例都是可行的，只要可以实现本发明的目的即可。
<扩展的实施例>
虽然上面已经主要描述了基于脉冲的宽度和位置生成帧或输出比特流的实施例，但是本发明不限于此，而是可以不同地改变，使得基于脉冲值、脉冲值中的转换发生的位置和脉冲值中的转换发生的次数生成帧或输出比特流。
即，虽然上面已经描述了通过基于脉冲的宽度和位置对输入比特流进行成帧来调制输入比特流，但是也可以通过基于脉冲值、脉冲值中的转换发生的位置和脉冲值中的转换发生的次数中的至少一个对输入比特流进行成帧来调制输入比特流。
例如，根据本发明的一个实施例的编码单元120可生成从输入比特流确定脉冲值中的转换发生的至少一个位置的帧。根据本发明的一个实施例，转换发生的位置可以意味着脉冲值改变的位置(例如，脉冲值从0改变到1的位置或脉冲值从1改变到0的位置)。
更具体地说，根据本发明的一个实施例的编码单元120可以基于输入比特流确定脉冲值中的转换发生的至少一个位置，并且基于脉冲值中的转换发生的至少一个确定的位置生成帧。
另外，根据本发明的一个实施例的编码单元120还可从输入比特流确定脉冲值，并且基于确定的脉冲值和确定的脉冲值中的转换发生的至少一个位置来生成帧。
另外，根据本发明的一个实施例的编码单元120还可从输入比特流确定脉冲值中的转换发生的次数，并且基于脉冲值中的转换发生的确定的次数和脉冲值中的转换发生的至少一个位置来生成帧。
同时，根据本发明的一个实施例，由于帧的长度或帧的构成最小脉冲宽度的单位脉冲的数量可以变化，所以帧中的转换发生的至少一个位置或帧中的转换发生的次数可以取决于通信环境、用户选择等而变化。
另外，根据本发明的一个实施例，由于可以基于帧的长度和构成最小脉冲宽度的单位脉冲的数量中的至少一个调整编码增益，所以可以基于帧的长度、帧中的转换发生的位置和帧中的转换发生的次数中的至少一个来调整脉冲宽度调制的编码增益。
接下来，根据本发明的一个实施例的解码单元220可从帧检测关于脉冲值中的转换发生的至少一个位置的信息，并且从检测到的信息生成输出比特流。
例如，根据本发明的一个实施例的解码单元220可参考基于与帧对应的输入比特流的属性限定的查找表和组合逻辑中的至少一个，生成与帧中的脉冲值中的转换发生的至少一个位置对应的比特流作为输出比特流。
根据本发明的一个实施例，与根据本发明的上述通信系统类似，可以基于在上述扩展的实施例中讨论的编码单元120和解码单元220来配置通信系统。
如上所述的根据本发明的实施例可以以程序指令的形式实现，程序指令可以由各种计算机组件执行，并且可以存储在计算机可读记录介质上。计算机可读记录介质可包括分离或组合的程序指令、数据文件、数据结构等。存储在计算机可读记录介质上的程序指令可以是为本发明专门设计和配置的，或者也可以是计算机软件领域的技术人员已知和可用的。计算机可读记录介质的示例包括以下：磁介质，诸如硬盘、软盘和磁带；光学介质，诸如光盘只读存储器(CD-ROM)和数字通用盘(DVD)；磁光介质，诸如光磁软盘；以及硬件设备，诸如只读存储器(ROM)、随机存取存储器(RAM)和闪存。计算机可读记录介质被专门配置为存储和执行程序指令。程序指令的示例不仅包括由编译器等创建的机器语言代码，而且包括可以由计算机使用解释器等执行的高级语言代码。上述硬件设备可以被配置为作为一个或多个软件模块来操作以执行本发明的过程，反之亦然。
尽管以上已经根据诸如详细元件的具体项目以及有限的实施例和附图描述了本发明，但是它们仅被提供来帮助更一般地理解本发明，并且本发明不限于以上实施例。本发明所属领域的技术人员将理解，可以从以上描述进行各种修改和改变。
因此，本发明的精神不应限于上述实施例，并且所附权利要求及其等同物的整个范围将落入本发明的范围和精神内。

Claims (25)

1.一种信号处理方法，其中生成帧，在所述帧中，从输入比特流确定脉冲值中的转换发生的至少一个位置。
2.一种信号处理方法，其中从帧检测关于脉冲值中的转换发生的至少一个位置的信息，以及从检测到的信息生成输出比特流。
3.如权利要求1所述的信号处理方法，其中在所述帧中，还从所述输入比特流确定所述脉冲值。
4.如权利要求1所述的信号处理方法，其中在所述帧中，还从所述输入比特流确定所述转换发生的次数。
5.如权利要求1所述的信号处理方法，其中在所述帧中，能够改变所述转换发生的所述至少一个位置。
6.如权利要求4所述的信号处理方法，其中在所述帧中，能够改变所述转换发生的所述次数。
7.如权利要求1所述的信号处理方法，其中能够基于所述帧的长度、所述帧中的所述转换发生的位置和所述帧中的所述转换发生的次数中的至少一个调整脉冲宽度调制的编码增益。
8.如权利要求2所述的信号处理方法，其中参考基于与所述帧对应的输入比特流的属性限定的查找表和组合逻辑中的至少一个，生成与所述脉冲值中的所述转换发生的所述至少一个位置对应的比特流作为所述输出比特流。
9.一种信号处理系统，包括：
编码单元，被配置为生成帧，在所述帧中，从输入比特流确定脉冲值中的转换发生的至少一个位置。
10.一种信号处理系统，包括：
解码单元，被配置为从帧检测关于脉冲值中的转换发生的至少一个位置的信息，以及从检测到的信息生成输出比特流。
11.一种通信系统，包括：
编码单元，被配置为生成帧，在所述帧中，从输入比特流确定脉冲值中的转换发生的至少一个位置；以及
解码单元，被配置为从帧检测关于脉冲值中的转换发生的至少一个位置的信息，以及从检测到的信息生成输出比特流。
12.一种信号处理方法，其中从输入比特流生成包括至少一个脉冲的帧，所述至少一个脉冲具有不小于最小脉冲宽度的脉冲宽度。
13.一种信号处理方法，其中检测关于包括在帧中并具有不小于最小脉冲宽度的脉冲宽度的至少一个脉冲的信息，以及从检测到的信息生成输出比特流。
14.如权利要求12所述的信号处理方法，其中所述至少一个脉冲包括至少一个数据脉冲和至少一个空脉冲。
15.如权利要求12所述的信号处理方法，其中所述帧还包括用于与另一帧区分的脉冲。
16.如权利要求12所述的信号处理方法，其中所述帧的长度能够被改变。
17.如权利要求12所述的信号处理方法，其中能够改变所述帧的构成所述最小脉冲宽度的单位脉冲的数量。
18.如权利要求12所述的信号处理方法，其中能够基于所述帧的长度和所述帧的构成所述最小脉冲宽度的单位脉冲的数量调整脉冲宽度调制的编码增益。
19.如权利要求12所述的信号处理方法，其中参考基于所述输入比特流的属性限定的查找表和组合逻辑中的至少一个确定所述至少一个脉冲的宽度和位置中的至少一个。
20.如权利要求12所述的信号处理方法，其中奇数帧或偶数帧被反转以维持直流(DC)平衡。
21.如权利要求13所述的信号处理方法，其中参考基于与所述帧对应的输入比特流的属性限定的查找表和组合逻辑中的至少一个，生成与至少一个检测到的脉冲的宽度和位置对应的比特流作为所述输出比特流。
22.一种非暂时性计算机可读记录介质，其上存储有用于执行如权利要求1、2、12和13中任一项所述的方法的计算机程序。
23.一种信号处理系统，包括：
编码单元，被配置为从输入比特流生成包括至少一个脉冲的帧，所述至少一个脉冲具有不小于最小脉冲宽度的脉冲宽度。
24.一种信号处理系统，包括：
解码单元，被配置为检测关于包括在帧中并且具有不小于最小脉冲宽度的脉冲宽度的至少一个脉冲的信息，以及从检测到的信息生成输出比特流。
25.一种通信系统，包括：
编码单元，被配置为从输入比特流生成包括至少一个脉冲的帧，所述至少一个脉冲具有不小于最小脉冲宽度的脉冲宽度；以及
解码单元，被配置为检测关于包括在帧中并且具有不小于最小脉冲宽度的脉冲宽度的至少一个脉冲的信息，以及从检测到的信息生成输出比特流。
CN201980024864.8A 2018-02-09 2019-02-11 信号处理方法和系统、以及非暂时性计算机可读记录介质 Pending CN111937307A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20180016353 2018-02-09
KR10-2018-0016353 2018-02-09
KR10-2018-0151431 2018-11-29
KR1020180151431A KR102054816B1 (ko) 2018-02-09 2018-11-29 신호를 처리하는 방법, 시스템 및 비일시성의 컴퓨터 판독 가능 기록 매체
PCT/KR2019/001626 WO2019156517A1 (ko) 2018-02-09 2019-02-11 신호를 처리하는 방법, 시스템 및 비일시성의 컴퓨터 판독 가능 기록 매체

Publications (1)

Publication Number Publication Date
CN111937307A true CN111937307A (zh) 2020-11-13

Family

ID=67807750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980024864.8A Pending CN111937307A (zh) 2018-02-09 2019-02-11 信号处理方法和系统、以及非暂时性计算机可读记录介质

Country Status (5)

Country Link
US (1) US11368341B2 (zh)
EP (1) EP3751734A4 (zh)
JP (1) JP7414723B2 (zh)
KR (2) KR102054816B1 (zh)
CN (1) CN111937307A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273670B2 (ja) * 2019-09-18 2023-05-15 キオクシア株式会社 半導体集積回路、受信装置、及び半導体集積回路の制御方法
KR102343846B1 (ko) * 2020-10-15 2021-12-24 서울시립대학교 산학협력단 트레이닝 데이터 패턴을 이용하여 적응적으로 pam4 수신기를 트레이닝하는 pam4 수신기 트레이닝 방법
US11277286B1 (en) * 2020-09-02 2022-03-15 University Of Seoul Industry Cooperation Foundation PAM4 receiver including adaptive continuous-time linear equalizer and method of adaptively training the same using training data patterns
KR102294184B1 (ko) * 2020-09-02 2021-08-25 서울시립대학교 산학협력단 적응형 연속 시간 선형 등화기를 포함하는 pam4 수신기
KR20220126444A (ko) 2021-03-09 2022-09-16 에스케이하이닉스 주식회사 멀티 레이트 등화기를 포함하는 수신기

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030036660A (ko) * 2001-05-31 2003-05-09 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 비트 스트림을 인코딩하는 인코더 및 방법, 및 비트스트림을 디코딩하는 디코더 및 방법
KR20060099805A (ko) * 2005-03-15 2006-09-20 엘지전자 주식회사 비트 스트림 인코딩 / 디코딩 장치
US20090253599A1 (en) * 2008-04-07 2009-10-08 Rhodia Inc. Crosslinking method and crosslinked polysaccharide made thereby
KR20110138136A (ko) * 2010-06-18 2011-12-26 동국대학교 산학협력단 비트스트림 전송 장치 및 방법
CN102474472A (zh) * 2009-07-31 2012-05-23 高通股份有限公司 用于传输和检测包括脉冲突发的帧的系统和方法
US20140144354A1 (en) * 2007-08-07 2014-05-29 Kevin Jackson System and process for disposal of dry fly ash
US20150004361A1 (en) * 2013-06-27 2015-01-01 Taylor C. Culpepper Antimicrobial devices comprising hyper-conductive and dielectric layers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278332A (ja) 1999-03-24 2000-10-06 Fuji Electric Co Ltd マルチｐｐｍ符号化方法およびその符号化回路
US6437710B1 (en) * 2000-11-10 2002-08-20 Oasis Design, Inc. Encoder within a communication system that avoids encoded DC accumulation and can use coding violations to synchronize a decoder and detect transmission errors
US20090232197A1 (en) 2005-02-09 2009-09-17 Matsushita Electric Industrial Co., Ltd. Pulse modulated wireless communication device
JP3958339B2 (ja) * 2006-01-13 2007-08-15 Ｓｍｋ株式会社 パルス変調方法
WO2008109061A2 (en) * 2007-03-01 2008-09-12 Lightfleet Corporation Time domain symbols
DE102007053811A1 (de) 2007-11-12 2009-05-14 Robert Bosch Gmbh Verfahren zum Übertragen von Daten
US9444440B2 (en) * 2011-06-30 2016-09-13 Stmicroelectronics International N.V. Transition detector
US9252835B2 (en) 2012-04-27 2016-02-02 Intel Corporation Time-phase-hopping modulation and demodulation of multiple bit streams with phase-change frequency control, such as for wireless chip area network
US10298333B2 (en) 2016-09-02 2019-05-21 Futurewei Technologies, Inc. Method of dimming for visible light communications
CN107682093A (zh) * 2017-10-25 2018-02-09 长春理工大学 一种差分多脉冲位置调制方法
CN107659360A (zh) * 2017-10-25 2018-02-02 长春理工大学 一种差分多脉冲位置调制装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030036660A (ko) * 2001-05-31 2003-05-09 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 비트 스트림을 인코딩하는 인코더 및 방법, 및 비트스트림을 디코딩하는 디코더 및 방법
KR20060099805A (ko) * 2005-03-15 2006-09-20 엘지전자 주식회사 비트 스트림 인코딩 / 디코딩 장치
US20140144354A1 (en) * 2007-08-07 2014-05-29 Kevin Jackson System and process for disposal of dry fly ash
US20090253599A1 (en) * 2008-04-07 2009-10-08 Rhodia Inc. Crosslinking method and crosslinked polysaccharide made thereby
CN101990440A (zh) * 2008-04-07 2011-03-23 罗地亚管理公司 交联方法以及由该方法制得的交联多糖
CN102474472A (zh) * 2009-07-31 2012-05-23 高通股份有限公司 用于传输和检测包括脉冲突发的帧的系统和方法
KR20110138136A (ko) * 2010-06-18 2011-12-26 동국대학교 산학협력단 비트스트림 전송 장치 및 방법
US20150004361A1 (en) * 2013-06-27 2015-01-01 Taylor C. Culpepper Antimicrobial devices comprising hyper-conductive and dielectric layers

Also Published As

Publication number Publication date
EP3751734A4 (en) 2021-12-29
JP2021513280A (ja) 2021-05-20
JP7414723B2 (ja) 2024-01-16
EP3751734A1 (en) 2020-12-16
KR102054816B1 (ko) 2020-01-22
US11368341B2 (en) 2022-06-21
KR20190137757A (ko) 2019-12-11
KR20190096789A (ko) 2019-08-20
US20210051049A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
US11368341B2 (en) Signal processing method and system, and non-transitory computer-readable recording medium
US8325792B2 (en) Apparatus and method for decision feedback equalization
Lee et al. Design and comparison of three 20-Gb/s backplane transceivers for duobinary, PAM4, and NRZ data
US6463092B1 (en) System and method for sending and receiving data signals over a clock signal line
US10686583B2 (en) Method for measuring and correcting multi-wire skew
EP4033666B1 (en) Method and system for calibrating multi-wire skew
US8630336B2 (en) Partial response receiver and related method
JP4888393B2 (ja) クロック再生装置及び方法
US7929654B2 (en) Data sampling circuit and method for clock and data recovery
JP2013258681A (ja) データ受信装置及びデータ通信システム
CN108463966B (zh) 将恢复的时钟抖动减到最小的方法
US20210075586A1 (en) Method for measuring and correcting multiwire skew
US20060203939A1 (en) Method and apparatus for correcting duty cycle distortion
CN111418180B (zh) 从接收数据信号中恢复信号时钟的接收器以及在接收器中实施的时钟恢复方法
US11792057B2 (en) Phase modulated data link for low-swing wireline applications
US7769121B2 (en) Phase detector for data communications
CA2774482A1 (en) Data sampling circuit and method for clock and data recovery
WO2019156517A1 (ko) 신호를 처리하는 방법, 시스템 및 비일시성의 컴퓨터 판독 가능 기록 매체
Kadayinti et al. Impact of Sampler Offset on Jitter Transfer in Clock and Data Recovery Circuits
CN116760668A (zh) 一种面向112Gb/s PAM4接收机的自适应均衡设计方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination