CN106098661A - 半导体组件及其制造方法 - Google Patents

半导体组件及其制造方法 Download PDF

Info

Publication number
CN106098661A
CN106098661A CN201610412701.5A CN201610412701A CN106098661A CN 106098661 A CN106098661 A CN 106098661A CN 201610412701 A CN201610412701 A CN 201610412701A CN 106098661 A CN106098661 A CN 106098661A
Authority
CN
China
Prior art keywords
passivation layer
semiconductor subassembly
several
back side
cutting road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610412701.5A
Other languages
English (en)
Other versions
CN106098661B (zh
Inventor
郑斌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201610412701.5A priority Critical patent/CN106098661B/zh
Publication of CN106098661A publication Critical patent/CN106098661A/zh
Application granted granted Critical
Publication of CN106098661B publication Critical patent/CN106098661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开一种半导体组件及其制造方法，所述半导体组件包含一半导体基板及至少一钝化层，所述钝化层包含数个矩形单元、数个切割道及数个桥接部，所述矩形单元彼此间隔排列，每一切割道分别位于两相邻矩形单元之间，所述桥接部彼此间隔横跨所述切割道且连接两相邻矩形单元。通过在所述切割道横设有桥接部，使两相邻的矩形单元的表面能利用桥接部的接合，达到表面连续的效果，使后续电镀路径可连通所述钝化层的所有矩形单元，以提高电镀的良率。

Description

半导体组件及其制造方法
本申请是申请日为2013年8月5日，申请号为“201310336911.7”，而发明名称为“半导体组件及其制造方法”的申请的分案申请。
技术领域
本发明是有关于一种半导体组件及其制造方法，特别是有关于一种切割道横跨有桥接部的半导体组件及其制造方法。
背景技术
现有的直通硅穿孔(Through Silicon via,TSV)的技术，是将垂直电路设置在硅基板中，提供具有较高区域密度且无侧接线路的3D电路结构，在直通硅穿孔的制造过程中，硅基板先蚀刻穿孔，接着填入如铜(Cu)、银(Ag)、金(Au)等金属导体，当直通硅穿孔形成之后，接着盖覆钝化层，以作为硅基板和导体之间的绝缘材料。
随着半导体制程的微型化，直通硅穿孔所制作的开口越来越小，覆盖在所述硅基板上的钝化层也需相应修改，进而采用高解析度的钝化材料(High ResolutionPassivation Material)，以盖覆在所述硅基板表面或数层的堆叠。所述钝化层成形之后，切割道两侧的钝化层的侧缘较容易形成陡坡，进而产生与钝化层顶面垂直的壁面，由于所述钝化层的表面因切割道而中断，且在通过溅射(sputtering)等物理沉积方式形成种子层(seed layer)时，种子层无法附着在所述垂直的壁面上，导致所述钝化层的表面在后续利用种子层进行电镀制作凸块底金属层(UBM)或重分布(RDL)电路时会有不连续的情形，即一晶圆上的部份芯片区无法成功形成种子层，因而影响在所述钝化层表面上电镀制作凸块底金属层或重分布电路的良率。
故，有必要提供一种晶圆及其制成的半导体组件与制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种晶圆及其制成的半导体组件与制造方法，以解决现有在钝化层表面进行电镀会有不连续的问题。
本发明的主要目的在于提供一种半导体组件，其可以通过在所述切割道横设有桥接部，提高同一晶圆上所有芯片区的电镀良率。
本发明的次要目的在于提供另一种半导体组件，其可避免镀附在钝化层表面的种子层于切割道位置有不连续的情形。
本发明的次要目的在于提供另一种半导体组件的制造方法，其可以通过在所述切割道横设有桥接部，使各芯片区的钝化层表面产生连续的效果。
为达成本发明的前述目的，本发明一实施例提供一种半导体组件，其中所述半导体组件包含一半导体基板及至少一钝化层，所述半导体基板包含一有源表面、一背面及数个穿导孔，所述背面相反于所述有源表面，所述穿导孔自所述有源表面贯穿至所述背面，所述钝化层覆盖在所述背面上，所述钝化层包含数个矩形单元、数个切割道及数个桥接部，所述矩形单元彼此间隔排列，每一切割道分别位于两相邻矩形单元之间，所述桥接部彼此间隔横跨所述切割道且连接两相邻矩形单元。
另外，本发明另一实施例提供一种半导体组件，其中所述半导体组件包含一半导体基板及至少一钝化层，所述半导体基板包含一有源表面、一背面、数个穿导孔及四个切割边，所述背面相反于所述有源表面，所述穿导孔自所述有源表面贯穿至所述背面，所述钝化层覆盖在所述背面上，所述钝化层包含一矩形单元、一环状的切割道、及数个桥接部残段，所述矩形单元具有四个侧边，所述切割道位于所述矩形单元的侧边与所述半导体基板的切割边之间，所述桥接部残段彼此间隔横跨位于所述切割道。
再者，本发明又一实施例提供一种半导体组件的制造方法，其中所述制造方法包含步骤：备置一半导体晶圆，包含一半导体基板、一有源表面、一背面及数个穿导孔，所述背面相反于所述有源表面，所述穿导孔自所述有源表面贯穿至所述背面；及覆盖至少一钝化层在所述背面上，并且所述钝化层形成数个矩形单元、数个切割道及数个桥接部，所述矩形单元彼此间隔排列，每一切割道分别位于两相邻矩形单元之间，所述桥接部彼此间隔横跨所述切割道且连接两相邻矩形单元。
如上所述，通过在所述切割道横设有桥接部，使两相邻的矩形单元的表面能利用桥接部的接合，达到表面连续的效果，使后续电镀路径可连通所述钝化层的所有矩形单元，以提高同一晶圆上所有芯片区的电镀良率。
附图说明
图1是本发明一实施例半导体组件(半导体晶圆)的示意图。
图2是图1半导体组件的局部放大图。
图3是图2半导体组件的A-A线剖视图。
图4是图2半导体组件的B-B线剖视图。
图5至6是本发明另一实施例半导体组件(半导体晶圆)的剖视图。
图7至8是本发明再一实施例半导体组件(半导体晶圆)的剖视图。
图9是本发明又一实施例半导体组件(半导体芯片)的上视图。
图10是图9半导体组件的C-C线剖视图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1、2所示，本发明一实施例的半导体组件100，其主要包含一半导体基板2及至少一钝化层3(Passivation)，如环氧树脂(epoxy)，苯环丁烯(BCB，benzocyclobutene)或聚亚酰胺(PI，polyimide)，所述半导体组件100为半导体晶圆(Wafer)，其是在所述半导体基板2上制作有一具集成电路的有源表面，本发明将于下文逐一详细说明上述各元件的细部构造、组装关系及其运作原理。
请参照图2、3所示，所述半导体基板2例如为硅基板，其包含一有源表面21、一背面22及数个穿导孔23，所述背面22相反于所述有源表面21，所述穿导孔23自所述有源表面21贯穿至所述背面22。
所述钝化层3在本实施例中是单一层，其覆盖在所述背面22上，以做为一重分布层(redistribution layer)的绝缘部份。所述钝化层3包含数个矩形单元31、数个切割道32(见图3)及数个桥接部33(见图4)，所述矩形单元31彼此间隔排列，每一切割道32分别位于两相邻矩形单元31之间，所述桥接部33彼此间隔横跨所述切割道32，并且连接两相邻矩形单元31，其中所述切割道32的宽度(两相邻矩形单元31之间的距离)为80微米至120微米，例如90、100或110微米；所述桥接部33的宽度(所述桥接部33延伸方向的两侧缘之间的距离)为10微米至200微米，例如20、30、50、75、100、120、150或180微米。所述桥接部33宽度的设计不仅可供电流通过，在后续晶圆切割时，也可避免造成所述钝化层3的剥落。
另外，所述半导体组件100还包含数个导电凸块4(例如铜柱凸块(CopperPillar)、锡凸块或金凸块)，分别位于所述有源表面21的凸块底金属层24(UBM)上，所述导电凸块4与凸块底金属层24对位于所述穿导孔23的底面；而且所述半导体组件100可再另于所述穿导孔23的顶面电镀形成另一凸块底金属层，以结合另一微凸块5(micro-bump)，以便所述半导体组件100后续结合一上芯片或上封装体的金属球或接垫(未绘示)。
依据上述的结构，所述钝化层3通过在所述切割道32横设有桥接部33，使两相邻的矩形单元31的表面能利用桥接部33的接合，使所述钝化层3的表面产生连续的效果，而后续电镀的路径可通过所述桥接部33连通所述钝化层3的所有矩形单元31，进而避免在通过溅射(sputtering)等物理沉积方式形成种子层(seed layer)在所述矩形单元31表面上时会有不连续的情形，以提高同一晶圆上所有芯片区后续电镀制作凸块底金属层(UBM)或重分布(RDL)电路的良率。
请参照图5、6所示，本发明另一实施例的半导体组件100相似于本发明一实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：所述半导体组件100包含三层依序堆叠的所述钝化层3、3’、3”，所述依序堆叠的钝化层3、3’、3”在所述切割道32处形成阶梯状(见图5)。也就是，较靠近所述背面22的钝化层3的桥接部33的长度小于较远离所述背面22的钝化层3’的桥接部33’的长度，同样的，所述钝化层3’的桥接部33’的长度小于所述钝化层3”的桥接部33”的长度。
依据上述的结构，通过在所述切割道32横设有桥接部33、33’、33”，分别可以使所述钝化层3、3’、3”的表面产生连续的效果，即在各步骤中欲在所述钝化层3、3’或3”表面先形成种子层再电镀制作凸块底金属层或重分布电路时，电镀的路径可分别通过所述桥接部33、33’或33”表面连通所述钝化层3、3’或3”的所有矩形单元，因此可分别提高在所述钝化层3、3’、3”表面进行电镀的良率。此外，所述半导体组件100也可以依序堆叠二层、四层或以上的钝化层。
请参照图7、8所示，本发明再一实施例的半导体组件100相似于本发明另一实施例，并大致沿用相同元件名称及图号，所述半导体组件100同样包含三层依序堆叠的所述钝化层3、3’、3”，所述依序堆叠的钝化层3、3’、3”在所述切割道32处形成阶梯状，但本实施例的差异特征在于：所述穿导孔23伸入至所述钝化层3’中，且所述穿导孔23顶面电镀形成另一向下凹陷的金属层(未标示)。
如上所述，本实施例可提供另一种实施结构，同样通过所述钝化层3、3’或3”表面先形成种子层再电镀制作凸块底金属层或重分布电路时，电镀的路径可分别通过所述桥接部33、33’或33”表面连通所述钝化层3、3’或3”的所有矩形单元，以提高在所述钝化层3、3’、3”表面进行电镀的良率。
请参照图9、10所示，本发明又一实施例的半导体组件100’相似于本发明一实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：所述半导体组件100’为由半导体晶圆切割分离而成的半导体芯片(Chip)，其包含一半导体基板2及至少一钝化层3，所述半导体基板2包含一有源表面21、一背面22、数个穿导孔23及四个切割边25，所述背面22相反于所述有源表面21，所述穿导孔23自所述有源表面21贯穿至所述背面22，所述钝化层3覆盖在所述背面22上，所述钝化层3包含一矩形单元31、一环状的切割道320、及数个桥接部残段330，所述矩形单元31具有四个侧边311，所述切割道320位于所述矩形单元31的侧边311与所述半导体基板2的切割边25之间，所述桥接部残段330彼此间隔且横跨位于所述切割道320。在本实施例中，所述钝化层3为一层，但也可以如图5所示，设有二层、三层或以上依序堆叠的所述钝化层3，并不以此为限，其中所述切割道320的宽度为40微米至60微米(侧边311及切割边25之间的距离)，例如45、50或55微米；所述桥接部330的宽度为10微米至200微米。
配合参照图1、3所示，本发明又一实施例提供一种半导体组件的制造方法，其中所述半导体组件的制造方法可包含如下步骤：
备置一半导体晶圆(未标示)，包含一半导体基板2、一有源表面21、一背面22及数个穿导孔23，所述背面22相反于所述有源表面21，所述穿导孔23自所述有源表面21贯穿至所述背面22。
配合参照图2、3所示，覆盖至少一钝化层3在所述背面22上，并且所述钝化层3形成数个矩形单元31、数个切割道32及数个桥接部33，所述矩形单元31彼此间隔排列，每一切割道32分别位于两相邻矩形单元31之间，所述桥接部33彼此间隔横跨所述切割道32且连接两相邻矩形单元31，以形成钝化层3的切割道32横跨有桥接部33的半导体晶圆。
配合参照图9、10所示，接着切割所述半导体晶圆成为数个半导体组件(半导体芯片)，每一所述半导体组件(半导体芯片)具有四个切割边25、一个所述钝化层3的矩形单元31、一环状的切割道320及数个桥接部残段330，所述矩形单元具有四个侧边，所述切割道320位于所述矩形单元31的侧边311与所述切割边25之间，所述桥接部残段330彼此间隔横跨位于所述切割道320。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种半导体组件，其特征在于：所述半导体组件包含：
一基板，包含：一有源表面；一背面，相反于所述有源表面；及数个穿导孔，自所述有源表面贯穿至所述背面，其中一凸块底金属层位于所述穿导孔的底面；及
至少一钝化层，覆盖在所述背面上，所述钝化层包含：数个矩形单元，彼此间隔排列；数个切割道，每一切割道分别位于两相邻矩形单元之间；及数个桥接部，彼此间隔横跨所述切割道且连接两相邻矩形单元。
2.如权利要求1所述的半导体组件，其特征在于：所述半导体组件包含二层以上依序堆叠的所述钝化层，所述依序堆叠的钝化层在所述切割道处形成阶梯状。
3.如权利要求1所述的半导体组件，其特征在于：较靠近所述背面的钝化层的桥接部的长度小于较远离所述背面的钝化层的桥接部的长度。
4.一种半导体组件，其特征在于：所述半导体组件包含：
一基板；
数个矩形单元，设置于所述基板上且彼此间隔排列；数个切割道，每一切割道分别位于两相邻矩形单元之间，且所述每一切割道侧缘具有陡坡；及一种子层设置在所述数个矩形单元上；及数个桥接部，彼此间隔横跨所述切割道且连接两相邻矩形单元。
5.如权利要求4所述的半导体组件，其特征在于：所述种子层系通过溅射(sputtering)所形成。
6.如权利要求4所述的半导体组件，其特征在于：所述半导体组件更包含至少一钝化层，覆盖在所述基板上。
7.如权利要求6所述的半导体组件，其特征在于：所述半导体组件包含二层以上依序堆叠的所述钝化层，所述依序堆叠的钝化层在所述切割道处形成阶梯状。
8.如权利要求7所述的半导体组件，其特征在于：较靠近所述背面的钝化层的桥接部的长度小于较远离所述背面的钝化层的桥接部的长度。
9.如权利要求4所述的半导体组件，其特征在于：所述基板包含一有源表面；
一背面，相反于所述有源表面；及数个穿导孔，自所述有源表面贯穿至所述背面，其中一凸块底金属层位于所述穿导孔的底面。
10.一种半导体组件的制造方法，其特征在于：所述制造方法包含步骤：
备置一半导体晶圆，其包含：一半导体基板；一有源表面；一背面，相反于所述有源表面；及数个穿导孔，自所述有源表面贯穿至所述背面，其中一凸块底金属层位于所述穿导孔的底面；及
覆盖至少一钝化层在所述背面上，并且所述钝化层形成：数个矩形单元，彼此间隔排列；数个切割道，每一切割道分别位于两相邻矩形单元之间，且所述每一切割道侧缘具有陡坡；形成一种子层设于所述数个矩形单元上；及数个桥接部，彼此间隔横跨所述切割道且连接两相邻矩形单元。
CN201610412701.5A 2013-08-05 2013-08-05 半导体组件及其制造方法 Active CN106098661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610412701.5A CN106098661B (zh) 2013-08-05 2013-08-05 半导体组件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610412701.5A CN106098661B (zh) 2013-08-05 2013-08-05 半导体组件及其制造方法
CN201310336911.7A CN103531554B (zh) 2013-08-05 2013-08-05 半导体组件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310336911.7A Division CN103531554B (zh) 2013-08-05 2013-08-05 半导体组件及其制造方法

Publications (2)

Publication Number Publication Date
CN106098661A true CN106098661A (zh) 2016-11-09
CN106098661B CN106098661B (zh) 2019-01-22

Family

ID=49933444

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610412701.5A Active CN106098661B (zh) 2013-08-05 2013-08-05 半导体组件及其制造方法
CN201310336911.7A Active CN103531554B (zh) 2013-08-05 2013-08-05 半导体组件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310336911.7A Active CN103531554B (zh) 2013-08-05 2013-08-05 半导体组件及其制造方法

Country Status (1)

Country Link
CN (2) CN106098661B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110702753A (zh) * 2019-10-29 2020-01-17 华中科技大学 桥接式微纳结构传感单元的阵列传感器的制备方法及产品

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824831B (zh) * 2014-02-20 2016-08-17 清华大学 一种封装基板及其制备方法
CN108601241B (zh) * 2018-06-14 2021-12-24 环旭电子股份有限公司 一种SiP模组及其制造方法
TWI766271B (zh) * 2020-04-30 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222151A (ja) * 1985-03-27 1986-10-02 Ibiden Co Ltd 半導体搭載用プリント配線板の製造方法
JPH0864875A (ja) * 1994-08-25 1996-03-08 Sharp Corp 熱電変換装置の製造方法
CN101593733A (zh) * 2009-06-29 2009-12-02 晶方半导体科技（苏州）有限公司 封装结构
CN102931156A (zh) * 2012-10-08 2013-02-13 日月光半导体制造股份有限公司 半导体芯片的构造及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222151A (ja) * 1985-03-27 1986-10-02 Ibiden Co Ltd 半導体搭載用プリント配線板の製造方法
JPH0864875A (ja) * 1994-08-25 1996-03-08 Sharp Corp 熱電変換装置の製造方法
CN101593733A (zh) * 2009-06-29 2009-12-02 晶方半导体科技（苏州）有限公司 封装结构
CN102931156A (zh) * 2012-10-08 2013-02-13 日月光半导体制造股份有限公司 半导体芯片的构造及制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110702753A (zh) * 2019-10-29 2020-01-17 华中科技大学 桥接式微纳结构传感单元的阵列传感器的制备方法及产品
CN110702753B (zh) * 2019-10-29 2020-09-08 华中科技大学 桥接式微纳结构传感单元的阵列传感器的制备方法及产品

Also Published As

Publication number Publication date
CN103531554B (zh) 2016-08-10
CN103531554A (zh) 2014-01-22
CN106098661B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
US9515006B2 (en) 3D device packaging using through-substrate posts
US8053898B2 (en) Connection for off-chip electrostatic discharge protection
TWI397165B (zh) 半導體裝置
DE112012002506B4 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
CN107527889B (zh) 半导体装置封装
CN102576699A (zh) 包含形成于低k金属化系统上的应力缓冲材料的半导体装置
DE102018124689A1 (de) Induktionsspulenstruktur für integrierten Schaltkreis
US20140054796A1 (en) Stacked microelectronic packages having patterened sidewall conductors and methods for the fabrication thereof
CN108022871A (zh) 半导体封装及其制造方法
WO2013012450A1 (en) Inductive structure formed using through silicon vias
CN106098661A (zh) 半导体组件及其制造方法
CN105514073B (zh) 具有限制层的互连结构
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN105470235A (zh) 中介板及其制法
US7709956B2 (en) Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
CN103066048B (zh) 具有支撑体的封装基板、封装结构及其制法
CN109148409A (zh) 半导体芯片
CN106531642A (zh) 一种芯片封装结构及其制备方法
CN104538374B (zh) 芯片尺寸封装的pin二极管及其制作方法
CN106206500A (zh) 半导体封装
CN101877336A (zh) 集成电路结构与形成集成电路结构的方法
CN102931156A (zh) 半导体芯片的构造及制作方法
DE112016007576T5 (de) Ein halbleitergehäuse, umfassend einen aktiven die auf waferebene und eine externe die-befestigung
US6404040B1 (en) Semiconductor device with metal peripheral area
US20190164782A1 (en) Semiconductor device package having a multi-portion connection element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant