CN106098627A - 带有完全自对准的发射极-硅的BiMOS器件及其制造方法 - Google Patents

带有完全自对准的发射极-硅的BiMOS器件及其制造方法 Download PDF

Info

Publication number
CN106098627A
CN106098627A CN201610275892.5A CN201610275892A CN106098627A CN 106098627 A CN106098627 A CN 106098627A CN 201610275892 A CN201610275892 A CN 201610275892A CN 106098627 A CN106098627 A CN 106098627A
Authority
CN
China
Prior art keywords
layer
district
substrate
sealing coat
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610275892.5A
Other languages
English (en)
Other versions
CN106098627B (zh
Inventor
F.霍夫曼
D.曼格
A.普里比尔
M.普罗布斯特
S.特根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106098627A publication Critical patent/CN106098627A/zh
Application granted granted Critical
Publication of CN106098627B publication Critical patent/CN106098627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开带有完全自对准的发射极‑硅的BiMOS器件及其制造方法。实施例提供用于制造双极结型晶体管的方法。所述方法包括提供第一传导类型的衬底和布置在所述衬底上的层堆叠，其中层堆叠包括布置在所述衬底的表面区上的第一隔离层、布置在第一隔离层上的牺牲层以及布置在牺牲层上的第二隔离层，其中层堆叠包括通过第二隔离层、牺牲层和第一隔离层直到衬底的表面区形成在层堆叠中的窗口。所述方法进一步包括在层堆叠的窗口之内的衬底上提供第一半导体类型的集电极层。所述方法进一步包括在层堆叠的窗口之内的集电极层上提供第二半导体类型的基极层。所述方法进一步包括在层堆叠的窗口之内的基极层上提供发射极层或包括发射极层的发射极层堆叠。

Description

带有完全自对准的发射极-硅的BiMOS器件及其制造方法
技术领域
实施例涉及用于制造双极结型晶体管的方法。进一步的实施例涉及用于制造BiMOS器件（BiMOS是把双极结型晶体管和MOS器件（MOS=金属-氧化物-半导体）集成在一个单个集成电路器件中的半导体技术）的方法。进一步的实施例涉及BiMOS器件。一些实施例涉及特征为带有有利的垂直尺寸的完全自对准的发射极-硅的BiCMOS结构（BiCMOS是把双极结型晶体管和CMOS晶体管（CMOS=互补金属-氧化物-半导体）集成在一个单个集成电路器件中的半导体技术）。
背景技术
在其中相对于集电极和基极以自对准的方式制造发射极的常见的BiCMOS架构中，依靠镶嵌工艺（damascene process）使发射极硅图案化。然而，所述工艺流程不可避免地导致发射极硅的上部边缘被置于CMOS栅极的上部边缘以上。由于较长的馈线长度，这导致发射极电阻的增加，这对双极器件的切换频率具有负面影响。
到目前为止，通过在GC形貌（GC=栅极导体）上停止的多晶CMP工艺（CMP=化学机械抛光）来使发射极图案化。这导致在晶片边缘处的图案破坏，以及发射极高度对在各种布局当中的多于±30 nm的特定布局（占据密度、围绕物）的强烈依赖关系。
因此，将期望具有允许（大体上）独立于BiMOS器件的MOS器件的栅极高度来调整BiMOS器件的双极结型晶体管的发射极高度的用于制造BiMOS器件的概念。
发明内容
实施例提供用于制造双极结型晶体管的方法。所述方法包括提供第一传导类型的衬底和布置在所述衬底上的层堆叠，其中层堆叠包括布置在所述衬底的表面区上的第一隔离层、布置在第一隔离层上的牺牲层以及布置在牺牲层上的第二隔离层，其中层堆叠包括通过第二隔离层、牺牲层和第一隔离层直到衬底的表面区而形成在层堆叠中的窗口。所述方法进一步包括在层堆叠的窗口之内的衬底上提供第一半导体类型的集电极层。所述方法进一步包括在层堆叠的窗口之内的集电极层上提供第二半导体类型的基极层。所述方法进一步包括在层堆叠的窗口之内的基极层上提供发射极层或包括发射极层的发射极层堆叠，使得获得层堆叠的窗口的过量填注，其中发射极层具有第一半导体类型。所述方法进一步包括选择性移除发射极层或发射极层堆叠至少直到第二隔离层。
进一步的实施例提供用于在相同衬底上制造BiMOS器件（即，双极结型晶体管和MOS器件）的方法。所述方法包括提供第一传导类型的衬底。所述方法进一步包括在衬底的表面区上提供MOS器件。所述方法进一步包括提供层堆叠，其中所述层堆叠被布置在所述衬底的表面区上并且在MOS器件上的MOS区中，其中所述层堆叠包括布置在所述衬底的表面区上并且在MOS器件上的MOS区中的第一隔离层、布置在第一隔离层上的牺牲层和布置在牺牲层上的第二隔离层，其中层堆叠包括在不同于MOS区的双极区中的通过第二隔离层、牺牲层和第一隔离层直到衬底的表面区形成在层堆叠中的窗口。所述方法进一步包括在层堆叠的窗口之内的衬底上提供第一半导体类型的集电极层。所述方法进一步包括在层堆叠的窗口之内的集电极层上提供第二半导体类型的基极层。所述方法进一步包括在层堆叠的窗口之内的基极层上提供发射极层或包括发射极层的发射极层堆叠，使得获得层堆叠的窗口的过量填注并且使得发射极层或发射极层堆叠也在MOS区中被布置在第二隔离区域中，其中发射极层具有第一半导体类型。所述方法进一步包括在双极区和MOS区中选择性移除发射极层或发射极层堆叠至少直到第二隔离层。
进一步的实施例提供BiMOS器件。所述BiMOS器件包括第一传导类型的衬底、布置在MOS区中的衬底的表面区上的MOS器件、布置在衬底的表面区上并且在MOS区中的MOS器件上的层堆叠。层堆叠包括布置在衬底的表面区上并且在MOS器件上的MOS区中的第一隔离层、布置在第一隔离层上的牺牲层以及布置在牺牲层上的第二隔离层。进一步地，层堆叠包括在不同于MOS区的双极区中的通过第二隔离层、牺牲层和第一隔离层直到衬底的表面区形成在层堆叠中的窗口。进一步地，BiMOS器件包括布置在双极区中的衬底的表面区上的双极结型晶体管，其中双极结型晶体管包括布置在层堆叠的窗口之内的衬底上的第一半导体类型的集电极层、布置在层堆叠的窗口之内的集电极层上的第二半导体类型的基极层以及布置在层堆叠的窗口之内的基极层上的发射极层或包括发射极层的发射极层堆叠，其中发射极层具有第一半导体类型。由此，在衬底的表面区与双极结型晶体管的发射极层或发射极层堆叠的上部区之间的距离小于在衬底的表面区与在MOS区中的牺牲层的上部表面区之间的距离。
附图说明
参考附图在本文中描述本发明的实施例。
图1示出根据实施例的用于制造双极结型晶体管的方法的流程图；
图2a示出根据实施例的在提供衬底以及布置在衬底上的层堆叠之后的双极结型晶体管的示意性横截面视图；
图2b示出根据进一步的实施例的在提供衬底以及布置在衬底上的层堆叠之后的双极结型晶体管的示意性横截面视图；
图2c示出根据进一步实施例的在提供衬底以及布置在衬底上的层堆叠之后的双极结型晶体管的示意性横截面视图；
图2d示出根据实施例的在移除在图2b和2c中示出的顶层之后的双极结型晶体管的示意性横截面视图。
图2e示出根据实施例的在层堆叠的窗口之内的集电极层上提供第二半导体类型的基极层之后的双极结型晶体管的示意性横截面视图；
图2f示出根据实施例的在层堆叠的窗口的侧壁上提供间隔部之后的双极结型晶体管的示意性横截面视图；
图2g示出根据实施例的在层堆叠的窗口之内的基极层上提供包括发射极层的发射极层堆叠使得获得层堆叠的窗口的过量填注之后的双极结型晶体管的示意性横截面视图；
图2h示出根据实施例的在选择性移除发射极层或发射极层堆叠至少直到第二隔离层之后的双极结型晶体管的示意性横截面视图；
图3示出根据实施例的用于制造BiMOS器件的方法的流程图；
图4a示出根据实施例的在双极区中和在MOS区中选择性移除发射极层或发射极层堆叠至少直到第二隔离层之前的BiMOS器件的示意性横截面视图；
图4b示出根据实施例的在双极区中和在MOS区中选择性移除发射极层或发射极层堆叠至少直到第二隔离层之后的BiMOS器件的示意性横截面视图；
图4c示出根据实施例的最终BiMOS器件的示意性横截面视图；
图5a示出根据实施例的在层堆叠的窗口之内的基极层上提供包括发射极层的发射极层堆叠，使得获得层堆叠的窗口的过量填注并且使得发射极层堆叠也在MOS区中被布置在第二隔离层上之后的BiMOS器件的示意性横截面视图；
图5b在图中示出针对250 nm的发射极宽度的由共形沉积引起的凹陷与沉积厚度的比例（凹陷/沉积（divot/dep））；
图5c（包括图5c-1和图5c-2）在表中示出作为沉积的硅厚度和发射极宽度的函数的凹陷深度（相对凹陷深度和绝对凹陷深度）；
图6a示出BiMOS器件的双极区的扫描电子显微镜图像；
图6b示出BiMOS器件的双极区的扫描电子显微镜图像；
图6c示出BiMOS器件的MOS区的扫描电子显微镜图像
图7a示出带有新的电介质堆叠的BiMOS器件的MOS区的扫描电子显微镜图像。
图7b示出在CMOS栅极形貌上的传统沉积的台阶覆盖的扫描电子图像。
相等或等同元件或者带有相等或等同功能性的元件在下面的描述中由相等或等同的参考数字来表示。
具体实施方式
图1示出用于制造双极结型晶体管（BJT）的方法10的流程图。方法包括提供第一传导类型的衬底以及布置在衬底上的层堆叠的步骤12，其中所述层堆叠包括布置在衬底的表面区上的第一隔离层、布置在第一隔离层上的牺牲层以及布置在牺牲层上的第二隔离层，其中所述层堆叠包括通过第二隔离层、牺牲层和第一隔离层直到衬底的表面区而形成在层堆叠中的窗口。所述方法进一步包括在层堆叠的窗口之内的衬底上提供第一半导体类型的集电极层的步骤14。所述方法进一步包括在层堆叠的窗口之内的集电极层上提供第二半导体类型的基极层的步骤16。所述方法进一步包括在层堆叠的窗口之内的基极层上提供发射极层或包括发射极层的发射极层堆叠，使得获得层堆叠的窗口的过量填注的步骤18，其中所述发射极层具有第一半导体类型。所述方法进一步包括选择性移除发射极层或发射极层堆叠至少直到第二隔离层的步骤20。
在下面，关于示出在用于制造双极结型晶体管的方法10的不同步骤之后的双极结型晶体管的示意性横截面视图的图2a至2h来具体描述用于制造双极结型晶体管的方法10。
图2a示出在提供衬底102和布置在衬底102上的层堆叠104之后的双极结型晶体管100的示意性横截面视图。衬底102能够具有第一传导类型。层堆叠104能够包括布置在衬底102的表面区108上的第一隔离层106、布置在第一隔离层106上的牺牲层110以及布置在牺牲层110上的第二隔离层112。层堆叠104能够包括通过第二隔离层112、牺牲层110和第一隔离层106直到衬底102的表面区108形成在层堆叠104中的窗口114。
观察到如在本文中使用的表达“布置在…上”可以指代第一层（例如，第一隔离层106）被直接布置在第二层（例如，衬底102）上，即在第一层与第二层之间没有第三层。然而如在本文中使用的表达“布置在…上”还可以指代第三层被布置在第一层（例如，第一隔离层106）与第二层（例如，衬底102）之间。
第一隔离层106和第二隔离层112中的至少一个能够包括小于9的相对介电常数。根据示例性实施方式，第一隔离层106和第二隔离层112当中的至少一个能够包括小于7的相对介电常数。当牺牲层是SiN（氮化硅）层时，第一隔离层106和/或第二隔离层112的相对介电常数可以被选择为小于7。进一步地，第一隔离层106和第二隔离层112当中的至少一个能够包括小于4.5的相对介电常数。例如，第一隔离层106和第二隔离层112当中的至少一个能够是包括4.3的相对介电常数的SiO2（二氧化硅）层。
因此，如在图2a中所指示的那样，第一隔离层能够是第一SiO2层，其中第二隔离层能够是第二SiO2层。由此第一隔离层106和第二隔离层112当中的至少一个能够是HDP SiO2层（HDP=高密度等离子体），即使用高密度等离子体工艺制造的SiO2层。
图2b示出根据进一步的实施例的在提供衬底102以及布置在衬底102上的层堆叠104之后的双极结型晶体管100的示意性横截面视图。与图2a相比，层堆叠104可以可选择地进一步包括布置在第二隔离层112上的顶层（或顶掩模）120。顶层120例如能够是SiN层（或SiN硬掩模）。由此，窗口114能够也通过顶层120形成在层堆叠104中。
图2c示出根据进一步实施例的在提供衬底102和布置在衬底102上的层堆叠104之后的双极结型晶体管100的示意性横截面视图。与图2a相比，层堆叠104可以可选择地进一步包括布置在第二隔离层112上的顶层（或顶掩模）120。顶层120例如能够是碳层（或碳硬掩模）。能够使用化学气相沉积（CVD）来制造碳层。由此，窗口114能够也通过顶层120形成在层堆叠104中。
如在图2b和2c中指示的那样，第一隔离106和第二隔离层112可以包括相对于牺牲层110和可选择的顶层120的拉回（pullback）。例如，如已经提到的那样，第一隔离层106和第二隔离层112能够是SiO2层，其中在那个情况下可以使用HF刻蚀工艺（HF=氢氟酸）来获得所述拉回。
图2d示出在移除示出在图2b和图2c中示出的顶层120之后的双极结型晶体管100的示意性横截面视图。如关于图2b和2c所讨论的那样，顶掩模120能够分别是SiN硬掩模或碳硬掩模。能够例如通过顶SiN RTCVD（RTCVD=快速热化学气相沉积）SiN（在HFEG（HFEG=氢氟乙二醇（HFEG）中的快速刻蚀或者通过假SiN LPCVD（LPCVD=低压化学气相沉积）（在HFEG中的缓慢刻蚀）来移除SiN硬掩模。能够在SiO2拉回之后通过由O2（氧气）等离子体进行的无损剥离或者通过干法和/或湿法刻蚀工艺来移除（CVD）碳硬掩模（作为掩模层）。
如在图2d中示出的那样，形成在层堆叠104中的窗口114能够包括在第一隔离层106之间的第一区域122和在第二隔离层112之间的第二区域124当中的至少一个中的梯形形式。在图2d中，层堆叠104的窗口114包括在第一隔离层106之间的第一区域122中的梯形形式和在第二隔离层112之间的第二区域124中的梯形形式两者。由此，在第一隔离层之间的第一区域122的梯形形式的两个底边中的较短的一个能够面向牺牲层110。相似地，在第二隔离层之间的第二区域124的梯形形式的两个底边中的较短的一个能够面向牺牲层110。
换言之，面向层堆叠104的窗口114的第一隔离层106和第二隔离层112当中的至少一个的侧面能够至少部分变圆或弄斜（变尖）。由此，第一隔离层106和第二隔离层112当中的至少一个的侧面能够至少部分变圆或弄斜，使得窗口114的开口朝向牺牲层110小于朝向衬底102的表面区108或第二隔离层112的上部表面区128。例如，第一隔离层106和第二隔离层112当中的至少一个能够是SiO2层。在那种情况下，能够依靠（或使用）高密度等离子体（HDP）工艺（例如HDP SiO2）来获得至少部分变圆或弄斜的侧面。
进一步地，第一隔离层106和第二隔离层112当中的至少一个能够包括具有第一刻蚀率的第一隔离子层106_1和112_1以及具有不同于第一刻蚀率的第二刻蚀率的第二隔离子层106_2和112_2。
如已经提到的那样，第一隔离层106和第二隔离层112当中的至少一个能够是SiO2层。在那种情况下，第一隔离子层106_1和112_1能够是HDP SiO2子层，例如使用高密度等离子体工艺制造的SiO2层，其中第二隔离子层106_2和112_2能够是共形SiO2子层。由此，针对第一隔离层106，第二隔离子层（共形SiO2子层）106_2可以被布置在衬底102上，其中第一隔离子层（HDP SiO2子层）106_1可以被布置在第二隔离子层（共形SiO2子层）106_2上。针对第二隔离层112，第一隔离子层（HDP SiO2子层）112_1可以被布置在牺牲层110上，其中第二隔离子层（共形SiO2子层）112_2可以被布置在第一隔离子层（HDP SiO2子层）112_1上。
在图2d中由从高到低的箭头指示第一和第二SiO2层106和112的渐变的湿法刻蚀率。可以通过短时热PHOS（PHOS=）或HFEG来获得第一和/或第二隔离层106和112的至少部分变圆或变尖。例如，可以通过稀HF湿法刻蚀或者通过干法刻蚀来获得第一和/或第二隔离层106和112的锥形。
注意到在没有在图2b和2c中示出的可选择的顶层120的情况下也可以获得层堆叠104的以上描述的形状。
与图2a相比，图2d进一步示出在层堆叠104的窗口140之内的衬底102上提供的第一半导体类型的集电极层130。例如，可以在层堆叠104的窗口114之内的衬底102上（并且在第一隔离层106上）外延生长集电极层130。集电极层130能够是硅集电极层。
图2e示出在层堆叠104的窗口114之内的集电极层130上提供第二半导体类型的基极层132之后的双极结型晶体管100的示意性横截面视图。例如，可以在层堆叠104的窗口114之内的集电极层130上外延生长基极层132。基极层132能够是SiGe（硅锗）层。因此，双极结型晶体管（BJT）100能够是异质结型双极晶体管（HBT）。
图2f示出在层堆叠104的窗口114的侧壁上提供间隔部（发射极-基极间隔部）140之后的双极结型晶体管100的示意性横截面视图。间隔部140可以包括在层堆叠104的窗口114的侧壁上提供的SiO2层142。可选地，间隔部可以进一步包括在SiO2层142上提供的SiN层144。
图2g示出在层堆叠104的窗口114之内在基极层132上（并且在间隔部140上）提供包括发射极层152的发射极层堆叠150使得获得层堆叠104的窗口114的过量填注之后的双极结型晶体管100的示意性横截面视图。发射极层152能够具有第一半导体类型。
提供发射极层堆叠150能够包括在层堆叠104的窗口114之内的基极层132上生长发射极层152以及在发射极层152上沉积可选择的盖层154。例如，能够在基极层132上外延生长发射极层。由此在图2g中，用参考数字152’来指示发射极层152的单晶生长部分。盖层154能够是多晶硅盖层。能够使用避免在多晶硅盖层154中的空隙的工艺来沉积多晶硅盖层154。例如，LPCVD（LPCVD=低压化学气相沉积）能够用于沉积多晶硅盖层154。
代替提供包括发射极152和盖层154的发射极层堆叠150，还可能在层堆叠104的窗口114之内的基极层132上（仅仅）提供发射极层152，使得获得层堆叠104的窗口114的过量填注。
如在图2g中示出的那样，发射极宽度（EW）能够变尖以便避免接缝（seam）。
图2h示出在选择性移除发射极层152或发射极层堆叠150至少直到第二隔离层112之后的双极结型晶体管100的示意性横截面视图。如在图2h中指示的那样，可选择地，发射极层152或发射极层堆叠150能够被选择性移除直到获得在层堆叠104的窗口114之内的发射极层152或发射极层堆叠150的过刻蚀，使得发射极层堆叠150或发射极层152的上部表面区156低于第二隔离层112的上部表面区128。
例如，能够使用干法刻蚀工艺来选择性移除发射极层152或发射极堆叠层150。自然，也可以使用湿法刻蚀工艺。进一步地，刻蚀工艺可以是各向同性刻蚀工艺。换言之，带有端点的各向同性凹入能够用于移除发射极层152或发射极层堆叠150。可选择地，可以获得例如±15 nm的过刻蚀。例如，具有220 nm宽度的发射极可以具有在30 nm与80 nm之间的所得到的高度。
观察到在本文中使用的表达“选择性移除”意指（大体上）仅仅移除发射极层152或发射极层堆叠150，或者换言之，移除发射极层152或发射极层堆叠150而不移除第二隔离层112。
第一半导体类型能够是n型，即主要包括自由电子作为电荷载流子的半导体材料，其中第二半导体类型能够是p型，即主要包括自由空穴作为电荷载流子的半导体材料。
以上描述的用于制造双极结型晶体管100的方法10能够有利地用于制造BiMOS器件。BiMOS是在一个单个集成电路器件中集成双极结型晶体管和MOS器件（MOS=金属-氧化物-半导体）（例如，MOS晶体管）的半导体技术。
图3示出用于在相同衬底上制造BiMOS晶体管器件（即，双极结型晶体管和MOS器件（例如，MOS晶体管））的方法30的流程图。所述方法包括提供第一传导类型的衬底的步骤32。所述方法进一步包括在衬底的表面区上提供MOS器件（例如，MOS晶体管、MOS电阻器或电容器）的步骤34。所述方法进一步包括提供层堆叠的步骤36，其中层堆叠被布置在衬底的表面区上并且在MOS器件上的MOS区中，其中层堆叠包括布置在衬底的表面区上并且在MOS器件上的MOS区中的第一隔离层、布置在第一隔离层上的牺牲层和布置在牺牲层上的第二隔离层，其中层堆叠包括在不同于MOS区的双极区中的通过第二隔离层、牺牲层和第一隔离层直到衬底的表面区形成在层堆叠中的窗口。所述方法进一步包括在层堆叠的窗口之内的衬底上提供第一半导体类型的集电极层的步骤38。所述方法进一步包括在层堆叠的窗口之内的集电极层上提供第二半导体类型的基极层的步骤40。所述方法进一步包括步骤42：在层堆叠的窗口之内的基极层上提供发射极层或包括发射极层的发射极层堆叠，使得获得层堆叠的窗口的过量填注并且使得发射极层或发射极层堆叠也在MOS区中被布置在第二隔离区域上，其中发射极层具有第一半导体类型。方法进一步包括在双极区和MOS区中选择性移除发射极层或发射极层堆叠至少直到第二隔离层的步骤44。
随后，假设MOS器件是MOS晶体管。然而，MOS器件也能够是与MOS晶体管相比导致相同或相似形貌的电阻器或电容器。
在下面，关于示出在用于制造BiMOS器件的方法30的不同步骤之后的BiMOS器件的示意性横截面视图的图4a至4c来具体描述用于制造BiMOS器件的方法30。
图4a示出在双极区中和在MOS区中选择性移除发射极层152或发射极层堆叠150至少直到第二隔离层112之前的BiMOS器件200的示意性横截面视图。
进一步地，图4a示出在BiMOS器件200的双极区中的双极结型晶体管100。BiMOS器件200的双极结型晶体管100与贯穿图1至2h所示出并且讨论的双极结型晶体管100相等或等同，使得其描述也适用于在图4a至4c中示出的BiMOS器件200的双极结型晶体管100。
此外，图4a示出在BiMOS器件200的MOS区中的MOS晶体管202，或者更确切地说示出MOS晶体管202的栅极。层堆叠104被布置在MOS晶体管202上的MOS区中并且在衬底102上的MOS晶体管202周围的区域中。
层堆叠104能够被提供在衬底的表面区108上并且在MOS晶体管202上，使得由掩埋的MOS晶体管202（掩埋在层堆叠104之下）所导致的第二隔离层112的测平（leveling）包括相对于衬底102的表面区108的30°（或20°或10°或5°）的最大倾斜。换言之，如在图4a中所指示的那样，层堆叠104能够被提供成使得获得小于30°的侧壁角度，这是对于无残余多晶凹入工艺所期望的。
进一步地，如在图4a中所指示的那样，由用于制造在本文中公开的BiMOS器件200的方法30可获得在双极结型晶体管100与MOS晶体管202之间，或者更确切地说在面向MOS晶体管202的间隔部140的侧壁141与MOS晶体管202的栅极的侧壁203之间的1.5 µm或更少的距离（沿着平行于衬底102的表面108的几何线）。与此相反，传统基于CMP的制造方法将需要大于10 µm的距离以从较低洼的区移除材料。
进一步地，在面向MOS晶体管202的发射极窗口114的面（或侧壁）与面向双极晶体管100的MOS晶体管202的栅极（MOS器件多晶（栅极导体或多晶导体）的面（或侧壁）203之间的距离能够小于200 nm、500 nm、1 µm、1.5 µm或者3 µm。
对于130 nm和90 nm技术，目标栅极接触高度是150 nm，其中估计120 nm的最小值以及180 nm的最大值。
进一步地，如能够由图4a得到的那样，由于HDP台阶覆盖（HDP=高密度等离子体）在MOS区中没有收聚（pinching）结构。
图4b示出在双极区中和在MOS区中选择性移除发射极层152或发射极层堆叠150至少直到第二隔离层112之后的BiMOS器件200的示意性横截面视图。由此，在双极区中和在MOS区中移除发射极层152或发射极层堆叠150直到第二隔离层112而不移除层堆叠104，或者更确切地说而不移除第二隔离层112。
在图4b中，由箭头指示数个距离或高度。具体地，D1指示第一隔离层106的高度。D2指示牺牲层110的高度。D3指示MOS晶体管202，或者更确切地说MOS晶体管202的栅极接触的高度。D4指示集电极层130和基极层132的高度。D5指示在牺牲层110的顶表面区与在双极区中的发射极层的顶表面区156之间的距离。D6指示发射极层152或发射极层堆叠150的高度。
在双极区中和在MOS区中能够移除发射极层152或发射极层堆叠150直到第二隔离层112，使得在衬底102的表面区108与双极结型晶体管的发射极层152或发射极层堆叠150的上部表面区156之间的距离小于在衬底102的表面区108和在MOS区（直接在MOS晶体管202以上）中的牺牲层110的上部表面区157之间的距离。换言之，发射极电极的顶水平面156可以比D1 + D2 + D3更靠近硅衬底102。
进一步地，能够移除发射极层152或发射极层堆叠150使得在衬底102的表面区108与双极结型晶体管100的发射极层152或发射极层堆叠150的上部区156之间的距离小于在衬底102的表面区108与在MOS区（在MOS晶体管202以上）中的第一隔离层106的上部表面区158之间的距离。换言之，发射极电极的顶水平面156可以比D1 + D3更靠近硅衬底102。
进一步地，能够移除发射极层152或发射极层堆叠150，使得在衬底102的表面区108与发射极层152或发射极层堆叠150的上部区156之间的距离小于或等于在衬底102的表面区108与MOS晶体管202的上部表面区160之间的距离。换言之，发射极电极的顶水平面156能够比D3更靠近硅衬底102。这是最积极的（aggressive）情况。它允许更短的HBT堆叠（HBT=异质结型双极晶体管）以及因此更快速的器件。
在下面，给出针对SiGe异质结型双极晶体管的目标尺寸。第一隔离层106的高度D1能够在50与85 nm之间（更小的值用于高性能）。牺牲层110的高度D2能够在40与80 nm之间（同上）。MOS晶体管（或MOS栅极）202的高度D3能够在105与190 nm之间（下限按照可靠性，示例：90 nm技术）。集电极130和基极132一起的高度D4能够是65至125 nm（更小就更快速）。在牺牲层110的顶表面区与在双极区中的发射极的顶表面区156之间的距离D5能够在0与40nm之间。发射极层152或发射极层堆叠150的高度能够在40至60 nm之间（最小值由硅化工艺限制）。
图4c示出根据实施例的最终BiMOS器件200的示意性横截面视图。与图4b相比，在双极区中牺牲层110已由接触双极结型晶体管100的基极层132的接触层170代替。进一步地，SiN层172已被提供在衬底102上，在双极区中在接触层170和发射极层152或发射极堆叠层150上，并且在MOS区中在MOS晶体管202上，或者更确切地说在MOS晶体管202的栅极上。此外，已提供经由接触层170接触基极层132、发射极层152、MOS晶体管202的栅极和MOS晶体管202的源极/漏极的接触180。
在图4c中，也指示了在图4b中已经指示的距离D1至D5。
由此，双极结型晶体管100的发射极层152或发射极层堆叠150的上部表面区156能够小于在衬底102的表面区108与在双极区中的接触层170的上部表面区之间的距离与在衬底102的表面区108与在MOS区中的MOS晶体管202的上部表面区160之间的距离的和。换言之，发射极电极的顶水平面156可以比D1 + D2 + D3更靠近硅衬底102。
进一步地，在衬底102的表面区108与双极结型晶体管100的发射极层152或发射极层堆叠150的上部表面区156之间的距离能够小于在衬底102的表面区108与在双极区中的第一隔离层106的上部表面区173之间的距离与在衬底102的表面区108与在MOS区中的MOS晶体管202的上部表面区160之间的距离的和。换言之，发射极电极的顶水平面156可以比D1+ D3更靠近硅衬底102。
进一步地，在衬底102的表面区108与双极结型晶体管100的发射极层152或发射极层堆叠150的上部区之间的距离能够小于或等于在衬底102的表面区108与在MOS区中的MOS晶体管的上部表面区160之间的距离。换言之，发射极电极的顶水平面156可以比D3更靠近硅衬底102。
图5a示出在层堆叠104的窗口114之内的基极层132上提供包括发射极层152的发射极层堆叠150，使得获得层堆叠104的窗口114的过量填注并且使得发射极层堆叠150也在MOS区中被布置在第二隔离层112上（在图5a中未示出）之后的BiMOS器件202的示意性横截面视图。因此，图5a与图4a大体上示出相同，使得图4a的描述也适用于在图5a中示出的BiMOS器件202。然而，与图4a相比，在图5a中进一步通过箭头指示发射极宽度（EW）、多晶硅层154的高度以及凹陷。进一步地，在图5a中指示高度h，该高度h描述直接在发射极层152以上的多晶硅发射极层154的高度。
由此，图5a示出其中多晶硅发射极层154的厚度或高度r0等于发射极宽度（EW_CD）的特殊情况。在那种情况下，凹陷深度能被计算成：
凹陷深度=
一般地，一般情况，凹陷深度能够被计算成：
因此，针对400 nm沉积预期～20 nm（或者更小）的凹陷。
图5b在图中示出针对250 nm的发射极宽度（EW_CD）的从共形沉积引起的凹陷与沉积厚度的比例（凹陷/沉积）。由此，纵坐标描述凹陷深度与沉积的膜厚度的比例，并且横坐标描述沉积的膜厚度。
图5c在表中示出作为沉积的硅厚度和发射极宽度的函数的凹陷深度（相对凹陷深度和绝对凹陷深度）。进一步地，在图5c中，给出关系。由此，在图5c中，箭头指示可能的目标配置。以nm来指示所有值。
图6a和6b示出BiMOS器件200窗口的双极区的扫描电子显微镜图像，所述BiMOS器件200窗口用发射极材料填充并且随后凹入到潜在目标深度。进一步地，图6a和图6b示出指示122 nm和95nm的凹入深度，其紧密地匹配根据针对发射极凹入在图5c中示出的凹入深度计算而得到的预测的差值。
注意到针对图6a和6b，根据凹陷计算预期25 nm的差值。
图6c示出BiMOS器件200的MOS区的扫描电子显微镜图像。从图6c能够看到所述工艺实现令人惊讶的平坦的最终形貌。
图7a示出带有新的电介质堆叠（LPCVD与HDP SiO2 / LPSiN / HDP SiO2）的BiMOS器件的MOS区的扫描电子显微镜图像。由HDP 2x SiO2 获得的轮廓具有小于10°的侧壁角度。
图7b示出在CMOS栅极形貌上的传统沉积的台阶覆盖的扫描电子图像。注意到这不是目标堆叠，不同的技术（从底部到顶部：LPCVD SiO2、多晶硅、SiN）。
如在以上的讨论之后变得清楚的那样，提供其中相对于集电极和基极将以自对准的方式生成发射极的BiMOS（或BiCMOS）架构。目前，依靠镶嵌工艺来使发射极硅图案化。然而，这个工艺流不可避免地导致发射极硅的上部边缘被置于CMOS栅极的上部边缘以上。由于较长的馈线长度，这导致发射极电阻的增加，这对双极器件的切换频率具有负面影响。通过在本文中公开的制造方法解决了所述问题，发射极的高度不再直接与MOS栅极的高度联系。进一步地，同时减少了工艺容限和工艺复杂性。
到目前为止，如之前所描述的那样已由包含在PC形貌上的停止的多晶CMP工艺来使发射极图案化。结果是与在晶片边缘处的图案破坏以及发射极高度对在各种布局当中的多于±30 nm的特定布局（占据密度、围绕物）的强烈依赖关系有关的以上描述的问题。
代替使用包含预平坦化的CMP工艺，建议沉积和基于干法刻蚀的凹入工艺的有利组合。
因此，优点是发射极高度可以被设置成独立于MOS栅极高度，特别地被设置成比MOS栅极高度低得多。这允许使发射极的馈线电阻最小化。进一步地，优点是垂直容限预期被减少到小于所述值的一半，由此相当多地减少电气参数的容限。针对fmax > 500 GHz的HBT（异质结型双极晶体管），发射极的馈线电阻是器件性能的决定性量。进一步地，优点是可以减少工艺成本，由于能够避免昂贵的CMP工艺。
实施例提供HBT架构，其中发射极高度可以被设置成独立于MOS形貌以便使馈线电阻最小化。

Claims (25)

1.一种用于制造双极结型晶体管（100）的方法（10），所述方法（10）包括：
提供（12）第一传导类型的衬底（102）和布置在所述衬底（102）上的层堆叠（104），其中层堆叠（104）包括布置在所述衬底（102）的表面区（108）上的第一隔离层（106）、布置在第一隔离层（106）上的牺牲层（110）以及布置在牺牲层（110）上的第二隔离层（112），其中层堆叠（104）包括通过第二隔离层（112）、牺牲层（110）和第一隔离层（106）直到衬底（102）的表面区（108）形成在层堆叠（104）中的窗口（114）；
在层堆叠（104）的窗口（114）之内的衬底（102）上提供（14）第一半导体类型的集电极层（130）；
在层堆叠（104）的窗口（114）之内的集电极层上提供（16）第二半导体类型的基极层（132）；
在层堆叠（104）的窗口（114）之内的基极层（132）上提供（18）发射极层（152）或包括发射极层（152）的发射极层堆叠（150），使得获得层堆叠（104）的窗口（114）的过量填注，其中发射极层（152）具有第一半导体类型；以及
选择性移除（20）发射极层（152）或发射极层堆叠至少直到第二隔离层（112）。
2.根据权利要求1所述的用于制造的方法（10），其中形成在层堆叠（104）中的窗口（114）包括在第一隔离层（106）之间的第一区域和在第二隔离层（112）之间的第二区域当中的至少一个中的梯形形式。
3.根据权利要求1所述的用于制造的方法（10），其中面向层堆叠（104）的窗口（114）的第一隔离层（106）和第二隔离层（112）当中的至少一个的侧面至少部分变圆或者弄斜。
4.根据权利要求1所述的用于制造的方法（10），其中提供发射极层（152）包括在层堆叠（104）的窗口（114）之内的基极层（132）上生长发射极层（152）。
5.根据权利要求1所述的用于制造的方法（10），其中提供发射极层堆叠（150）包括在层堆叠（104）的窗口（114）之内的基极层（132）上生长发射极层（152）并且在发射极层（152）上沉积盖层（154）。
6.根据权利要求1所述的用于制造的方法（10），其中间隔部（140）在提供发射极层（152）或发射极层堆叠（150）之前被提供在层堆叠（104）的窗口（114）的侧壁上。
7.根据权利要求1所述的用于制造的方法（10），其中选择性移除发射极层（152）或发射极层堆叠（150）直到获得在层堆叠（104）的窗口（114）之内的发射极层（152）或发射极层堆叠（150）的过刻蚀，使得发射极层（152）或发射极层堆叠（150）的上部表面区（156）低于第二隔离层（112）的上部表面区（128）。
8.根据权利要求1所述的用于制造的方法（10），其中使用干法刻蚀工艺来选择性移除发射极层（152）或发射极堆叠层（150）。
9.根据权利要求1所述的用于制造的方法（10），其中第一隔离层（106）和第二隔离层（112）当中的至少一个包括小于9的相对介电常数。
10.根据权利要求1所述的用于制造的方法（10），其中第一隔离层（106）和第二隔离层（112）当中的至少一个包括具有第一刻蚀率的第一隔离子层和具有不同于第一刻蚀率的第二刻蚀率的第二隔离子层。
11.根据权利要求1所述的用于制造的方法（10），其中第一隔离层（106）是第一SiO2层，并且其中第二隔离层（112）是第二SiO2层。
12.根据权利要求1所述的用于制造的方法（10），其中使用高密度等离子体工艺制造第一隔离层（106）和第二隔离层（112）当中的至少一个。
13.根据权利要求1所述的用于制造的方法（10），其中牺牲层是SiN层。
14.一种用于制造BiMOS器件（200）的方法（30），所述方法包括：
提供（32）第一传导类型的衬底（102）；
在衬底（102）的表面区上提供（34）MOS器件（202）；
提供层堆叠（104），其中所述层堆叠（104）被布置在所述衬底（102）的表面区上并且在MOS器件（202）上的MOS区中，其中所述层堆叠（104）包括布置在所述衬底（102）的表面区上并且在MOS器件（202）上的MOS区中的第一隔离层（106）、布置在第一隔离层（106）上的牺牲层（110）和布置在牺牲层（110）上的第二隔离层（112），其中层堆叠（104）包括在不同于MOS区的双极区中的通过第二隔离层（112）、牺牲层（110）和第一隔离层（106）直到衬底（102）的表面区形成在层堆叠（104）中的窗口（114）；
在层堆叠（104）的窗口（114）之内的衬底（102）上提供（36）第一半导体类型的集电极层（130）；
在层堆叠（104）的窗口（114）之内的集电极层（130）上提供（38）第二半导体类型的基极层（132）；
在层堆叠（104）的窗口（114）之内的基极层上提供（40）发射极层（152）或包括发射极层（152）的发射极层堆叠（150），使得获得层堆叠（104）的窗口（114）的过量填注并且使得发射极层（152）或发射极层堆叠（150）也在MOS区中被布置在第二隔离层（112）上，其中发射极层（152）具有第一半导体类型；以及
在双极区和MOS区中选择性移除（42）发射极层（152）或发射极层堆叠（150）至少直到第二隔离层（112）。
15.根据权利要求14所述的用于制造的方法（30），其中在双极区和MOS区中移除发射极层（152）或发射极层堆叠（150）直到第二隔离层（112），使得在衬底（102）的表面区与双极结型晶体管的发射极层（152）或发射极层堆叠（150）的上部区之间的距离小于在衬底（102）的表面区（108）与在MOS区中的牺牲层（110）的上部表面区（157）之间的距离。
16.根据权利要求14或15所述的用于制造的方法（30），其中在双极区和MOS区中移除发射极层（152）或发射极层堆叠（150）直到第二隔离层（112），而不移除在MOS区中的层堆叠（104）。
17.根据权利要求14至16中的一项权利要求所述的用于制造的方法（30），其中在衬底（102）的表面区上并且在MOS器件上提供层堆叠（104）使得由掩埋的MOS器件（202）导致的第二隔离层（112）的测平包括相对于衬底（102）的表面区的30°的最大倾斜。
18.一种BiMOS器件（200），包括：
第一传导类型的衬底（102）；
布置在MOS区中的衬底（102）的表面区（108）上的MOS器件（202）；
布置在衬底（102）的表面区（108）上并且在MOS区中的MOS器件（202）上的层堆叠（104），其中层堆叠（104）包括布置在衬底（102）的表面区上并且在MOS器件上的MOS区中的第一隔离层（106）、布置在第一隔离层（106）上的第一传导类型的接触层（170）以及布置在接触层（170）上的第二隔离层（112），其中层堆叠（104）包括在不同于MOS区的双极区中的通过第二隔离层（112）、接触层（170）和第一隔离层（106）直到衬底（102）的表面区形成在层堆叠（104）中的窗口（114）；
布置在双极区中的衬底（102）的表面区上的双极结型晶体管，其中双极结型晶体管包括布置在层堆叠（104）的窗口（114）之内的衬底（102）上的第一半导体类型的集电极层、布置在层堆叠（104）的窗口（114）之内的集电极层上的第二半导体类型的基极层以及布置在层堆叠（104）的窗口（114）之内的基极层上的发射极层（152）或包括发射极层（152）的发射极层堆叠（150），其中发射极层（152）具有第一半导体类型；
其中，在衬底（102）的表面区（108）与双极结型晶体管（100）的发射极层（152）或发射极层堆叠（150）的上部表面区（156）之间的距离小于在衬底（102）的表面区（108）与在双极区中的接触层（170）的上部表面区（171）之间的距离与在衬底（102）的表面区（108）与在MOS区中的MOS器件（202）的上部表面区（160）之间的距离的和。
19.根据权利要求18所述的BiMOS器件（200），其中在衬底（102）的表面区（108）与双极结型晶体管（100）的发射极层（152）或发射极层堆叠（150）的上部表面区（156）之间的距离小于在衬底（102）的表面区（108）与在双极区中的第一隔离层（106）的上部表面区（173）之间的距离与在衬底（102）的表面区（108）与在MOS区中的MOS器件（202）的上部表面区（160）之间的距离的和。
20.根据权利要求18所述的BiMOS器件（200），其中在衬底（102）的表面区（108）与双极结型晶体管（100）的发射极层（152）或发射极层堆叠（150）的上部区之间的距离小于或等于在衬底（102）的表面区（108）与MOS器件的上部表面区（160）之间的距离。
21.根据权利要求18所述的BiMOS器件（200），其中在面向MOS器件202的窗口（114）的面与面向双极晶体管（100）的MOS器件（202）的栅极的面之间的距离等于或小于3 µm。
22.根据权利要求18所述的BiMOS器件（200），其中在面向MOS器件202的窗口（114）的面与面向双极晶体管（100）的MOS器件（202）的栅极的面之间的距离等于或小于1.5 µm。
23.根据权利要求18所述的BiMOS器件（200），其中在面向MOS器件202的窗口（114）的面与面向双极晶体管（100）的MOS器件（202）的栅极的面之间的距离等于或小于1 µm。
24.根据权利要求18所述的BiMOS器件（200），其中在面向MOS器件202的窗口（114）的面与面向双极晶体管（100）的MOS器件（202）的栅极的面之间的距离等于或小于500 nm。
25.根据权利要求18所述的BiMOS器件（200），其中在面向MOS器件202的窗口（114）的面与面向双极晶体管（100）的MOS器件（202）的栅极的面之间的距离等于或小于200 nm。
CN201610275892.5A 2015-04-30 2016-04-29 带有完全自对准的发射极-硅的BiMOS器件及其制造方法 Active CN106098627B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015208133.8 2015-04-30
DE102015208133.8A DE102015208133B3 (de) 2015-04-30 2015-04-30 BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
CN106098627A true CN106098627A (zh) 2016-11-09
CN106098627B CN106098627B (zh) 2019-06-14

Family

ID=56552530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610275892.5A Active CN106098627B (zh) 2015-04-30 2016-04-29 带有完全自对准的发射极-硅的BiMOS器件及其制造方法

Country Status (3)

Country Link
US (2) US9812369B2 (zh)
CN (1) CN106098627B (zh)
DE (1) DE102015208133B3 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015208133B3 (de) 2015-04-30 2016-08-18 Infineon Technologies Ag BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung
FR3107783A1 (fr) * 2020-02-28 2021-09-03 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d’un transistor bipolaire et transistor bipolaire susceptible d’être obtenu par un tel procédé

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576507B1 (en) * 2000-11-14 2003-06-10 International Business Machines Corporation Selectively removable filler layer for BiCMOS process
CN101005052A (zh) * 2006-01-17 2007-07-25 国际商业机器公司 半导体结构及形成半导体结构的方法
CN101529568A (zh) * 2006-08-31 2009-09-09 Nxp股份有限公司 制造双极晶体管的方法
CN102738156A (zh) * 2012-07-16 2012-10-17 西安电子科技大学 一种SiGe基垂直沟道应变BiCMOS集成器件及制备方法
CN103855215A (zh) * 2012-11-30 2014-06-11 意法半导体公司 具有隔离沟道的finfet器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003632B2 (ja) * 1997-06-27 2000-01-31 日本電気株式会社 半導体集積回路およびその製造方法
DE10358047A1 (de) * 2003-12-05 2005-06-30 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
DE102004021241A1 (de) * 2004-04-30 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung
DE102004053393B4 (de) * 2004-11-05 2007-01-11 Atmel Germany Gmbh Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
DE102009001552A1 (de) 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
US9312369B2 (en) * 2014-06-04 2016-04-12 Infineon Technologies Dresden Gmbh Bipolar transistor structure and a method of manufacturing a bipolar transistor structure
DE102015208133B3 (de) 2015-04-30 2016-08-18 Infineon Technologies Ag BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576507B1 (en) * 2000-11-14 2003-06-10 International Business Machines Corporation Selectively removable filler layer for BiCMOS process
CN101005052A (zh) * 2006-01-17 2007-07-25 国际商业机器公司 半导体结构及形成半导体结构的方法
CN101529568A (zh) * 2006-08-31 2009-09-09 Nxp股份有限公司 制造双极晶体管的方法
CN102738156A (zh) * 2012-07-16 2012-10-17 西安电子科技大学 一种SiGe基垂直沟道应变BiCMOS集成器件及制备方法
CN103855215A (zh) * 2012-11-30 2014-06-11 意法半导体公司 具有隔离沟道的finfet器件

Also Published As

Publication number Publication date
US20180166338A1 (en) 2018-06-14
US10312159B2 (en) 2019-06-04
CN106098627B (zh) 2019-06-14
DE102015208133B3 (de) 2016-08-18
US9812369B2 (en) 2017-11-07
US20160322257A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
TWI594329B (zh) 在主動裝置區中具有埋藏介電區之雙極接面電晶體
US9738508B2 (en) MEMS capacitive pressure sensors
CN107017237A (zh) 具有扇形轮廓的深沟槽电容器
US10714600B2 (en) Bipolar junction transistor (BJT) base conductor pullback
US7449389B2 (en) Method for fabricating a semiconductor structure
CN109285829A (zh) 低电容静电放电（esd）器件
CN109427894A (zh) 鳍式场效晶体管装置结构及其形成方法
CN108109960B (zh) 用于系统级封装的硅通孔转接板及其制备方法
CN106098627A (zh) 带有完全自对准的发射极-硅的BiMOS器件及其制造方法
CN107785486A (zh) 沟槽隔离电容器
CN108231591A (zh) 形成纳米线内间隔的方法
TWI574406B (zh) 半導體配置及其形成方法
CN104617096A (zh) 硅埋入式数位线存取装置及其形成方法
CN107481929A (zh) 一种半导体器件及其制造方法、电子装置
US9059324B2 (en) Bi-directional ESD diode structure with ultra-low capacitance that consumes a small amount of silicon real estate
US20140252534A1 (en) Method of making deep trench, and devices formed by the method
TWI732256B (zh) 半導體結構及其製造方法
CN108666324A (zh) 存储器结构及其制造方法
TW202119624A (zh) 雙極接面電晶體及其形成方法
CN108064412A (zh) 具有多个蚀刻停止层的体块层转移晶片
KR101932302B1 (ko) 수평 부재를 포함하는 스페이서를 갖춘 웨이퍼
CN103035689A (zh) 锗硅hbt的集电区引出结构及其制造方法
CN206059338U (zh) 真空集成电子器件
CN108054133A (zh) 集成电路抗静电转接板及其制备方法
CN108109959A (zh) 基于bjt的集成电路抗静电转接板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant