CN106098610A - 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 - Google Patents

基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 Download PDF

Info

Publication number
CN106098610A
CN106098610A CN201610446074.7A CN201610446074A CN106098610A CN 106098610 A CN106098610 A CN 106098610A CN 201610446074 A CN201610446074 A CN 201610446074A CN 106098610 A CN106098610 A CN 106098610A
Authority
CN
China
Prior art keywords
geoi
sin
wafer
layer
top layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610446074.7A
Other languages
English (en)
Other versions
CN106098610B (zh
Inventor
郝跃
戴显英
梁彬
苗东铭
祁林林
焦帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610446074.7A priority Critical patent/CN106098610B/zh
Publication of CN106098610A publication Critical patent/CN106098610A/zh
Application granted granted Critical
Publication of CN106098610B publication Critical patent/CN106098610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法，其实现步骤为：1.对GeOI晶圆进行清洗，并进行He离子注入；2.在离子注入后的GeOI晶圆顶层Ge层上淀积‑1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；3.对带有SiN薄膜阵列的GeOI晶圆进行退火；4.腐蚀去除GeOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变GeOI材料。本发明利用AlN埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Ge层引入应变，可用于制作高温、大功耗、高功率集成电路所需的GeOI晶圆。

Description

基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单 轴应变Ge的制作方法
技术领域
本发明属于微电子技术领域，涉及半导体衬底材料制作工艺技术，具体的说是一种AlN埋绝缘层上晶圆级单轴应变Ge材料的制作方法，可用于制作高温、大功耗、高功率集成电路所需的GeOI晶圆。
背景技术
业内周知，半导体Ge的电子与空穴迁移率分别是Si的2.8倍和4.2倍，其空穴迁移率是所有半导体中最高的。将应变技术引入Ge器件和集成电路的应变Ge技术对载流子迁移率提升明显，例如埋沟应变Ge的空穴迁移率可提高6-8倍。因此，Ge及应变Ge将是16纳米及以下工艺Si基CMOS器件与集成电路的最佳沟道材料。Ge还具有远优于Si的光电性，在探测器、调制器、光波导、光发射器、太阳能电池等有着极为广泛的应用。
由于禁带宽度只有0.67eV，导致Ge器件与电路的衬底的漏电较大。而GeOI正是为解决衬底泄漏电流而开发的，目前已广泛应用于半导体器件与集成电路的制造。GeOI晶圆一般为“Ge/绝缘层/Si”三层结构。GeOI晶圆的埋绝缘层通常是SiO2，其热导率仅为硅的百分之一，阻碍了GeOI在高温、大功率方面的应用；其介电常数仅为3.9，易导致信号传输丢失，也阻碍了GeOI在高密度、高功率集成电路中的应用。而AlN具有热导率高、电阻率大、击穿场强高、化学和热稳定性能好、热膨胀系数与Si相近等优异性能，是一种更加优异的介电和绝缘材料。用AlN取代SiO2的GeOI具有更好的绝缘性和散热性，已广泛应用在高温、大功耗、高功率集成电路中。
结合了应变Ge和GeOI优点的应变绝缘层上锗GeOI为研发新型的超高速、低功耗、抗辐射、高集成度硅基器件和芯片提供一种新的解决方案，在光电集成、系统级芯片等方面有着重要的应用前景。
传统的应变GeOI是基于SOI晶圆的双轴压应变，即在绝缘层上硅SOI晶圆上直接外延生长应变Ge，或先在SOI晶圆上外延生长Ge组分渐变的SiGe层作虚衬底，再在该SiGe层上外延生长所需的应变Ge层。传统应变GeOI的主要缺点是位错密度高、只能是双轴压应变、迁移率提升不高、SiGe虚衬底增加了热开销和制作成本、SiGe虚衬底严重影响了器件与电路的散热、应变Ge层临界厚度受Ge组分限制、高场下空穴迁移率的提升会退化等。
相对于双轴应变GeOI，单轴应变对载流子迁移率的提升不随电场的升高而退化，而且在相同的应变量下，单轴应变对载流子迁移率的提升高于双轴应变对载流子迁移率的提升。
2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作AlN埋绝缘层圆片级单轴应变GeOI材料的新方法专利(CN201110361523.5)，用以制作AlN埋绝缘层晶圆级全局单轴应变GeOI材料，其主要工艺如图1所示，步骤如下：
1、将GeOI晶圆顶层Ge层向上放置在弧形弯曲台上，其弯曲方向与<110>或<100>方向平行。
2、弯曲台上的两根圆柱形水平压杆分别放置在GeOI晶圆片两端，用圆柱形水平压杆使GeOI晶圆与弧形台面完全贴合。
3、在温度200℃至1250℃的退火炉中退火1.5小时至10小时，使AlN埋绝缘层在此过程中发生塑性形变。
4、卸下GeOI晶圆恢复原状后，由于AlN埋绝缘层的塑形形变，形成顶层全局单轴应变Ge层。
但是该方法存在以下几个缺点：1)与传统集成电路工艺兼容性差：为了获得不同应变量的GeOI，该方法需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差：该工艺方法需使用压杆施加机械外力使GeOI晶圆弯曲，会在顶层Ge中引入缺陷；若GeOI晶圆弯曲度过大，会造成圆片碎裂。3)由于担心GeOI晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层Ge中引入的应变量的大小，所能实现的应变量较小。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法，以降低应变GeOI晶圆的制作工艺复杂度和成本，提高单轴应变GeOI的应变量，增强GeOI晶圆片的电子迁移率与空穴迁移率，满足GeOI器件与集成电路的电学和光学性能要求。
为实现上述目的，本发明的技术方案包括如下：
(1)对GeOI晶圆进行清洗，该GeOI晶圆包括顶层Ge层、SiO2埋绝缘层和Si衬底三层结构；
(2)对清洗过的GeOI晶圆进行He离子注入，即将He离子注入到GeOI晶圆的SiO2埋绝缘层与Si衬底界面处；
(3)在离子注入后的GeOI晶圆顶层Ge上采用PECVD等工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.12μm～0.18μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Ge层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致GeOI晶圆转变为晶圆级的单轴应变GeOI；
(5)对顶层Ge表面形成条形SiN薄膜阵列的GeOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Ge层应力不消失；
(6)通过湿法腐蚀去除GeOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变GeOI或单轴压应变GeOI材料。
本发明具有如下优点：
1、与现有集成电路工艺完全兼容：本发明的晶圆级单轴应变SOI的制作，可通过现有PECVD工艺淀积、图形光刻、刻蚀等现有的常规Si工艺实现，工艺简单，不需要额外定制工艺所需设备。
2、可靠性高：本发明通过将高应力SiN条形阵列引入晶圆级单轴应变，不需要对GeOI施加机械外力，从而防止了圆片发生弯曲，避免了顶层Ge中的缺陷产生和圆片碎裂，提高了成品率。
3、成本低：本发明由于采用高应力SiN条形阵列，能直接引入晶圆级的单轴应变，故可采用普通AlN埋绝缘层GeOI晶圆来制作单轴全局应变GeOI材料，而非双轴应变GeOI晶圆，降低了工艺成本。
4、应变量大：本发明通过条形SiN条形阵列的单轴应力使顶层Ge层和AlN埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变来引入应变，可以通过调整SiN薄膜淀积工艺增大应变量。
5、抑制寄生反应：采用SiO2做埋绝缘层易与锗产生不必要的反应，生成GeO，采用AlN做埋绝缘层可以明显抑制此反应。
附图说明
图1为现有晶圆级单轴应变GeOI晶圆的工艺流程图。
图2为本发明的AlN埋绝缘层上晶圆级单轴应变Ge工艺流程图。
图3为本发明中淀积在顶层Ge层上的条形SiN薄膜阵列的俯视图。
具体实施方式
本发明的技术原理如下：
本发明根据离子注入工艺原理，将He离子注入到AlN埋绝缘层与衬底Si层的界面处，会导致AlN埋绝缘层和衬底Si层的界面结合变得疏松，以使AlN埋绝缘层及其上的顶层Ge层在淀积高应力SiN薄膜后容易发生相应的应变。又根据材料力学的尺度效应原理，通过半导体工艺技术制作宽度和间距均为140nm～200nm的条形SiN薄膜阵列，使得条形宽度方向的应力释放，而沿条形长度方向的应力大小不发生变化，从而使条形SiN薄膜阵列拥有单轴压应力或单轴张应力，以在顶层Ge层和AlN埋绝缘层中引入单轴张应变或单轴压应变。在退火过程中，条形SiN薄膜阵列的应力会进一步增强，并同时导致AlN埋绝缘层产生拉伸或压缩的塑性形变，而顶层Si仍处于弹性形变。当去除条形SiN薄膜阵列后，由于AlN埋绝缘层拉伸或压缩的塑性形变作用，导致顶层Si发生单轴张应变或单轴压应变，最终形成拥有应变顶层Ge层的晶圆级单轴应变SOI。
AlN埋绝缘层GeOI晶圆包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，其顶层Ge层厚度为100～500nm。
参照图2，本发明给出基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法的三个实施例，即制备3英寸、5英寸、8英寸的AlN埋绝缘层单轴应变GeOI晶圆材料，不同规格的AlN埋绝缘层GeOI晶圆均包括三层结构：Si衬底3、AlN埋绝缘层2和顶层Ge层1，如图2a所示。其中：
3英寸AlN埋绝缘层GeOI晶圆，其Si衬底的厚度为650μm，AlN埋绝缘层的厚度为500nm，顶层Ge层的厚度为160nm；
5英寸AlN埋绝缘层GeOI晶圆，其Si衬底的厚度为650μm，AlN埋绝缘层的厚度为500nm，顶层Ge层的厚度为320nm；
8英寸AlN埋绝缘层GeOI晶圆，其Si衬底的厚度为650μm，AlN埋绝缘层的厚度为500nm，顶层Ge层的厚度为480nm。
实施例1，制备3英寸AlN埋绝缘层单轴张应变GeOI晶圆材料。
步骤1：清洗AlN埋绝缘层GeOI晶圆，以去除表面污染物。
(1.1)使用丙酮和异丙醇对GeOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
(1.2)配置1：1：3的氨水、双氧水、去离子水的混合溶液，并加热至120℃，将GeOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除GeOI晶圆表面无机污染物；
(1.3)将GeOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。
步骤2：离子注入。
对已清洗的GeOI晶圆进行离子注入，以使Si衬底3和AlN埋绝缘层2界面4疏松，如图2b所示。
离子注入的工艺条件是：注入的离子为He离子，注入剂量为1.5E14cm-2，注入能量80Kev。
步骤3：淀积SiN薄膜。
采用PECVD等离子增强化学气相淀积工艺，在已完成离子注入的GeOI晶圆的顶层Ge层1的表面淀积厚度为1.1μm，应力为-1.1GPa的压应力SiN薄膜5，如图2c所示。
淀积的工艺条件是：高频HF功率为0.24KW，低频LF功率为0.84KW，高纯SiH4流量为0.39slm，高纯NH3流量为2.1slm，高纯氮气流量为2.3slm，反应室压强为2.7Torr，反应室温度为400℃。
步骤4：利用半导体光刻和刻蚀技术，刻蚀压应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
(4.1)在压应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.20μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.20μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4.2)采用反应离子刻蚀RIE工艺，在反应腔压强为4Pa，反应室温度为40℃，基片温度为5℃，13.56MHz高频射频功率为400W，刻蚀气体CHF4流量为30sccm，O2气体流量为3sccm的条件下，对淀积在GeOI晶圆顶层Ge层上的压应力SiN薄膜5进行刻蚀，形成宽度为0.20μm的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的GeOI晶圆俯视图如图3所示；
(4.3)去除条形SiN薄膜阵列上的光刻胶。
步骤5：退火。
对顶层Ge层1表面形成条形SiN薄膜阵列6的GeOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为300℃的条件下在惰性气体Ar中退火3.4小时，再以4℃/min的速率降温。在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，导致AlN埋绝缘层2产生拉伸的塑性形变。
步骤6：去除GeOI晶圆顶层Ge层1表面的条形SiN薄膜阵列6，如图2f所示。
把淀积了条形SiN薄膜阵列6的GeOI晶圆放入体积分数为85％的磷酸溶液中在150℃进行5分钟的湿法刻蚀，最终得到具有应变顶层Ge层7的单轴张应变GeOI晶圆材料。
实施例2，制备5英寸AlN埋绝缘层单轴压应变GeOI晶圆材料。
步骤一：清洗AlN埋绝缘层GeOI晶圆，以去除表面污染物。
本步骤的实现与实施例1的步骤1相同。
步骤二：对已清洗的GeOI晶圆注入剂量为1.5E15cm-2，能量120Kev的He离子，以使Si衬底3和AlN埋绝缘层2界面4疏松，如图2b所示。
步骤三：采用PECVD等离子增强化学气相淀积工艺，在已完成离子注入的GeOI晶圆的顶层Ge层1表面淀积厚度为0.9μm，应力为1GPa的张应力SiN薄膜5，如图2c所示。
淀积的工艺条件是：高频HF功率为1.1KW，低频LF功率为0.29KW，高纯SiH4流量为0.29slm，高纯NH3流量为1.7slm，高纯氮气流量为0.9slm，反应室压强为3.0Torr，反应室温度为400℃。
步骤四：利用半导体光刻和刻蚀技术，刻蚀张应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
(4a)在张应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.18μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.18μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4b)采用反应离子刻蚀RIE工艺，对淀积在GeOI晶圆顶层Ge层上的张应力SiN薄膜5进行刻蚀，形成宽度为0.18μm的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的GeOI晶圆俯视图如图3所示，反应离子刻蚀RIE的工艺条件与实施例1中的步骤(4.1)相同；
(4c)去除条形SiN薄膜阵列6上的光刻胶。
步骤五：对顶层Ge层1表面形成条形SiN薄膜阵列6的GeOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为350℃的条件下在惰性气体Ar中退火2.9小时；再以4℃/min的速率降温。
在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，导致AlN埋绝缘层2产生压缩的塑性形变。
步骤六：去除GeOI晶圆顶层Ge层1表面的条形SiN薄膜阵列6，如图2f所示。
把淀积了条形SiN薄膜阵列6的GeOI晶圆放入体积分数为85％的磷酸溶液中在170℃进行7分钟的湿法刻蚀，最终得到具有应变顶层Ge层7的单轴压应变GeOI晶圆材料。
实施例3，制备8英寸AlN埋绝缘层单轴张应变GeOI晶圆材料。
步骤A：清洗AlN埋绝缘层GeOI晶圆，以去除表面污染物。
本步骤的实现与实施例1的步骤1相同。
步骤B：离子注入。
对已清洗的GeOI晶圆进行剂量为1.5E16cm-2，能量160Kev的He离子注入，以使Si衬底3和AlN埋绝缘层2界面4疏松，如图2b所示。
步骤C：淀积高压应力SiN薄膜。
采用PECVD等离子增强化学气相淀积工艺，在完成离子注入后的GeOI晶圆的顶层Ge层1表面淀积厚度为1.3μm，应力为-1.2GPa的压应力SiN薄膜5，如图2c所示。
淀积工艺条件是：高频HF功率为0.42KW，低频LF功率为0.62KW，高纯SiH4流量为0.19slm，高纯NH3流量为2.3slm，高纯氮气流量为2.7slm，反应室压强为2.9Torr，反应室温度为400℃。
步骤D：刻蚀压应力SiN薄膜。
(D1)利用半导体光刻和刻蚀技术，在压应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.14μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.14μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(D2)采用反应离子刻蚀RIE工艺，对淀积在GeOI晶圆顶层Ge层上的压应力SiN薄膜5进行刻蚀，形成宽度为0.14μm的条形SiN薄膜阵列6，如图2d所示，以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的GeOI晶圆俯视图如图3所示，反应离子刻蚀RIE的具体工艺条件与实施例1的步骤(4.1)相同；
(D3)去除条形SiN薄膜阵列6上的光刻胶。
步骤E：退火。
对顶层Ge层1表面形成条形SiN薄膜阵列6的GeOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为400℃的条件下在惰性气体Ar中退火2.4小时，再以4℃/min的速率降温。
在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，导致AlN埋绝缘层2产生拉伸的塑性形变。
步骤F：去除GeOI晶圆顶层Ge层1表面的条形SiN薄膜阵列6，如图2f所示。
把淀积了条形SiN薄膜阵列6的GeOI晶圆放入体积分数为85％的磷酸溶液中在190℃进行13分钟的湿法刻蚀，最终得到具有应变顶层Ge层7的单轴张应变GeOI晶圆材料。

Claims (9)

1.基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法，包括如下步骤：
(1)对GeOI晶圆进行清洗，该GeOI晶圆包括顶层Ge层、SiO2埋绝缘层和Si衬底三层结构；
(2)对清洗过的GeOI晶圆进行He离子注入，即将He离子注入到GeOI晶圆的SiO2埋绝缘层与Si衬底界面处；
(3)在离子注入后的GeOI晶圆顶层Ge上采用PECVD等工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.12μm～0.18μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Ge层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致GeOI晶圆转变为晶圆级的单轴应变GeOI；
(5)对顶层Ge表面形成条形SiN薄膜阵列的GeOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Ge层应力不消失；
(6)通过湿法腐蚀去除GeOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变GeOI或单轴压应变GeOI材料。
2.根据权利要求1所述的方法，其中步骤(1)中的GeOI晶圆，其包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，其顶层Ge层厚度为100～500nm。
3.根据权利要求1所述的方法，其中步骤(1)中对GeOI晶圆进行清洗，其步骤如下：
(1a)使用丙酮和异丙醇对GeOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
(1b)配置1：1：3的氨水、双氧水、去离子水的混合溶液，并加热至120℃，将GeOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除GeOI晶圆表面无机污染物；
(1c)将GeOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。
4.根据权利要求1所述的方法，其中步骤(2)中的离子注入，采用He离子，其注入剂量从1.5E14cm-2～1.5E16cm-2变化，注入能量根据顶层Ge层厚度的不同从80Kev～160Kev变化。
5.根据权利要求1所述的方法，其中步骤(3)在顶层Ge上淀积压应力SiN层的工艺，采用等离子体化学气相淀积PECVD工艺，其参数如下：
高频功率HF为0.24KW～0.44KW；
低频功率LF从0.64KW～0.84KW；
高纯SiH4流量0.19slm～0.39slm，高纯NH3流量2.1slm～2.3slm，高纯氮气流量2.3slm～2.7slm；
反应室压强2.7Torr～2.9Torr；
反应室温度400℃；
淀积厚度1.1μm～1.3μm。
6.根据权利要求1所述的方法，其中步骤(3)在顶层Ge上淀积张应力SiN层的工艺，采用等离子体化学气相淀积PECVD工艺，其参数如下：
高频功率HF为1.0KW～1.2KW；
低频功率LF从0.19KW～0.39KW；
高纯SiH4流量0.19slm～0.39slm，高纯NH3流量1.6slm～1.8slm，高纯氮气流量0.7slm～1.1slm；
反应室压强2.8Torr～3.2Torr；
反应室温度400℃；
淀积厚度0.7μm～1.1μm。
7.根据权利要求1所述的方法，其特征在于步骤(4)中使用光刻和反应离子刻蚀RIE工艺方法将SiN层刻蚀成条状阵列，按如下步骤进行：
(4a)在SiN层上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.14μm～0.20μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.14μm～0.20μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在GeOI晶圆顶层Ge上的无光刻胶掩蔽膜区域，即曝光区域下的SiN，留下条状光刻胶掩蔽膜下的SiN，得到宽度和间距均为0.14μm～0.20μm的SiN条状阵列；
(4c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列。
8.根据权利要求1所述的方法，其中步骤(5)中的退火，其工艺条件是：温度：300℃～400℃，时间：2.4～3.4小时，环境：N2、He、Ne、Ar或它们的混合物。
9.根据权利要求1所述的方法，其中步骤(6)中的湿法刻蚀去除SiN薄膜，是采用体积分数为85％的磷酸溶液，在温度为150℃～200℃下进行5～20分钟的刻蚀。
CN201610446074.7A 2016-06-20 2016-06-20 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 Active CN106098610B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610446074.7A CN106098610B (zh) 2016-06-20 2016-06-20 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610446074.7A CN106098610B (zh) 2016-06-20 2016-06-20 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法

Publications (2)

Publication Number Publication Date
CN106098610A true CN106098610A (zh) 2016-11-09
CN106098610B CN106098610B (zh) 2019-01-08

Family

ID=57237374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610446074.7A Active CN106098610B (zh) 2016-06-20 2016-06-20 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法

Country Status (1)

Country Link
CN (1) CN106098610B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666499A (zh) * 2023-07-24 2023-08-29 上海铭锟半导体有限公司 锗光电探测器及通过应力记忆提高其长波响应的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081847A1 (en) * 2004-10-19 2006-04-20 Yves-Matthieu Le Vaillant Methods for fabricating a wafer structure having a strained silicon utility layer
CN1985374A (zh) * 2004-06-24 2007-06-20 国际商业机器公司 改进的应变硅cmos器件和方法
CN101454894A (zh) * 2006-05-30 2009-06-10 飞思卡尔半导体公司 厚应变soi衬底中的工程应变
CN101546770A (zh) * 2008-03-28 2009-09-30 株式会社东芝 半导体器件及其制造方法
US20160133692A1 (en) * 2014-07-31 2016-05-12 Stmicroelectronics, Inc. Uniaxially-strained fd-soi finfet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985374A (zh) * 2004-06-24 2007-06-20 国际商业机器公司 改进的应变硅cmos器件和方法
US20060081847A1 (en) * 2004-10-19 2006-04-20 Yves-Matthieu Le Vaillant Methods for fabricating a wafer structure having a strained silicon utility layer
CN101454894A (zh) * 2006-05-30 2009-06-10 飞思卡尔半导体公司 厚应变soi衬底中的工程应变
CN101546770A (zh) * 2008-03-28 2009-09-30 株式会社东芝 半导体器件及其制造方法
US20160133692A1 (en) * 2014-07-31 2016-05-12 Stmicroelectronics, Inc. Uniaxially-strained fd-soi finfet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666499A (zh) * 2023-07-24 2023-08-29 上海铭锟半导体有限公司 锗光电探测器及通过应力记忆提高其长波响应的方法
CN116666499B (zh) * 2023-07-24 2023-10-20 上海铭锟半导体有限公司 锗光电探测器及通过应力记忆提高其长波响应的方法

Also Published As

Publication number Publication date
CN106098610B (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
CN106098609B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法
CN102870225B (zh) 背接触太阳能电池的制造方法
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
CN103262231A (zh) 具有强化层的玻璃上半导体基材及其制备方法
KR100873299B1 (ko) Ｓｓｏｉ 기판의 제조방법
CN104347401A (zh) 一种绝缘栅双极性晶体管的制造方法
WO2010118687A1 (zh) 用于半导体器件制造的基板结构及其制造方法
CN105845616B (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变GeOI的制作方法
CN106098611B (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法
CN106098610B (zh) 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN105977197B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN117832067A (zh) 一种SiC功率器件的注入掩膜刻蚀方法
CN105977198B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN106098608B (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN105977199B (zh) 基于非晶化与尺度效应的晶圆级单轴应变GeOI的制作方法
CN105938813B (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法
CN105845617B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN106098612A (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN105938810B (zh) 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN105938814B (zh) 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法
KR20130063018A (ko) 복합 기판 및 제조방법
CN105938812B (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法
CN106067441B (zh) 基于非晶化与尺度效应的晶圆级单轴应变sgoi的制作方法
CN106098613B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN105938809B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant