CN106067324B - 一种用于校准模拟集成电路的方法及装置 - Google Patents

一种用于校准模拟集成电路的方法及装置 Download PDF

Info

Publication number
CN106067324B
CN106067324B CN201610571503.3A CN201610571503A CN106067324B CN 106067324 B CN106067324 B CN 106067324B CN 201610571503 A CN201610571503 A CN 201610571503A CN 106067324 B CN106067324 B CN 106067324B
Authority
CN
China
Prior art keywords
detection
signal
fuse
address selection
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610571503.3A
Other languages
English (en)
Other versions
CN106067324A (zh
Inventor
陈晓龙
林建辉
夏磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Yichong Technology Co ltd
Original Assignee
Sichuan Yichong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Yichong Technology Co ltd filed Critical Sichuan Yichong Technology Co ltd
Priority to CN201610571503.3A priority Critical patent/CN106067324B/zh
Publication of CN106067324A publication Critical patent/CN106067324A/zh
Application granted granted Critical
Publication of CN106067324B publication Critical patent/CN106067324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明涉及一种用于校准模拟集成电路的方法及装置，该方法包括：根据烧写控制信号，存储模拟集成电路的校准信息；根据熔丝检测选通信号，通过检测节点输出所述校准信息以便于进行检测，检测后输出检测结果输出信号；其中，地址选择信号和读使能信号组成所述熔丝检测选通信号，所述地址选择信号和写使能信号组成所述烧写控制信号。本发明中，当需要更改存储单元位数时，只需更改存储单元阵列中的存储单元复用数目，并且在逻辑控制单元代码中增加相应的地址选择控制即可，明显地提高存储电路的设计效率以及模块的稳定性。

Description

一种用于校准模拟集成电路的方法及装置
技术领域
本发明涉及集成电路设计领域，尤其涉及一种用于校准模拟集成电路的方法及装置
背景技术
由于模拟集成电路芯片在生产工艺步骤中通常存在一定的非理想偏差，当芯片制造完成之后，一般会根据实测结果对芯片性能进行独立地微调。为了方便地实现相应调整信息的存储，通常采用基于熔丝的存储电路作为存储媒介。
针对不应用的芯片，其所需的调整信息存储位数往往不尽相同。例如：芯片A的功能对电流的精确度要求极高，需要用比较多的二进制位数才能调整到所需的精度以内，比如5位；然而芯片B虽然对电流的精度敏感，但不需要那么精确，2位的调整精度就可以，再多的位数则会浪费资源；芯片C除了对电流有调整需求外还对电压有调整需求，这里就需要有足够相应的存储位数分别对应于电流与电压的调整。
目前还没有能够采取一种通用的模拟电路模块化设计方法来设计存储电路，该方法将会明显地提高存储电路的设计效率以及模块的稳定性。
发明内容
本申请的目的是针对现有技术中存在的上述不足，提出了一种用于校准模拟集成电路的方法及装置。
本申请第一方面提供一种用于校准模拟集成电路的装置，所述装置包括存储阵列单元、存储信息监测单元以及逻辑控制单元；其中，所述存储阵列单元根据烧写控制信号，存储模拟集成电路的校准信息；根据熔丝检测选通信号，通过检测节点输出存储的校准信息给所述存储信息监测单元；所述存储信息监测单元根据所述逻辑控制单元的检测使能控制信号，通过所述检测节点对所述校准信息进行检测，并输出检测结果输出信号给所述逻辑控制单元；所述逻辑控制单元通过输出地址选择信号、读使能信号、写使能信号以及检测使能控制信号，来控制所述校准信息的存储和检测；其中，所述地址选择信号和读使能信号组成所述熔丝检测选通信号，所述地址选择信号和所述写使能信号组成所述烧写控制信号，所述地址选择信号选中存储阵列单元中的一个或多个存储单元。
在第一方面第一种可能实现的方式中，所述存储阵列单元包括至少一个存储单元，所述存储单元包括熔丝、第一开关以及第二开关；其中，所述熔丝的一端与电源相连，另一端与所述第一开关以及所述第二开关的一端相连；所述第一开关的另一端与检测节点相连；所述第二开关的另一端接地。
在第一方面第二种可能实现的方式中，所述存储信息监测单元包括熔丝偏置模块和比较器；所述比较器的一端输入基准参考电压，另一端与所述检测节点和所述熔丝偏置模块相连，比较器的输出作为所述存储信息检测单元的输出；其中，所述熔丝偏置模块，由直接接地的电流源或电阻构成。
结合第一方面第二种可能的实现方式，在第三种可能的实现方式中，所述熔丝偏置模块基于所述熔丝通断状态生成待检电压，所述待检电压与所述基准参考电压输入比较器，所述比较器输出比较结果。
在第一方面第四种可能实现的方式中，所述存储阵列单元在所述烧写控制信号的控制下，对一个或多个所述存储单元同时进行烧写操作；所述存储信息检测单元每次只对一个所述存储单元进行校准信息的检测。
在第一方面第五种可能实现的方式中，当需要更改存储单元位数时，更改存储单元阵列中存储单元数目，且同时更改所述逻辑控制单元中地址选择信号。
在第一方面第六种可能实现的方式中，当所述逻辑控制单元不需要进行所述校准信息烧写操作以及检测时，所述逻辑控制单元可以关闭所述存储阵列单元和所述存储信息监测单元，以便节省功耗。
本申请第二方面提供一种用于校准模拟集成电路的方法，所述方法包括：根据烧写控制信号，存储模拟集成电路的校准信息；根据熔丝检测选通信号，通过检测节点输出所述校准信息以便于进行检测，检测后输出检测结果输出信号；其中，地址选择信号和读使能信号组成所述熔丝检测选通信号，所述地址选择信号和写使能信号组成所述烧写控制信号，所述地址选择信号选中存储阵列单元中的一个或多个存储单元。
在第二方面第一种可能实现的方式中，所述方法还包括：在所述烧写控制信号执行烧写操作时，关闭与所述烧写操作无关的功能；或者在所述熔丝检测选通信号执行所述校准信息检测操作时，关闭与所述检测操作无关的功能，以便于节省功耗。
在第二方面第二种可能实现的方式中，所述方法还包括：当需要更改存储单元位数时，更改存储单元阵列中存储单元数目，且同时更改所述逻辑控制单元中地址选择信号。
本申请提供的校准模拟集成电路，当需要更改存储单元位数时，只需更改存储单元阵列中的存储单元复用数目，并且在逻辑控制单元代码中增加相应的地址选择控制即可，明显地提高存储电路的设计效率以及模块的稳定性。
附图说明
为了更清楚说明本发明实施例的技术方案，下面将对实施例描述中所需使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种用于校准模拟集成电路的结构示意图；
图2为本发明实施例提供的一种存储单元电路示意图；
图3为本发明实施例提供的一种存储信息检测单元电路示意图；
图4为本发明实施例提供的一种用于校准模拟集成电路的方法流程示意图。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
下面以图1为例，对本发明实施例进行详细说明。图1为本发明实施例提供的一种用于校准模拟集成电路的结构示意图。
如图1所示，所述装置包括存储阵列单元、存储信息监测单元以及逻辑控制单元。
具体地，所述存储阵列单元根据烧写控制信号，存储模拟集成电路的校准信息；根据熔丝检测选通信号，通过检测节点输出存储的校准信息给所述存储信息监测单元；所述存储信息监测单元根据所述逻辑控制单元的检测使能控制信号，通过所述检测节点对所述校准信息进行检测，并输出检测结果输出信号给所述逻辑控制单元；所述逻辑控制单元通过输出地址选择信号、读使能信号、写使能信号以及检测使能控制信号，来控制所述校准信息的存储和检测；其中，所述地址选择信号和读使能信号组成所述熔丝检测选通信号，所述地址选择信号和所述写使能信号组成所述烧写控制信号。
需要说明的是，所述存储阵列单元有N个存储单元，N为大于1的整数；且每一个存储单元对应一个检测节点。
上述存储阵列单元包括至少一个存储单元。下面以图2为例，对本发明实施例中的存储单元进行说明。如图2所示，图2为本发明实施例提供的一种存储单元电路示意图。
具体地，所述存储单元包括熔丝F1、第一开关S1以及第二开关S2；其中，所述熔丝F1的一端与电源相连，另一端与所述第一开关S1以及所述第二开关S2的一端相连；所述第一开关S1的另一端与检测节点相连；所述第二开关S2的另一端接地。
在烧写的过程中，所述逻辑控制单元输出地址选择信号，选中待烧写的存储单元。当写使能有效时，在选中的待烧写的存储单元中，开关S2导通以形成电源经由熔丝F1及导通的开关S2到地的通路，以熔断熔丝F1。此时，在选中的待烧写的存储单元中的熔丝检测选通信号以及存储信息检测单元中检测使能信号均处于无效状态。
图3为本发明实施例提供的一种存储信息检测单元电路示意图。具体地，所述存储信息监测单元包括熔丝偏置模块和比较器；所述比较器的一端输入基准参考电压，另一端与所述检测节点和所述熔丝偏置模块相连，比较器的输出作为所述存储信息检测单元的输出；其中，所述熔丝偏置模块，由直接接地的电流源或电阻构成。
在检测过程中，由逻辑控制单元输出地址选择信号，选通唯一的存储单元，控制存储单元中的熔丝检测选通信号以及存储信息检测单元中的检测使能控制信号有效。此时，形成从电源经由熔丝F1、导通的开关S1、检测节点、熔丝偏置模块到地的电流通路，并在比较器的输入端和检测节点生成相关的待检电压用于检测熔丝状态。待检电压表征了熔丝通断的状态。通过熔丝是否熔断的状态表示存储数据的逻辑值。
具体地，所述熔丝偏置模块基于所述熔丝通断状态生成待检电压，所述待检电压与所述基准参考电压输入比较器，所述比较器输出比较结果。比较器是通过待检电压与基准参考电压的高低比较来确定熔丝通断状态。所述熔丝偏置模块可由到地的电流源或电阻构成。
需要说明的是，基准参考电压可由电阻串分压或带隙基准电路产生，本发明实施例对此不作限定。
当逻辑控制单元接收并锁存相应的检测结果后，则会更改地址选择信号以检测下一个存储单元。以此类推直至将存储单元阵列中的N个存储单元检测完毕为止，此时逻辑控制单元锁存输出存储内容，并关闭存储单元阵列和存储信息检测单元以节省功耗。
具体地，所述存储阵列单元在所述烧写控制信号的控制下，对一个或多个所述存储单元同时进行烧写操作；所述存储信息检测单元每次只对一个所述存储单元进行校准信息的检测。
所述地址选择信号可以同时选择m个所述存储单元，m为大于或等于1的整数。
具体地，当需要更改存储单元位数时，更改存储单元阵列中存储单元数目，且同时更改所述逻辑控制单元中地址选择信号。
当设计中需要更改存储单元位数时，只需更改存储单元阵列中的存储单元电路模块数目N，并且在逻辑控制单元代码中增加相应的地址选择即可。该改变在电路设计中仅需改变存储单元电路的复用数目而无需引入新的电路以达到设计的灵活应用。
具体地，当所述逻辑控制单元不需要进行所述校准信息烧写操作以及检测时，所述逻辑控制单元可以关闭所述存储阵列单元和所述存储信息监测单元，以便节省功耗。
下面以图4为例，对本发明实施例提供的一种用于校准模拟集成电路的方法进行说明。图4为本发明实施例提供的一种用于校准模拟集成电路的方法流程示意图。
如图4所示，方法包括步骤S401-S402：
S401，根据烧写控制信号，存储模拟集成电路的校准信息。
存储阵列单元接收的地址选择信号和读使能信号组成所述烧写控制信号。
S402，根据熔丝检测选通信号，通过检测节点输出所述校准信息以便于进行检测，检测后输出检测结果输出信号。
所述存储阵列单元接收的地址选择信号和读使能信号组成所述熔丝检测选通信号。所述地址选择信号、所述读使能信号以及所述写使能信号由逻辑控制单元输入所述存储阵列单元。
在上述方法中，所述方法还包括：在所述烧写控制信号执行烧写操作时，关闭与所述烧写操作无关的功能；或者在所述熔丝检测选通信号执行所述校准信息检测操作时，关闭与所述检测操作无关的功能，以便于节省功耗。
在上述方法中，所述方法还包括：当需要更改存储单元位数时，更改存储单元阵列中存储单元数目，且同时更改所述逻辑控制单元中地址选择信号。
本申请提供的校准模拟集成电路，当需要更改存储单元位数时，只需更改存储单元阵列中的存储单元复用数目，并且在逻辑控制单元代码中增加相应的地址选择控制即可，明显地提高存储电路的设计效率以及模块的稳定性。
以上所述的具体实施方式，对本发明的目的、技术方案和有益结果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种用于校准模拟集成电路的装置，其特征在于，所述装置包括存储阵列单元、存储信息监测单元以及逻辑控制单元；其中，
所述存储阵列单元根据烧写控制信号，存储模拟集成电路的校准信息；根据熔丝检测选通信号，通过检测节点输出存储的校准信息给所述存储信息监测单元；
所述存储信息监测单元根据所述逻辑控制单元的检测使能控制信号，通过所述检测节点对所述校准信息进行检测，并输出检测结果输出信号给所述逻辑控制单元；
所述逻辑控制单元通过输出地址选择信号、读使能信号、写使能信号以及检测使能控制信号，来控制所述校准信息的存储和检测；其中，所述地址选择信号和读使能信号组成所述熔丝检测选通信号，所述地址选择信号和所述写使能信号组成所述烧写控制信号，所述地址选择信号选中存储阵列单元中的一个或多个存储单元；
其中，当需要更改存储单元位数时，更改所述存储阵列单元中存储单元数目，且同时更改所述逻辑控制单元中地址选择信号。
2.根据权利要求1所述的装置，其特征在于，所述存储阵列单元包括至少一个存储单元，所述存储单元包括熔丝(F1)、第一开关(S1)以及第二开关(S2)；其中，所述熔丝(F1)的一端与电源相连，另一端与所述第一开关(S1)以及所述第二开关(S2)的一端相连；所述第一开关(S1)的另一端与检测节点相连；所述第二开关(S2)的另一端接地。
3.根据权利要求1所述的装置，其特征在于，所述存储信息监测单元包括熔丝偏置模块和比较器；所述比较器的一端输入基准参考电压，另一端与所述检测节点和所述熔丝偏置模块相连，比较器的输出作为所述存储信息监测单元的输出；其中，
所述熔丝偏置模块，由直接接地的电流源或电阻构成。
4.根据权利要求3所述的装置，其特征在于，所述熔丝偏置模块基于所述熔丝通断状态生成待检电压，所述待检电压与所述基准参考电压输入比较器，所述比较器输出比较结果。
5.根据权利要求1所述的装置，其特征在于，所述存储阵列单元在所述烧写控制信号的控制下，对一个或多个所述存储单元同时进行烧写操作；所述存储信息监测单元每次只对一个所述存储单元进行校准信息的检测。
6.根据权利要求1所述的装置，其特征在于，当所述逻辑控制单元不需要进行所述校准信息烧写操作以及检测时，所述逻辑控制单元关闭所述存储阵列单元和所述存储信息监测单元，用于节省功耗。
7.一种用于校准模拟集成电路的方法，其特征在于，所述方法包括：
根据烧写控制信号，存储模拟集成电路的校准信息；
根据熔丝检测选通信号，通过检测节点输出所述校准信息以便于进行检测，检测后输出检测结果输出信号；
其中，地址选择信号和读使能信号组成所述熔丝检测选通信号，所述地址选择信号和写使能信号组成所述烧写控制信号，所述地址选择信号选中存储阵列单元中的一个或多个存储单元；
当需要更改存储单元位数时，更改存储阵列单元中存储单元数目，且同时更改逻辑控制单元中地址选择信号。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在所述烧写控制信号执行烧写操作时，关闭与所述烧写操作无关的功能；或者
在所述熔丝检测选通信号执行所述校准信息检测操作时，关闭与所述检测操作无关的功能，以便于节省功耗。
CN201610571503.3A 2016-07-18 2016-07-18 一种用于校准模拟集成电路的方法及装置 Active CN106067324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610571503.3A CN106067324B (zh) 2016-07-18 2016-07-18 一种用于校准模拟集成电路的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610571503.3A CN106067324B (zh) 2016-07-18 2016-07-18 一种用于校准模拟集成电路的方法及装置

Publications (2)

Publication Number Publication Date
CN106067324A CN106067324A (zh) 2016-11-02
CN106067324B true CN106067324B (zh) 2023-04-18

Family

ID=57206726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610571503.3A Active CN106067324B (zh) 2016-07-18 2016-07-18 一种用于校准模拟集成电路的方法及装置

Country Status (1)

Country Link
CN (1) CN106067324B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071094B (zh) * 2019-05-21 2023-07-28 上海明矽微电子有限公司 一种芯片上的熔丝装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292422B1 (en) * 1999-12-22 2001-09-18 Texas Instruments Incorporated Read/write protected electrical fuse
CN101079322A (zh) * 2006-03-31 2007-11-28 三星电子株式会社 多位存储装置和存储系统
CN102779555A (zh) * 2011-05-13 2012-11-14 英特格灵芯片(天津)有限公司 用于校准模拟集成电路的方法和装置
CN103295640A (zh) * 2012-02-27 2013-09-11 三星电子株式会社 能够挽救封装后出现的缺陷特性的半导体器件
CN105097040A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 存储器及其编程电路
CN105139891A (zh) * 2015-09-11 2015-12-09 英特格灵芯片(天津)有限公司 一种用于校准模拟集成电路的方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094233A (ja) * 2010-09-29 2012-05-17 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292422B1 (en) * 1999-12-22 2001-09-18 Texas Instruments Incorporated Read/write protected electrical fuse
CN101079322A (zh) * 2006-03-31 2007-11-28 三星电子株式会社 多位存储装置和存储系统
CN102779555A (zh) * 2011-05-13 2012-11-14 英特格灵芯片(天津)有限公司 用于校准模拟集成电路的方法和装置
CN103295640A (zh) * 2012-02-27 2013-09-11 三星电子株式会社 能够挽救封装后出现的缺陷特性的半导体器件
CN105097040A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 存储器及其编程电路
CN105139891A (zh) * 2015-09-11 2015-12-09 英特格灵芯片(天津)有限公司 一种用于校准模拟集成电路的方法及装置

Also Published As

Publication number Publication date
CN106067324A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
KR102311461B1 (ko) 플렉시블 퓨즈 송신을 위한 장치 및 방법
KR101143337B1 (ko) Ｍｒａｍ 제조를 위한 적응성 알고리즘
CN111435295B (zh) 具非易失性存储器的随机码产生器
CN112420116A (zh) 用于熔丝错误检测的设备及方法
KR20000062687A (ko) 퓨즈 검출 회로를 갖는 집적 회로 메모리
US20190272213A1 (en) Shared address counters for multiple modes of operation in a memory device
US10594321B1 (en) Semiconductor integrated circuit and reconfigurable semiconductor system
US20120230132A1 (en) Data processing device and method of reading trimming data
CN105139891B (zh) 一种用于校准模拟集成电路的方法及装置
US8717829B2 (en) System and method for soft error detection in memory devices
KR20020061113A (ko) 반도체 장치
US8351257B2 (en) Semiconductor memory device and method of reading the same
WO1982002793A1 (en) Semiconductor memory redundant element identification circuit
JP2014220026A (ja) 半導体装置及びデータ線の切り替え方法
US6853592B2 (en) Semiconductor memory device permitting control of internal power supply voltage in packaged state
CN106067324B (zh) 一种用于校准模拟集成电路的方法及装置
US20030223282A1 (en) Redundancy circuit and method for semiconductor memory devices
US8437203B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
TWI573146B (zh) 記憶體裝置與其操作方法
US7936629B2 (en) Table-based reference voltage characterization scheme
US6532183B2 (en) Semiconductor device capable of adjusting internal potential
US8488407B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
US11164610B1 (en) Memory device with built-in flexible double redundancy
US20110026561A1 (en) Temperature information outputting circuit and a semiconductor memory apparatus using the same
JP2009158043A (ja) 半導体集積回路及びその不安定ビットの検出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210420

Address after: No.1, floor 4, building 10, No.303, group 3, liangfengding village, Zhengxing Town, Tianfu New District, Chengdu, Sichuan 610000

Applicant after: Sichuan Yichong Technology Co.,Ltd.

Address before: 300457, Tianjin Binhai New Area, Tianjin Development Zone, No. 19 West Ring Road, TEDA service outsourcing Garden No. 2701-1 building, room 2

Applicant before: INTERNATIONAL GREEN CHIP (TIANJIN) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant