CN105990226B - 一种互连结构的制作方法、半导体器件及电子装置 - Google Patents

Abstract

本发明提供一种互连结构的制作方法，其包括下述步骤：步骤a：在半导体衬底上形成多孔超低K介质薄膜，所述超低K介质薄膜为SiCOH薄膜；步骤b：用H₂等离子体处理所述多孔超低K介质薄膜，以去除致孔剂；步骤c：用He等离子体处理所述多孔超低K介质薄膜，以使Si‑CH3转变Si‑CHx，其中x小于等于2；步骤d：用紫外光照射所述多孔超低K介质薄膜，以去除剩余的致孔剂，并实现交联。综上所述，根据本发明的互连结构的制作方法，可使富碳致孔剂残余大大减少，从而降低泄露电流，提高击穿电压，同时由于形成更多的Si‑CHx‑Si交联，一方面增强了薄膜的抗等离子体损伤性能和机型性能，另一方面，降低了薄膜的亲水性。

Description

一种互连结构的制作方法、半导体器件及电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种互连结构的制作方法、半导体器件及电子装置。

背景技术

随着超大规模集成电路(ULSI)的发展，器件特征尺寸不断缩小，互连电阻-电容(RC)延迟效应严重限制了器件性能的提高，为了降低RC延迟，需要采用低介电常数(k)材料来代替传统SiO2作为互连介质材料。通常来说，减低k值有二个可能的途径：一是降低材料的极化率，通过将一些元素加入二氧化硅晶格中可有效地降低极化率，例如氟、碳、氢和各种有机分子团(如甲基)。二是通过降低材料密度来降低k值，例如，在介质材料中制造更多微孔来降低k值。

这当中SiCOH材料由于其易于制备以及具有较低的介电常，目前已成为90nm以下技术节点互连介质的最佳选择。然而，随着特征尺寸的不断减小，需要在材料中引入孔隙以进一步降低介电常数，多孔超低K薄膜(k约2.55)成为28nm及以下技术节点介质材料的良好选择，其常被集成至后段工序来降低RC延迟效应。但是，随着特征尺寸的不断减小，对低介电常数材料各项性能提出了更高的要求，比如抗吸湿特性、力学特性、热稳定性、机械性能等。然而，当低k材料帮助集成电路提升速度、改善性能的同时，其多孔性及脆性也为工艺的进步带来了诸多的难题。通常，人们会采用紫外光处理工艺对超低k介电材料进行处理，以去除用于降低介电常数K的致孔剂，以及实现交联改善介电材料的机械性能，增强其在CMP工艺时的机械强度。但是，人们逐渐发现传统紫外光处理工艺存在很多问题，比如：在孔侧壁残留的富碳致孔剂会引起谢楼电流增加和击穿电压降低，或者甲基官能团的丢失降低了等离字体损伤的抗性，并且增加了亲水性。

因此，有必要提出一种新的制作方法，以解决上述存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种互连结构的制作方法，其包括下述步骤：步骤a：在半导体衬底上形成多孔超低K介质薄膜，所述超低K介质薄膜为SiCOH薄膜；步骤b：用H₂等离子体处理所述多孔超低K介质薄膜，以去除致孔剂；步骤c：用He等离子体处理所述多孔超低K介质薄膜，以使Si-CH3转变Si-CHx，其中x小于等于2；步骤d：用紫外光照射所述多孔超低K介质薄膜，以去除剩余的致孔剂，并实现交联。

本发明提供的互连结构的制作方法，先通过H₂等离子体处理形成的多孔超低K薄膜，去除大部分致孔剂，然后再用He等离字体处理该多孔超低K薄膜，以使Si-CH3转变Si-CHx，其中x小于等于2，这样在经过后续UV光照射时可形成更多的Si-CHx-Si交联，从而增强了薄膜的抗等离子体损伤性能、机型性能，并且甲基更多的转变为Si-CHx-Si薄膜的亲水性下降。此外，在采用UV光照射形成交联的同时，还可去除剩余的致孔剂，使得致孔剂残留大大减少，因而降低了泄露电流，并提高了击穿电压。

综上所述，根据本发明的互连结构的制作方法，可使富碳致孔剂残余大大减少，从而降低泄露电流，提高击穿电压，同时由于形成更多的Si-CHx-Si交流，一方面增强了薄膜的抗等离子体损伤性能和机型性能，另一方面，降低了薄膜的亲水性。

本发明另一方面提供一种半导体器件，其采用本发明提供的互连结构的制作方法形成互连结构。

本发明提出的半导体器件，由于采用本发明上述互连结构的制作方法形成互连结构，因而基于类似的理由，其一方面降低泄露电流，提高击穿电压，另一方面增强了薄膜的抗等离子体损伤性能和机型性能，并降低了薄膜的亲水性。

本发明再一方面提供一种电子装置，其包括本发明提供的上述半导体器件。

本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了根据本发明一实施方式形成超低K薄膜方法的工艺流程图；

图2示出了根据本发明的一种电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面结合图1对本发明的互连结构的制作方法做详细描述。

如图1所示，本实施例的互连结构的制作方法包括：

步骤S101，在半导体衬底形成多孔超低K介质薄膜，所述超低K介质薄膜为SiCOH薄膜。

其中，半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底中可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PMOS)等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。

在本实施例中，多孔超低K介质薄膜为SiCOH薄膜，其形成方法可采用本领域常用方法。

作为示例，在本实施中，以甲基二乙氧基硅烷和氧气为前驱体，以氦气为载气，以a-松油烯或二环庚二烯为造孔剂，在射频功率250～750瓦，腔体压力5～15托，温度200～300度的情况下，沉积形成超低K介质薄膜。

步骤S102，用H2等离子体处理所述多孔超低K介质薄膜，以去除致孔剂。

作为示例，在本实施例中，在腔室内进行H₂等离子体照射，腔室温度为200～300度，压力5～15托，H2等离子体流量250～1000立方厘米每分钟，射频功率250～750瓦，处理时间30～60秒。

步骤S103，用He等离子体处理所述多孔超低K介质薄膜，以使Si-CH3转变Si-CHx，其中x小于等于2。

作为示例，在本实施例中，在腔室内进行He等离子体照射，腔室温度为200～300度，压力5～15托，He等离子体流量250～1000立方厘米每分钟，射频功率250～750瓦，处理时间30～60秒。

步骤S104，用紫外照射所述多孔超低K介质薄膜，以去除剩余的致孔剂，并实现交联。

作为示例，在本实施例中，在腔室内进行紫外灯照射，腔室压力为2～10托，温度为300～400℃，紫外灯照射时所用的波长范围为200～400nm，紫外光强度为20～300mW/cm2，照射时间为100～500S。在本实施中，在进行紫外照射时，通以He气和Ar气，其中He气流量为10000～20000sccm，Ar气流量为10000～20000sccm。

可以理解的是，在本实施中，为了获得期望厚度厚度的多孔超低K薄膜，可以重复实施步骤S101～S103，直至获得期望厚度的多孔超低K薄膜为止。

本实施例的互连结构的制作方法，先通过H₂等离子体处理形成的多孔超低K薄膜，去除大部分致孔剂，然后再用He等离字体处理该多孔超低K薄膜，以使Si-CH3转变Si-CHx，其中x小于等于2，这样在经过后续UV光照射时可形成更多的Si-CHx-Si交联，从而增强了薄膜的抗等离子体损伤性能、机型性能，并且甲基更多的转变为Si-CHx-Si薄膜的亲水性下降。此外，在采用UV光照射形成交联的同时，还可去除剩余的致孔剂，使得致孔剂残留大大减少，因而降低了泄露电流，并提高了击穿电压。

综上所述，根据本发明的互连结构的制作方法，可使富碳致孔剂残余大大减少，从而降低泄露电流，提高击穿电压，同时由于形成更多的Si-CHx-Si交流，一方面增强了薄膜的抗等离子体损伤性能和机型性能，另一方面，降低了薄膜的亲水性。

实施例二

本发明还提供一种采用实施例一中所述的方法制作互连结构的半导体器件，其采用上述方法制作互连结构，因而具有较低的泄露电流、较高的击穿电压，以及较高的机械性能和良好的抗水性。

实施例三

本发明另外还提供一种电子装置，其包括前述的半导体器件。

由于包括的半导体器件，因此该电子装置同样具有上述优点。

该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。在本实施中以平板电脑为例进行示例，如图2所示。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种互连结构的制作方法，其特征在于，包括下述步骤：

步骤a：在半导体衬底上形成多孔超低K介质薄膜，所述超低K介质薄膜为SiCOH薄膜；

步骤b：用H₂等离子体处理所述多孔超低K介质薄膜，以去除致孔剂；

步骤c：用He等离子体处理所述多孔超低K介质薄膜，以使Si-CH3转变Si-CHx，其中x小于等于2；

步骤d：用紫外光照射所述多孔超低K介质薄膜，以去除剩余的致孔剂，并实现Si-CHx-Si交联。

2.根据权利要求1所述的制作方法，其特征在于，所述超低K薄膜的厚度为

3.根据权利要求1所述的制作方法，其特征在于，在所述步骤b中，H2等离子体处理时腔室温度为200～300度，腔室压力为5～15托，H2等离子体流量250～1000立方厘米每分钟，射频功率250～750瓦，处理时间30～60秒。

4.根据权利要求1所述的制作方法，其特征在于，所述步骤c中，用He等离子体处理时腔室温度为200～300度，腔室压力为5～15托，He等离子体流量250～1000立方厘米每分钟，射频功率250～750瓦，处理时间30～60秒。

5.根据权利要求1所述的制作方法，其特征在于，在所述步骤d中，用紫外光照射照射时，紫外光强度为20～300mW/cm2，腔室温度为300～400℃，腔室压力为2～10托，处理时间为100～500S。

6.根据权利要求5所述的制作方法，其特征在于，在所述步骤d中，用紫外光照射照射时，向腔室通入He气和Ar气。

7.根据权利要求6所述的制作方法，其特征在于，He气流量为10000～20000sccm，Ar气流量为10000～20000sccm。

8.根据权利要求1所述的制作方法，其特征在于，在所述步骤d之前，重复所述步骤a至步骤c，以形成期望厚度的多孔超低K介质薄膜。

9.一种半导体器件，其特征在于，包括采用如权利要求1-8之一所述的制作方法形成互连结构。

10.一种电子装置，其特征在于，包括如权利要求9所述的半导体器件。