CN105990206A - 半导体装置的制造装置以及半导体装置的制造方法 - Google Patents

半导体装置的制造装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN105990206A
CN105990206A CN201510097047.9A CN201510097047A CN105990206A CN 105990206 A CN105990206 A CN 105990206A CN 201510097047 A CN201510097047 A CN 201510097047A CN 105990206 A CN105990206 A CN 105990206A
Authority
CN
China
Prior art keywords
band
semiconductor
layer
semiconductor device
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510097047.9A
Other languages
English (en)
Other versions
CN105990206B (zh
Inventor
糸永修司
古山英人
远藤光芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha To Kk
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105990206A publication Critical patent/CN105990206A/zh
Application granted granted Critical
Publication of CN105990206B publication Critical patent/CN105990206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的实施方式提供一种转印时的位置精度优异的半导体装置的制造装置以及半导体装置的制造方法。根据实施方式，半导体装置的制造装置包括：第一框架，固定包含第一面的第一带；第一支撑部，在所述第一面的相反侧支撑所述第一带；第二框架，固定包含与所述第一带的所述第一面对向的第二面的第二带；第二支撑部，在所述第二面的相反侧支撑所述第二带；以及环，设置在所述第一带与所述第二带之间，且包含孔，该孔连通于由所述环以及所述第一以及第二带所构成的空间。

Description

半导体装置的制造装置以及半导体装置的制造方法
[相关申请案]
本申请案享有以日本专利申请案2014-187116号(申请日：2014年9月12日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造装置以及半导体装置的制造方法。
背景技术
在半导体装置的转印步骤中，要求提高转印时的位置精度。
发明内容
本发明的实施方式提供一种转印时的位置精度优异的半导体装置的制造装置以及半导体装置的制造方法。
根据实施方式，半导体装置的制造装置包括：第一框架，固定包含第一面的第一带；第一支撑部，在所述第一面的相反侧支撑所述第一带；第二框架，固定包含与所述第一带的所述第一面对向的第二面的第二带；第二支撑部，在所述第二面的相反侧支撑所述第二带；以及环，设置在所述第一带与所述第二带之间，且包含孔，该孔连通于由所述环以及所述第一以及第二带而构成的空间。
附图说明
图1是实施方式的半导体装置的制造装置的示意剖视图。
图2是实施方式的框架部的示意俯视图。
图3是实施方式的密封环的示意俯视图。
图4(a)～(c)是实施方式的密封环的示意剖视图。
图5是实施方式的半导体装置的制造装置的示意俯视图。
图6(a)是实施方式的密封环的示意俯视图，图6(b)是实施方式的密封环的示意剖视图。
图7(a)是表示实施方式的半导体装置的制造方法的示意立体图，图7(b)是表示实施方式的半导体装置的制造方法的示意剖视图。
图8(a)是表示实施方式的半导体装置的制造方法的示意立体图，图8(b)是表示实施方式的半导体装置的制造方法的示意剖视图。
图9(a)是表示实施方式的半导体装置的制造方法的示意立体图，图9(b)是表示实施方式的半导体装置的制造方法的示意剖视图。
图10(a)是表示实施方式的半导体装置的制造方法的示意立体图，图10(b)是表示实施方式的半导体装置的制造方法的示意剖视图。
图11是表示实施方式的半导体装置的制造方法的示意剖视图。
图12是实施方式的半导体装置的制造装置的示意剖视图。
图13是实施方式的半导体装置的示意剖视图。
图14是实施方式的半导体装置的示意俯视图。
图15是实施方式的半导体层的示意剖视图。
图16(a)以及(b)是表示另一实施方式的半导体装置的制造方法的示意剖视图与仰视图。
图17(a)以及(b)是表示另一实施方式的半导体装置的制造方法的示意剖视图与仰视图。
图18(a)以及(b)是表示另一实施方式的半导体装置的制造方法的示意剖视图与仰视图。
图19(a)以及(b)是表示另一实施方式的半导体装置的制造方法的示意剖视图与仰视图。
图20(a)以及(b)是表示另一实施方式的半导体装置的制造方法的示意剖视图与仰视图。
图21是表示另一实施方式的半导体装置的制造方法的示意剖视图。
图22是表示另一实施方式的半导体装置的制造方法的示意剖视图。
图23是表示另一实施方式的半导体装置的制造方法的示意剖视图。
图24是表示另一实施方式的半导体装置的制造方法的示意剖视图。
图25(a)以及(b)是表示另一实施方式的半导体装置的制造方法的示意俯视图。
图26(a)以及(b)是实施方式的半导体装置的局部放大示意剖视图。
具体实施方式
以下，参照附图对实施方式进行说明。此外，在各附图中，对相同要素标注相同符号。
图1是实施方式的半导体装置的制造装置的示意剖视图。
本实施方式的半导体装置的制造装置100具有平板部10、框架部20、带部30、以及密封环40。
平板部10具有下部平板11(第一支撑部)与上部平板12(第二支撑部)。在下部平板11上设置着上部平板12。上部平板12是与下部平板11平行地设置。如下述般，本制造装置100将下部平板11与上部平板12之间的空间60排气。因此，作为平板部10，使用可耐受减压的材料，例如使用不锈钢(SUS)。
在下部平板11与上部平板12之间设置着框架部20。框架部20具有第一框架21与第二框架22。在下部平板11与上部平板12之间设置着第一框架21。在第一框架21与上部平板12之间设置着第二框架22。
图2是本实施方式的框架部20的示意俯视图。
如图2所示，框架部20的形状为环状，第一框架21以及第二框架22的各者的形状具有相同的环状。例如，框架部20的外径为296mm，内径为250mm，厚度为1.2mm。与平板部10同样地，作为框架部20使用可耐受减压的材料，例如使用不锈钢。
在框架部20例如设置着切口部20n、20o。切口部20n、20o用于框架部20的位置对准。由此，可精度良好地配置框架部20。
在平板部10与框架部20之间设置着带部30。带部30具有转印源带31(第一带)与转印对象带32(第二带)。作为转印源带31以及转印对象带32，例如使用切割用带。作为转印源带31，例如使用UV(ultraviolet，紫外线)硬化型带，且可由UV照射降低粘着力。
在下部平板11与第一框架21之间设置着转印源带31。第一框架21设置在转印源带31的外周部。第一框架21使转印源带31的操作容易。
转印源带31具有第一面31a。在第一面31a贴附着转印前的半导体元件70(如图7(b)所示)。转印源带31在第一面31a的相反侧支撑在下部平板11。
此外，半导体元件70例如具有多个半导体芯片。半导体芯片的数量为任意，且关于半导体芯片的选择转印以及转印次数也为任意。
在上部平板12与第二框架22之间设置着转印对象带32。第二框架22设置在转印对象带32的外周部。第二框架22使转印对象带32的操作容易。
转印对象带32具有第二面32a。在第二面32a贴附着转印后的半导体元件70(如图10(b)所示)。转印对象带32在第二面32a的相反侧支撑在上部平板12。
转印对象带32的第二面32a与转印源带31的第一面31a对向。因此，贴附在第一面31a的半导体元件70经过转印步骤被反转并贴附至第二面32a。
在转印源带31与转印对象带32之间设置着空间60以及密封环40。空间60面向第一面32a以及第二面32a，密封环40包围空间60的周围。密封环40具有排气孔41。
图3是本实施方式的密封环40的示意俯视图。
图4(a)～图4(c)是本实施方式的密封环40的示意剖视图。
图4(a)、图4(b)以及图4(c)的各者为图3中的A-A'剖视图、B-B'剖视图以及C-C'剖视图。
如图3所示，密封环40的形状为环状。作为密封环40，例如使用具有密封性的材料。密封环40例如包含硅酮(silicone)橡胶、硅酮树脂、金属以及胺基甲酸酯树脂等。例如，密封环40的外径为250mm，内径为210mm，厚度为3mm。密封环40内的排气孔41具有纵孔41a(吸排气线)、横孔41b、以及连接部41c。
如图3以及图4(c)所示，纵孔41a沿密封环40的厚度方向延伸。纵孔41a的形状例如为圆柱状。纵孔41a的直径例如为5mm。
如图3以及图4(b)所示，在密封环40的内周，多个横孔41b在密封环40的周方上隔开而设置。横孔41b从密封环40内连通至空间60。横孔41b的数量为任意。例如，横孔41b的宽度为5mm，深度为2mm。横孔41b例如是沿周方而设置，且等间隔地设置。横孔41b的形状例如设置为凹状，也可设置为V字、U字等形状。
如图3以及图4(a)所示，在密封环40的外周与内周之间设置着沿周方延伸的连接部41c。例如，连接部41c的宽度为5mm，深度为2mm。
连接部41c的形状在密封环40的上表面设置为凹状。连接部41c的形状例如也可在密封环40的底面设置为凹状。连接部41c的形状也可设置为凹状以外(例如V字、U字等)的形状。由此，连接部41c将纵孔41a与横孔41b连接。
如图1所示，密封环40设置在框架部20的内侧。即，密封环40的直径为第一框架21以及第二框架22的各者的直径以下。密封环40的外侧的侧面既可与框架部20的内侧的侧面相接，也可不相接。
密封环40的厚度比将第一框架21与第二框架22重叠后的厚度更厚。因此，在将第一框架21与第二框架22重叠时，转印源带31以及转印对象带32的各者与密封环40密接。由此，由密封环40所包围的空间60的上表面以及下表面被带部30完全覆盖。此时，空间60经由密封环40的横孔41b而与连接部41c连接。
贯通下部平板11的内部以及转印源带31设置着贯通孔51(吸排气导入线)。贯通孔51例如与排气孔41以及真空排气部80连接。由此，真空排气部80可通过排气孔41将空间60内排气。
例如，如图12所示，也可使用贯通孔52代替贯通孔51。贯通孔52贯通上部平板12的内部以及转印对象带32。
根据本实施方式，如下述般，在转印源带31的第一面31a贴附着半导体元件70。转印源带31以及转印对象带32的各者与密封环40相接。此时，空间60内通过排气孔41被排气。由此，转印源带31的第一面31a与转印对象带32的第二面32a接近，而半导体元件70的上表面被贴附至第二面32a。
此后，空间60内通过排气孔41被供气(大气开放)。此时，第一面31a对半导体元件70的粘着性低于第二面32a对半导体元件70的粘着性。由此，半导体元件70从第一面32a剥离。即，半导体元件70从第一面31a被转印至第二面32a。
例如，若在半导体元件70贴附在转印源带31以及转印对象带32的各者的状态下，利用撕裂剥离从转印源带31剥离半导体元件70，则转印源带31会塑性变形。因此，贴附在转印对象带32的半导体元件70的位置偏移。
例如，若在半导体元件70贴附在转印源带31以及转印对象带32的各者的状态下，利用面剥离从转印源带31剥离半导体元件70，则施加至转印源带31以及转印对象带32的剥离负荷增大。由此，剥离变得困难。带从框架部20剥落。带延伸而半导体元件70的位置偏移。
相对于此，根据本实施方式，在半导体元件70贴附在转印源带31以及转印对象带32的各者的状态下，通过排气孔41对空间60内进行供气，从而从转印源带31剥离半导体元件70。此时，转印源带31以及半导体元件70的各者被均匀地加压。由此，不使半导体元件70的位置偏移便可将其转印至转印对象带32。
图5是实施方式的半导体元件的制造装置的示意俯视图。
如图5所示，本制造装置100例如具有增强板12a与透明板12b。透明板12b设置在增强板12a与转印对象带32之间。作为透明板12b，例如使用压克力板。
在增强板12a例如设置着贯通增强板12a的贯通孔12h。透明板12b在贯通孔12h的底面露出。此时，可经由透明板12b目视密封环40以及空间60。由此，可确认半导体元件70的转印状况。增强板12a具有高于透明板12b的机械强度，例如包含不锈钢。增强板12a抑制因空间60的加减压而引起的透明板12b的变形。
图6(a)是实施方式的密封环40的示意俯视图，图6(b)是实施方式的密封环40的示意剖视图。
图6(b)是相对于图6(a)的剖视图。
如图6(a)以及图6(b)所示，密封环40例如具有支撑部40s。支撑部40s在密封环40的外周部设置为环状。支撑部40s的厚度比密封环40的厚度更薄。
在将密封环40设置在框架部20的内侧时，支撑部40s设置在密封环40与框架部20之间。支撑部40s的内周部嵌入至密封环40的外侧的侧面。支撑部40s使密封环40的操作容易。由此，可沿着框架部20的内侧均匀地设置密封环40。因此，在通过排气孔41对空间60内进行供气而将半导体元件70从转印源带31剥离时，转印源带31以及半导体元件70被更均匀地加压。由此，半导体元件70的转印时的位置精度提高。
其次，参照图7(a)～图11对实施方式的半导体装置的制造方法进行说明。
图7(a)、图8(a)、图9(a)以及图10(a)是本实施方式的半导体装置的制造装置100的示意立体图。图7(b)、图8(b)、图9(b)、图10(b)以及图11是本实施方式的半导体装置的制造装置100的示意剖视图。
如图7(a)以及图7(b)所示，在转印源带31的第一面31a上设置着半导体元件70的第一部分70a。在比半导体元件70更靠外侧的转印源带31设置着第一框架21。半导体元件70的数量为任意。
在半导体元件70上与转印源带31对向地设置着转印对象带32。在第一框架21与转印对象带32之间设置着第二框架22。第二框架22与转印对象带32相接。
然后，在转印源带31与转印对象带32之间设置着密封环40。密封环40设置在比第一框架21以及第二框架22更靠内侧。
其次，如图8(a)以及图8(b)所示，第一框架21是以与第二框架22相接的方式设置。由此，转印源带31以及转印对象带32的各者与密封环40相接。半导体元件70以及空间60由转印源带31、转印对象带32以及密封环40的各者所包围。
如图9(a)以及图9(b)所示，空间60内通过排气孔41被排气。由此，与半导体元件70的第一部分70a相反的第二部分70b被贴附至转印对象带32的第二面32a。空间60内的排气例如使用包含真空泵等的真空排气部80。真空排气部80经由贯通孔51连接在排气孔41。
如图10(a)以及图10(b)所示，空间60内通过排气孔41被供气。在真空排气前的状态下，例如由UV照射减弱半导体元件70的第一部分70a与转印源带31的第一面31a的接着力。
如图9(b)所示，在由真空排气而半导体元件70的第一部分70a被贴附至转印源带31的第一面31a，半导体元件70的第二部分70b被贴附至转印对象带32的第二面32a的状态下，半导体元件70与转印源带31的接着力比半导体元件70与转印对象带32的接着力更弱。因此，通过空间60内的供气(大气开放)而半导体元件70从转印源带31的第一面31a剥离。
然后，将第一框架21与第二框架22分开，半导体元件70的转印步骤结束。
根据本实施方式，通过排气孔41进行空间60内的排气，由此半导体元件70被贴附至转印对象带32的第二面32a。由此，由于不均匀的力未施加至转印对象带32，所以可降低因带的延伸而引起的半导体元件之间的偏移(截口偏移)。
进而，通过排气孔41进行空间60内的供气，由此将半导体元件70从转印源带31剥离。此时，转印源带31以及半导体元件70的各者被均匀地加压。由此，不使半导体元件70的位置偏移便可将其转印至转印对象带32。
如所述般，本实施方式可提供一种转印时的位置精度优异的半导体装置的制造装置以及制造方法。
例如，半导体元件70具有在转印源带31上分离的多个半导体芯片。此时，如图11所示，多个半导体芯片的一部分(第一群)71从转印源带31转印至转印对象带32，剩余的一部分(第二群)72残留在转印源带31。即，可选择性地转印多个半导体芯片。
作为转印的半导体芯片的选择方法，例如使用UV照射法。例如，在将半导体芯片设置在转印源带31上时，选择性地对想要转印的半导体芯片照射UV。由此，仅将受到UV照射后的半导体芯片转印至转印对象带。
即便在此情况下，也可提供一种转印时的位置精度优异的半导体装置的制造装置。
图13是实施方式的半导体装置的示意剖视图。
图14是施形态的半导体装置的安装面侧的示意俯视图，且与图13的仰视图对应。
使用本实施方式的制造装置而制造的半导体装置具有：例如以圆片级而形成的芯片尺寸器件(以下，也简称为芯片)103(半导体芯片)、设置在芯片103的周围的绝缘构件127、以及设置在安装面侧的金属层171、172。
芯片103具有：电极107、108；第一配线层(片装配线层)116、117；光学层130、133；以及半导体层115，设置在第一配线层116、117与光学层130、133之间。
图15是半导体层115的放大示意剖视图。
半导体层115例如包含氮化镓。半导体层115具有：第一层111，包含n型半导体；第二层112，包含p型半导体；以及发光层113，设置在第一层111与第二层112之间。
第一层111例如包含基底缓冲层以及n型GaN层。第二层112例如包含p型GaN层。发光层113包含发出蓝色光、紫色光、蓝紫色光、紫外光等的材料。发光层13的发光峰值波长例如为430～470nm。
如图16(a)所示，半导体层115外延成长在衬底110上。衬底110例如为硅衬底、蓝宝石衬底、碳化硅衬底等。第一层111、发光层113以及第二层112依序外延成长在衬底110上。然后，通过使用未图示的掩膜的RIE(Reactive Ion Etching，反应性离子蚀刻)法选择性地去除第二层112以及发光层113。
因此，半导体层115具有：区域(发光区域)115d，具有第二层112以及发光层113的积层膜；以及区域115e，具有未由发光层113以及第二层112覆盖的第一层111的第二面111a。
图16(b)与图15以及图16(a)所示的半导体层115的仰视图对应。
如图16(b)所示，例如，区域115e形成为被发光区域115d包围的岛状，另外，区域115e以连续地包围发光区域115d的方式形成在发光区域115d的外周侧。发光区域115d的面积比区域115e的面积更宽。
如图15所示，在第一层111中，在第二面111a的相反侧形成着未由发光层113以及第二层112覆盖的第一面115a。另外，半导体层115具有连着第一面115a的侧面115c。
如图17(a)、以及对应于图17(a)的仰视图的图17(b)所示，在第一层111的第二面111a设置着n侧电极108，在第二层112的表面设置着p侧电极107。p侧电极107以及n侧电极108形成在与半导体层115重叠的区域(芯片区域)的范围内。
在图17(b)的俯视时，p侧电极107的面积比n侧电极108的面积更宽。p侧电极107与第二层112的接触面积比n侧电极107与第一层111的接触面积更宽。
如图18(a)、以及对应于图18(a)的仰视图的图18(b)所示，在半导体层115的第一面115a以外的面设置着绝缘膜114。绝缘膜114例如为无机膜，氧化硅膜等。
在绝缘膜114形成着使p侧电极107露出的第一开口114a与使n侧电极108露出的第二开口114b。例如2个n侧的第二开口114b相互离开而形成。其等2个第二开口114b之间的p侧电极107的表面被绝缘膜114覆盖。
第一层111的侧面115c、第二层112的侧面、以及发光层113的侧面被绝缘膜114覆盖。
如图19(a)、以及对应于图19(a)的仰视图的图19(b)所示，在半导体层115的第一面115a的相反侧，设置着第一p侧配线层116与第一n侧配线层117。
第一p侧配线层116形成在与半导体层115重叠的区域(芯片区域)的范围内。第一p侧配线层116也设置在第一开口114a内，且与p侧电极107相接。第一p侧配线层116经由一体形成在第一开口114a内的接触部116a而与p侧电极107连接。第一p侧配线层116不与第一层111相接。
第一n侧配线层117形成在与半导体层115重叠的区域(芯片区域)的范围内。第一n侧配线层117也设置在第二开口114b内，且与n侧电极108相接。第一n侧配线层117经由一体形成在第二开口114b内的接触部117a而与n侧电极108连接。
第一n侧配线层117例如形成为沿将2个岛状n侧电极108连接的方向延伸的线图状。在第一n侧配线层117的2个n侧电极108之间的部分与p侧电极107之间、以及第一n侧配线层117的2个n侧电极108之间的部分与第二层112之间设置着绝缘膜114，且第一n侧配线层117不与p侧电极107以及第二层112相接。
如图16(b)所示，包含发光层113的发光区域115d占半导体层115的平面区域的大部分。另外，如图17(b)所示，连接在发光区域115d的p侧电极107的面积比n侧电极108的面积更宽。因此，可获得宽发光面，并可提高光输出。
p侧电极107设置在第二层112与第一p侧配线层116之间。如图26(a)所示，p侧电极107为复数层(例如3层)的积层膜。p侧电极107具有从第二层112侧依序设置的第一膜107a、第二膜107b以及第3膜107c。
例如，第一膜107a为对发光层113以及荧光体层130所发出的光具有高反射率的银(Ag)膜。例如，第二膜107b为钛(Ti)膜，第3膜107c为铂(Pt)膜。
n侧电极108设置在第一层111与第一n侧配线层117的接触部117a之间。如图26(b)所示，n侧电极108为复数层(例如3层)的积层膜。n侧电极108具有从第一层111侧依序设置的第一膜108a、第二膜108b以及第3膜108c。
例如，第一膜108a为对发光层113以及荧光体层130所发出的光具有高反射率的铝(Al)膜。例如，第二膜108b为钛(Ti)膜，第3膜108c为铂(Pt)膜。
如图20(a)、以及对应于图20(a)的仰视图的图20(b)所示，在第一p侧配线层116以及第一n侧配线层117的表面设置着绝缘膜118。绝缘膜118也设置在第一p侧配线层116与第一n侧配线层117之间。绝缘膜118例如为无机膜，为氧化硅膜等。
在绝缘膜118形成着使第一p侧配线层116的一部分(p侧焊垫116b)露出的第一开口118a、与使第一n侧配线层117的一部分(n侧焊垫117b)露出的第二开口118b。
p侧焊垫116b的面积大于n侧焊垫117b的面积。n侧焊垫117b的面积比第一n侧配线层117与n侧电极108的接触面积更宽。
第一面115a上的衬底110是如下述般被去除。在衬底110被去除后的第一面115a上设置着对半导体装置的发射光赋予所需的光学特性的光学层。例如，如图13所示，在半导体层115的第一面115a上设置着荧光体层130，进而，在该荧光体层130上设置着透明层(第一透明层)133。
荧光体层130包含多个粒子状的荧光体131。荧光体131被发光层113的放射光激发，从而放射波长与发光层113的放射光不同的光。多个荧光体131分散在结合材132中。结合材132使发光层113的放射光以及荧光体131的放射光透过。此处所谓“透过”，并不限定于透过率为100％，也包含吸收光的一部分的情况。结合材132例如可使用硅酮树脂等透明树脂。
透明层133不包含荧光体粒子。另外，透明层133在下述绝缘构件127的表面研削时保护荧光体层130。
或者，透明层133作为光散射层而发挥功能。即，透明层133包含使发光层113的放射光散射的多个粒子状的散射材(例如氧化硅、钛化合物)与使发光层113的放射光透过的结合材(例如透明树脂)。
在比半导体层115的侧面更靠外侧的芯片外区域设置着绝缘构件127。绝缘构件127比半导体层115更厚，且支撑半导体层115。绝缘构件127隔着绝缘膜114覆盖半导体层115的侧面。
另外，绝缘构件127也设置在光学层(荧光体层130以及透明层133)的侧面的外侧，且覆盖光学层的侧面。
绝缘构件127设置在包含半导体层115、电极107、108、第一配线层(片装配线层)116、117、以及光学层的芯片103的周围，且支撑芯片103。
绝缘构件127的上表面127a与透明层133的上表面形成平坦面。在绝缘构件127的背面设置着绝缘膜126。
在第一p侧配线层116的第一p侧焊垫116b上设置着第二p侧配线层121。第二p侧配线层121与第一p侧配线层116的第一p侧焊垫116b相接，并且延伸至芯片外区域。延伸至第二p侧配线层121的芯片外区域的部分隔着绝缘膜126支撑在绝缘构件127。
另外，第二p侧配线层121的一部分也延伸至隔着绝缘膜118与第一n侧配线层117重叠的区域。
在第一n侧配线层117的第一n侧焊垫117b上设置着第二n侧配线层122。第二n侧配线层122与第一n侧配线层117的第一n侧焊垫117b相接，并且延伸至芯片外区域。延伸至第二n侧配线层122的芯片外区域的部分隔着绝缘膜126支撑在绝缘构件127。
图25(b)表示第二p侧配线层121与第二n侧配线层122的平面布局的一例。
第二p侧配线层121与第二n侧配线层122相对于将半导体层115的平面区域2等分的中心线c非对称地配置，且第二p侧配线层121的下表面(安装面侧的面)比第二n侧配线层122的下表面更宽。
如图13所示，在第二p侧配线层121与第二n侧配线层122的表面设置着绝缘膜119。绝缘膜119例如为无机膜，为氧化硅膜等。
如图22所示，在绝缘膜119形成着使第二p侧配线层121的第二p侧焊垫121a露出的第一开口119a、与使第二n侧配线层122的第二n侧焊垫122a露出的第二开口119b。
如图13所示，在第二p侧配线层121的第二p侧焊垫121a上设置着p侧外部连接电极123。p侧外部连接电极123与第二p侧配线层121的第二p侧焊垫121a相接，且设置在第二p侧配线层121上。
另外，p侧外部连接电极123的一部分也设置在隔着绝缘膜118、119与第一n侧配线层117重叠的区域、以及隔着绝缘膜119与第二n侧配线层122重叠的区域。
p侧外部连接电极123扩展至与半导体层115重叠的芯片区域、以及芯片外区域。p侧外部连接电极123比第一p侧配线层116更厚，且比第二p侧配线层121更厚。
在第二n侧配线层122的第二n侧焊垫122a上设置着n侧外部连接电极124。n侧外部连接电极124配置在芯片外区域，且与第二n侧配线层122的第二n侧焊垫122a相接。
n侧外部连接电极124比第一n侧配线层117更厚，且比第二n侧配线层122更厚。
在p侧外部连接电极123与n侧外部连接电极124之间设置着树脂层(绝缘层)125。树脂层125与p侧外部连接电极123的侧面以及n侧外部连接电极124的侧面相接，且填充在p侧外部连接电极123与n侧外部连接电极124之间。
另外，树脂层125设置在p侧外部连接电极123的周围以及n侧外部连接电极124的周围，且覆盖p侧外部连接电极123的侧面以及n侧外部连接电极124的侧面。
树脂层125提高p侧外部连接电极123以及n侧外部连接电极124的机械强度。另外，树脂层125作为在安装时防止焊料润湿扩散的阻焊剂而发挥功能。
p侧外部连接电极123的下表面从树脂层125露出，且作为可与安装衬底等外部电路连接的p侧安装面(p侧外部端子)123a而发挥功能。n侧外部连接电极124的下表面从树脂层125露出，且作为可与安装衬底等外部电路连接的n侧安装面(n侧外部端子)124a而发挥功能。p侧安装面123a以及n侧安装面124a例如是经由焊料、或导电性的接合材接合在安装衬底的焊盘图案。
此处，较理想为进而使p侧安装面123a以及n侧安装面124a比树脂层125的表面更突出。由此，可使安装时的连接部焊料形状稳定化，从而可提高安装的可靠性。
图14表示p侧安装面123a与n侧安装面124a的平面布局的一例。
p侧安装面123a与n侧安装面124a相对于将半导体层115的平面区域2等分的中心线c非对称地配置，且p侧安装面123a比n侧安装面124a更宽。
p侧安装面123a与n侧安装面124a的间隔设定为在安装时焊料不会将p侧安装面123a与n侧安装面124a之间桥接的间隔。
半导体层115中的n侧的电极接触面(第一层111的第二面111a)利用第一n侧配线层117与第二n侧配线层122再配置在也包含芯片外区域的更宽的区域。由此，可确保对可靠性较高的安装充分的n侧安装面124a的面积，并且可减小半导体层115中的n侧电极面的面积。因此，可缩小半导体层115中的不包含发光层113的区域115e的面积，且可扩大包含发光层113的区域115d的面积并提高光输出。
在半导体装置，在安装面侧设置着p侧金属层171与n侧金属层172。p侧金属层171包含第一p侧配线层116、第二p侧配线层121以及p侧外部连接电极123。n侧金属层172包含第一n侧配线层117、第二n侧配线层122以及n侧外部连接电极124。
半导体层115是通过外延成长法形成在衬底上。该衬底被去除，而半导体层115在第一面115a侧不包含衬底。通过衬底的去除可实现半导体装置的低高度化。另外，通过衬底的去除，可在半导体层115的第一面115a形成微小凹凸，可实现光提取效率的提高。
半导体层115支撑在包含金属层171、172与树脂层125的复合体的支撑体上。另外，半导体层115是由比半导体层115更厚的例如作为树脂层的绝缘构件127而从侧面侧被支撑。
作为金属层171、172的材料，例如可使用铜、金、镍、银等。这些之中，若使用铜，则可提高良好的导热性、高电子迁移耐性以及对绝缘材料的密接性。
通过安装半导体装置时的热循环，因使p侧安装面123a以及n侧安装面124a接合在安装衬底的焊盘的焊料等所引起的应力施加至半导体层115。通过将p侧外部连接电极123、n侧外部连接电极124以及树脂层125形成为适当的厚度(高度)，可使p侧外部连接电极123、n侧外部连接电极124以及树脂层125吸收并缓和所述应力。尤其是通过在安装面侧将比半导体层115更柔软的树脂层125用作支撑体的一部分，可提高应力缓和效果。
金属层171、172例如含有具有高导热率的铜作为主成分，且在与发光层113重叠的区域高导热体以宽面积扩大。由发光层113产生的热通过金属层171、172并以形成在芯片下方的较短的行程散热至安装衬底。
尤其是与半导体层115的发光区域115d连接的p侧金属层171的p侧安装面123a在图14所示的俯视时与半导体层115的平面区域的大部分重叠，所以可通过p侧金属层171高效地散热至安装衬底。
另外，半导体装置的p侧安装面123a也扩张至芯片外区域。因此，也可使接合在p侧安装面123a的焊料的平面尺寸增大，从而可提高经由焊料的对安装衬底的散热性。
另外，第二n侧配线层122延伸至芯片外区域。因此，可不受占与芯片重叠的区域的大部分而布局的p侧安装面123a的制约而将n侧安装面124a配置在芯片外区域。通过将n侧安装面124a配置在芯片外区域，可比仅在芯片区域范围内布局n侧安装面124a时更扩大n侧安装面124a的面积。
因此，关于n侧，也可增大接合在n侧安装面124a的焊料的平面尺寸，从而可提高经由焊料的对安装衬底的散热性。
从发光层113放射至第一面115a侧的光入射至荧光体层130，且一部分的光激发荧光体131，从而以发光层113的光与荧光体131的光的混合光的形式获得例如白色光。
从发光层113放射至安装面侧的光被p侧电极107以及n侧电极108反射，并朝向上方的荧光体层130侧。
在荧光体层130上设置着透明层(第一透明层)133，在该透明层133上以及芯片外区域的绝缘构件127上设置着透明层(第二透明层)134。
透明层134包含使发光层113的放射光散射的多个粒子状的散射材(例如氧化硅)与使发光层113的放射光透过的结合材(例如透明树脂)。
透明层134作为光散射层而发挥功能。作为该光散射层的透明层134的面积大于荧光体层130的面积、以及透明层133的面积。即，透明层134的面积大于芯片103的面积。因此，可扩大从半导体装置向外部所发出的光的范围，从而可实现广角的配光特性。
绝缘构件127的至少接近半导体层115的侧面的部分的表面对发光层113的放射光具有反射性。另外，绝缘构件127的接近荧光体层130的侧面的部分以及接近透明层133的侧面的部分对发光层113的放射光以及荧光体131的放射光具有反射性。进而，绝缘构件127的与透明层134的交界附近对发光层113的放射光以及荧光体131的放射光具有反射性。
例如，绝缘构件127是对发光层113的放射光以及荧光体131的放射光的反射率为50％以上的树脂层。
因此，可利用绝缘构件127反射来自芯片103的侧面的放射光、以及在透明层134上被散射而朝向绝缘构件127侧的光。可防止绝缘构件127上的光的吸收损失，从而可提高通过透明层134而将光提取至外部的效率。
荧光体层130利用圆片级制程形成在半导体层115的第一面115a上，荧光体层130的面积与半导体层115的面积大致相同，或稍大于半导体层115的面积。
荧光体层130并不包围半导体层115的侧面、以及安装面侧而形成。即，在无法将光提取至外部的芯片侧面侧以及安装面侧并未形成无用的荧光体层130，从而可实现成本降低。
在一般覆晶安装中，在经由凸块等将LED(Light-Emitting Diode，发光二极管)芯片安装在安装衬底后，以覆盖芯片整体的方式形成荧光体层。或者，在凸块之间底胶填充着树脂。
相对于此，根据使用本实施方式的半导体装置的制造装置制造而成的半导体装置，在图13所示的安装前的状态下，在p侧外部连接电极123的周围以及n侧外部连接电极124的周围设置着与荧光体层130不同的树脂层125，从而可对安装面侧赋予适合应力缓和的特性。另外，由于在安装面侧已设置着树脂层125，所以无需安装后的底胶填充。
在半导体层115的第一面115a侧设置着优先考虑光提取效率、色转换效率、配光特性等而设计的光学层，在安装面侧设置着优先考虑安装时的应力缓和或作为代替衬底的支撑体的特性的层。例如，树脂层125具有在成为基底的树脂中高密度填充着二氧化硅粒子等填料的构造，且作为支撑体而被调整为适当的硬度。
根据以上所说明的使用本实施方式的半导体装置的制造装置制造而成的半导体装置，半导体层115、电极107、108、片装配线层116、117、以及光学层可以圆片级一次形成而实现低成本的芯片尺寸器件103，并且可使外部端子(安装面)123a、134a扩张至芯片外区域而提高散热性。因此，可提供廉价且高可靠性的半导体装置。
其次，参照图16(a)～图25(b)对其他实施方式的半导体装置的制造方法进行说明。
图16(b)、图17(b)、图18(b)、图19(b)、图20(b)、图25(a)以及图25(b)分别对应于图16(a)、图17(a)、图18(a)、图19(a)、图20(a)、图21以及图22的仰视图。
半导体层115例如是通过MOCVD(metal organic chemical vapor deposition，有机金属化学气相沉积)法外延成长在衬底110上。衬底110例如为硅衬底。或者，衬底110也可为蓝宝石衬底或碳化硅衬底。半导体层115例如为包含氮化镓(GaN)的氮化物半导体层。
例如，通过RIE(Reactive Ion Etching)法选择性地对第二层112以及发光层113的积层膜进行蚀刻，从而如图16(a)以及(b)所示般使第一层111的第二面111a露出。
另外，第一层111被选择性地去除，而在衬底110上被分离为多个半导体层115。将半导体层115分离为多个的槽例如形成为格子状图案。
其次，如图17(a)以及(b)所示，在第二层112的表面形成p侧电极107，在第一层111的第二面111a形成n侧电极108。
其次，如图18(a)以及(b)所示，在以覆盖半导体层115以及电极107、108的方式形成绝缘膜114之后，在绝缘膜114形成第一开口114a以及第二开口114b。
其次，如图19(a)以及(b)所示，形成第一p侧配线层116以及第一n侧配线层117。第一p侧配线层116形成在第一开口114a内且与p侧电极107相接。
第一n侧配线层117形成在第二开口114b内且与n侧电极108相接。另外，第一n侧配线层117例如在2个部位与n侧电极108相接。第一n侧配线层117形成为沿将该2个部位的n侧电极108连接的方向延伸的线状。在第一n侧配线层117的形成为线状的部分与p侧电极107之间介置绝缘膜114，且第一n侧配线层117不与p侧电极107相接。
p侧电极107、n侧电极108、第一p侧配线层116、以及第一n侧配线层117形成在与半导体层115重叠的区域的范围内。
其次，如图20(a)以及(b)所示，在第一p侧配线层116的表面以及第一n侧配线层117的表面形成绝缘膜118，并在该绝缘膜118形成第一开口118a与第二开口118b。第一p侧配线层116的第一p侧焊垫116b在第一开口118a露出，第一n侧配线层117的第一n侧焊垫117b在第二开口118b露出。
其次，去除衬底110。在包含半导体层115以及配线层116、117的积层体被支撑在未图示的临时支撑体的状态下去除衬底110。
例如，作为硅衬底的衬底110是通过RIE等干式蚀刻而被去除。或者，也可通过湿式蚀刻去除硅衬底110。或者，在衬底110为蓝宝石衬底的情况下，可通过雷射举离法去除。
外延成长在衬底110上的半导体层115存在包含较大的内部应力的情况。另外，p侧金属层171、n侧金属层172以及树脂层125例如为与GaN系材料的半导体层115相比柔软的材料。因此，即便在剥离衬底110时瞬间释放外延成长时的内部应力，p侧金属层171、n侧金属层172以及树脂层125也会吸收该应力。因此，可避免去除衬底110的过程中的半导体层115的破损。
通过去除衬底110而露出的半导体层115的第一面115a视需要进行粗面化。
进而，在第一面115a上形成所述荧光体层130，在该荧光体层130上形成透明层133。至此为止的步骤是在晶片状态下进行。
接着，对晶片进行切割而使其个片化为多个芯片103。该芯片103被支撑在所述实施方式的转印源带31，并使用本制造装置100对芯片103进行再配置。然后，如图21所示，在芯片103的周围(芯片外区域)、以及芯片103上(透明层133上)形成绝缘构件(支撑构件)127，并切割为包含绝缘构件127的各个芯片103。
在图21中的绝缘构件127的下表面如图22所示般形成着绝缘膜126。由此，可消除芯片103与绝缘构件127的阶差，从而可提高在此后所形成的配线层的可靠性。作为绝缘膜126，可使用各种树脂材料，但尤佳为耐热性优异的酰亚胺类树脂或酚类树脂、硅酮类树脂、环氧类树脂等。
如图22所示，在第一p侧配线层116的第一p侧焊垫116b上、以及芯片外区域的绝缘膜126上形成着第二p侧配线层121。在第一n侧配线层117的第一n侧焊垫117b上、以及芯片外区域的绝缘膜126上形成着第二n侧配线层122。
第二n侧配线层122位置对准于芯片103。由于第一n侧焊垫117b是以比n侧电极108更宽的面积进行再配置，所以即便第二n侧配线层122的形成位置相对于芯片103稍微偏移，也可将第二n侧配线层122确实地重叠并连接在第一n侧焊垫117b。
在第二p侧配线层121的表面以及第二n侧配线层122的表面形成着绝缘膜119，在该绝缘膜119形成着第一开口119a与第二开口119b。
第二p侧配线层121的第二p侧焊垫121a在第一开口119a露出。第二n侧配线层122的第二n侧焊垫122a在第二开口119b露出。
在第二p侧焊垫121a上如图23所示般形成着p侧外部连接电极123。在第二n侧焊垫122a上形成着n侧外部连接电极124。进而，在p侧外部连接电极123与n侧外部连接电极124之间、p侧外部连接电极123的周围、以及n侧外部连接电极124的周围形成着树脂层125。
其次，对透明层133上的绝缘构件127的上表面、以及芯片外区域的绝缘构件127的上表面进行研削。透明层133上的绝缘构件127被去除，如图24所示，透明层133的上表面以及芯片外区域的绝缘构件127的上表面被平坦化。
不研削至荧光体层130的上表面露出的高度为止，残留在荧光体层130上的透明层133保护荧光体层130。
如图13所示，在经平坦化的透明层133的上表面上、以及绝缘构件127的上表面上形成着平面尺寸大于芯片103的透明层(散射层)134。
根据本实施方式，与所述实施方式同样地，可提供一种转印时的位置精度优异的半导体装置的制造装置以及制造方法。
对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式可以其他各种形态实施，且可在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨，并且包含在权利要求书所记载的发明以及其均等的范围。
[符号的说明]
10 平板部
11 下部平板
12 上部平板
12a 增强板
12b 透明板
12h 贯通孔
20 框架部
20n、20o 切口部
21 第一框架
22 第二框架
30 带部
31 转印源带
31a 第一面
32 转印对象带
32b 第二面
40 密封环
40s 支撑部
41a 纵孔
41b 横孔
41c 连接部
51、52 贯通孔
60 空间
70 半导体装置
70a 第一部分
70b 第二部分
71、72 群
80 真空排气部
100 制造装置

Claims (16)

1.一种半导体装置的制造装置，其特征在于包括：
第一框架，固定包含第一面的第一带；
第一支撑部，在所述第一面的相反侧支撑所述第一带；
第二框架，固定包含与所述第一带的所述第一面对向的第二面的第二带；
第二支撑部，在所述第二面的相反侧支撑所述第二带；以及
环，设置在所述第一带与所述第二带之间，且包含孔，該孔連通於由所述环以及所述第一以及第二带所构成的空间。
2.根据权利要求1所述的半导体装置的制造装置，其特征在于：
所述环配置在所述第一框架与所述第一面之间、以及所述第二框架与所述第二面之间。
3.根据权利要求1所述的半导体装置的制造装置，其特征在于：
所述环的厚度比将所述第一框架与所述第二框架重叠后的厚度厚。
4.根据权利要求1所述的半导体装置的制造装置，其特征在于：
所述环的所述孔包括：
纵孔，沿所述环的厚度方向延伸；
横孔，連通於所述第一面以及所述第二面侧；以及
连接部，沿所述环的周向延伸，且将所述纵孔与所述横孔连接。
5.根据权利要求4所述的半导体装置的制造装置，其特征在于：
多个所述横孔沿所述环的周向配置。
6.根据权利要求5所述的半导体装置的制造装置，其特征在于：
所述多个横孔沿所述环的周向以等间隔配置。
7.根据权利要求1所述的半导体装置的制造装置，其特征在于：
所述第一框架以及所述第二框架的各者在侧面包含切口部。
8.根据权利要求1所述的半导体装置的制造装置，其特征在于：
所述环包含支撑部，该支撑部设置在所述环的外周部，且比所述环的厚度薄。
9.根据权利要求1所述的半导体装置的制造装置，其特征在于:
所述第二支撑部包括：
增强板，包含贯通孔；以及
透明板，设置在所述增强板与所述第二带之间。
10.根据权利要求1所述的半导体装置的制造装置，其特征在于：
所述第一支撑部以及所述第二支撑部包含不锈钢。
11.根据权利要求1所述的半导体装置的制造装置，其特征在于：
所述环包含硅酮。
12.根据权利要求1所述的半导体装置的制造装置，其特征在于：
所述第一框架以及所述第二框架包含不锈钢。
13.根据权利要求1至12中任一项所述的半导体装置的制造装置，其特征在于：
所述环的所述孔经由形成在所述第一支撑部以及所述第一带的第一贯通孔、或形成在所述第二支撑部以及所述第二带的第二贯通孔而与真空排气部连接。
14.一种半导体装置的制造方法，其特征在于：
使第二带的第二面與在第一面贴附着半导体元件的第一带的所述半导体元件对向，且
利用环包围所述第一面与所述第二面之间的包含所述半导体元件的空间的周围，
将所述空间内排气，而将所述半导体元件贴附在所述第二带的所述第二面，
对所述空间内供气，而从所述第一带的所述第一面剥离所述半导体层。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于：
所述半导体元件包含在所述第一面上分离的多个半导体芯片，
从所述多个半导体芯片选出的第一群从所述第一带的所述第一面剥离，并转印至所述第二带的所述第二面。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于：
所述第一群不包含在所述第一面上相邻的各个所述半导体芯片。
CN201510097047.9A 2014-09-12 2015-03-04 半导体装置的制造装置以及半导体装置的制造方法 Active CN105990206B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014187116A JP6271380B2 (ja) 2014-09-12 2014-09-12 半導体装置の製造装置と半導体装置の製造方法
JP2014-187116 2014-09-12

Publications (2)

Publication Number Publication Date
CN105990206A true CN105990206A (zh) 2016-10-05
CN105990206B CN105990206B (zh) 2019-06-14

Family

ID=55455458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510097047.9A Active CN105990206B (zh) 2014-09-12 2015-03-04 半导体装置的制造装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (2) US10170352B2 (zh)
JP (1) JP6271380B2 (zh)
CN (1) CN105990206B (zh)
TW (1) TWI651792B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531090A (zh) * 2019-09-19 2021-03-19 日亚化学工业株式会社 发光装置、照明装置以及其制造方法
CN112531090B (zh) * 2019-09-19 2024-05-14 日亚化学工业株式会社 发光装置、照明装置以及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
KR102313698B1 (ko) * 2017-09-01 2021-10-15 매그나칩 반도체 유한회사 유연성 있는 반도체 패키지 및 이의 제조 방법
CN107818931B (zh) * 2017-09-30 2021-10-19 厦门市三安光电科技有限公司 半导体微元件的转移方法及转移装置
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
JP7304775B2 (ja) 2019-08-29 2023-07-07 株式会社ディスコ ウェーハの加工方法
US20240051068A1 (en) * 2021-04-30 2024-02-15 Shin-Etsu Engineering Co., Ltd. Transfer apparatus and transfer method
WO2023163944A1 (en) * 2022-02-22 2023-08-31 Nanosys, Inc. Apparatus and method for transferring light-emitting diodes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050126694A1 (en) * 2003-12-15 2005-06-16 Nitto Denko Corporation Protective tape joining method and apparatus using the same as well as protective tape separating method and apparatus using the same
US20100084096A1 (en) * 2004-05-25 2010-04-08 Kimikazu Saito Tape adhering apparatus and tape adhering method
JP2011009422A (ja) * 2009-06-25 2011-01-13 Hitachi Setsubi Eng Co Ltd ダイシングテープ用の真空貼付機
TW201408488A (zh) * 2012-07-30 2014-03-01 Shibaura Mechatronics Corp 基板貼合裝置以及貼合方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4986870A (en) * 1984-03-09 1991-01-22 R.W.Q., Inc. Apparatus for laminating multilayered printed circuit boards having both rigid and flexible portions
JP3483537B2 (ja) * 2000-03-06 2004-01-06 キヤノン株式会社 画像表示装置の製造方法
JP4739900B2 (ja) * 2005-10-13 2011-08-03 リンテック株式会社 転着装置及び転着方法
JP2007242662A (ja) 2006-03-06 2007-09-20 Japan Science & Technology Agency 微小チップの剥離方法及び剥離装置、微小チップの選択転写方法
US20080122119A1 (en) * 2006-08-31 2008-05-29 Avery Dennison Corporation Method and apparatus for creating rfid devices using masking techniques
JP2010177566A (ja) * 2009-01-30 2010-08-12 Disco Abrasive Syst Ltd ワーク支持用環状フレームおよびワーク移載方法
JP2011233650A (ja) 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
JP2011238815A (ja) 2010-05-12 2011-11-24 Shin Etsu Polymer Co Ltd 粘着シート及び半導体ウェーハの取り扱い方法
JP5883250B2 (ja) * 2011-07-29 2016-03-09 リンテック株式会社 転写装置および転写方法
JP5451838B2 (ja) * 2012-09-14 2014-03-26 Ｎｅｃエンジニアリング株式会社 テープ貼付装置及びテープ貼付方法
JP2014160736A (ja) 2013-02-19 2014-09-04 Toshiba Corp 半導体発光装置及び発光装置
US9955619B2 (en) 2013-02-27 2018-04-24 Nichia Corporation Light emitting device, light emitting element mounting method, and light emitting element mounter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050126694A1 (en) * 2003-12-15 2005-06-16 Nitto Denko Corporation Protective tape joining method and apparatus using the same as well as protective tape separating method and apparatus using the same
US20100084096A1 (en) * 2004-05-25 2010-04-08 Kimikazu Saito Tape adhering apparatus and tape adhering method
JP2011009422A (ja) * 2009-06-25 2011-01-13 Hitachi Setsubi Eng Co Ltd ダイシングテープ用の真空貼付機
TW201408488A (zh) * 2012-07-30 2014-03-01 Shibaura Mechatronics Corp 基板貼合裝置以及貼合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531090A (zh) * 2019-09-19 2021-03-19 日亚化学工业株式会社 发光装置、照明装置以及其制造方法
CN112531090B (zh) * 2019-09-19 2024-05-14 日亚化学工业株式会社 发光装置、照明装置以及其制造方法

Also Published As

Publication number Publication date
US10170352B2 (en) 2019-01-01
TWI651792B (zh) 2019-02-21
CN105990206B (zh) 2019-06-14
US20190080953A1 (en) 2019-03-14
JP2016062928A (ja) 2016-04-25
US20160079112A1 (en) 2016-03-17
TW201611151A (zh) 2016-03-16
JP6271380B2 (ja) 2018-01-31

Similar Documents

Publication Publication Date Title
CN105990206A (zh) 半导体装置的制造装置以及半导体装置的制造方法
JP5356312B2 (ja) 半導体発光装置
TWI682558B (zh) 半導體發光裝置
JP5390472B2 (ja) 半導体発光装置及びその製造方法
EP2325905B1 (en) Semiconductor light-emitting device and method for manufacturing same
TWI429108B (zh) 半導體發光裝置
TWI419379B (zh) 半導體發光裝置及其製造方法
JP5449039B2 (ja) 半導体発光装置及びその製造方法
US9006764B2 (en) Semiconductor light emitting device and light emitting device
TW201126774A (en) LED package and manufacturing method thereof
JP6273945B2 (ja) 発光装置
JP2011108911A (ja) 半導体発光装置及びその製造方法
CN103003966A (zh) 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
JP2011176145A (ja) 半導体発光装置及びその製造方法
JP2015032621A (ja) 半導体発光装置及びその製造方法
TW201208154A (en) Light-emitting device and manufacturing method therefor
US9444017B2 (en) Semiconductor light emitting device with a film having a roughened surface
KR20150037217A (ko) 발광 디바이스 및 제조방법
JP6072192B2 (ja) 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
EP2930749B1 (en) Light-emitting device and method of producing the same
KR20150052513A (ko) 발광 소자 및 그 제조 방법
JP5834109B2 (ja) 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
CN104952985A (zh) 半导体发光装置及其制造方法
JP6530460B2 (ja) 半導体装置
TWI455378B (zh) 一具穿隧栓塞之發光元件及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180105

Address after: Tokyo, Japan

Applicant after: Alpha to KK

Address before: Tokyo, Japan

Applicant before: Toshiba Corp

GR01 Patent grant
GR01 Patent grant