CN105939457B - 图像拾取系统和图像拾取装置 - Google Patents

Abstract

本公开内容涉及图像拾取系统。在根据本发明的一方面的图像拾取系统中，像素部分包括多个第一像素行和多个第二像素行，所述多个第一像素行由扫描电路控制，以使得电荷累积时间段至少部分相互重叠，所述多个第二像素行由扫描电路控制，以使得电荷累积时间段不与第一像素行的电荷累积时间段重叠，所述多个第一像素行的一部分与第二像素行中的像素共同使用浮置扩散，所述多个第一像素行的另一部分不与第二像素行中的像素共同使用浮置扩散，并且信号处理单元不使用第一像素行中与第二像素行中的像素共同使用浮置扩散的像素的信号来执行信号处理。

Description

图像拾取系统和图像拾取装置

技术领域

本发明涉及一种包括共同使用浮置扩散的多个像素的图像拾取装置。

背景技术

如下的图像拾取装置已经被提出，在该图像拾取装置中，图像拾取像素行和用于除了图像拾取之外的功能的功能像素行设在成像平面上以读出各自的信号。

作为与上述装置相关的例子，日本专利公开No.2010-074243公开了当一个帧的扫描被执行时共同执行图像拾取像素行的扫描、其后共同执行焦点检测像素行的扫描的方法。

发明内容

根据本发明的一方面，提供了一种图像拾取系统，该图像拾取系统包括：图像拾取装置，其包括像素部分和扫描电路，在像素部分中，像素按矩阵布置，每个像素包括光电转换单元、浮置扩散和传输晶体管，传输晶体管被配置为将在光电转换单元中产生的电荷传输到浮置扩散，扫描电路被配置为通过电子快门操作来控制各个像素的电荷累积时间段，并且从像素输出在电荷累积时间段期间产生的信号；以及信号处理单元，其被配置为处理从图像拾取装置输出的信号，像素部分包括多个第一像素行和多个第二像素行，所述多个第一像素行由扫描电路控制，以使得电荷累积时间段至少部分相互重叠，所述多个第二像素行由扫描电路控制，以使得电荷累积时间段不与所述多个第一像素行的电荷累积时间段重叠，其中，所述多个第一像素行的一部分与第二像素行中的像素共同使用浮置扩散，所述多个第一像素行的另一部分不与第二像素行中的像素共同使用浮置扩散，并且信号处理单元在不使用与第二像素行中的像素共同使用浮置扩散的第一像素行中的像素的信号的情况下执行信号处理。

从以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。

附图说明

图1是图像拾取装置的框图。

图2是像素的电路图。

图3是用于例示说明像素部分的说明图。

图4是读出顺序图。

图5是驱动定时图。

图6是用于例示说明像素部分的说明图。

图7是读出顺序图。

图8是驱动定时图。

图9是读出顺序图。

图10是读出顺序图。

图11是用于例示说明像素部分的说明图。

图12是读出顺序图。

图13是驱动定时图。

具体实施方式

在下文中，将参照附图来描述根据本发明的示例性实施例的图像拾取系统。相同的引用符号被分配给附图中具有类似功能的元件，并且将省略冗余描述。

第一示例性实施例

参照图1至图5，将描述根据本示例性实施例的图像拾取系统。在各个附图中，相同的引用符号被分配给具有类似功能的元件，并且将省略其详细描述。参照图1和2描述的图像拾取系统的配置也可以被应用于其他示例性实施例。

图1是根据本示例性实施例的图像拾取系统的框图。图像拾取装置10包括像素部分100、驱动脉冲产生单元160、垂直扫描电路120、驱动线114、信号线115、列电路140、水平扫描电路150以及输出单元170。

信号处理单元180对从图像拾取装置10输出的信号执行处理。信号处理单元180通过使用从图像拾取装置10输出的信号来执行图像形成，并且通过使用从图像拾取装置10输出的信号来执行用于执行除了图像拾取之外的功能(诸如焦点检测)的信号产生。图像拾取装置10 和信号处理单元180可以由同一个半导体芯片构成，或者可以由不同的半导体芯片构成。

像素部分100具有多个像素101，其被配置为将光转换为电荷信号并且输出转换的电信号。所述多个像素101按矩阵(按行和列)布置。

驱动脉冲产生单元160产生控制脉冲，垂直扫描电路120从驱动脉冲产生单元160接收控制脉冲，并且经由驱动线114将驱动脉冲供给各个像素行V1至Vn。此时供给的驱动脉冲包括pTX、pRES和 pSEL，pTX用于驱动下面将描述的传输晶体管，pRES用于驱动重置晶体管，pSEL用于驱动选择晶体管。列电路140包括例如模数(AD) 转换器，其将与从单位像素输出的模拟信号对应的像素信号转换为数字信号。

在驱动脉冲从垂直扫描电路120供给各个像素的晶体管时各个像素的晶体管的接通和断开的操作被称为像素行扫描。当像素行被扫描时，来自各个像素的信号的输出以及电荷累积时间段的起始和结束受到控制。在下面的说明中，垂直扫描电路120将被简单地描述为扫描电路。

随后，水平扫描电路150针对每列将在列电路140中并行处理的信号输出到输出单元170。从输出单元170输出的信号被输入到信号处理单元180。信号处理单元180执行数字信号处理，诸如缺陷像素校正、自动曝光(AE)、自动聚焦(AF)、白色平衡调整、伽玛调整、降噪处理以及一致性处理。其后，形成的图像信号经由在附图中未示出的存储单元输出到显示单元以显示图像。作为替代配置，形成用于除了图像拾取之外的功能(诸如焦点检测)的信号。

图2例示说明示例像素等效电路。根据本示例性实施例，将给出电子用作信号电荷时的描述，并且各个晶体管由N型晶体管构成。然而，应注意，空穴可以用作信号电荷，并且P型晶体管可以用作像素的晶体管。图2例示说明共同使用FD的两个像素。下标a和b用于区分各个像素，但是将不使用下标来描述具有类似功能的部分。在像素在描述中要相互区分的情况下，将给出使用下标时的描述。

光电转换单元103a和103b根据入射光产生电荷对，并且累积电 子。例如，光电二极管用作光电转换单元103a和103b。

传输晶体管104a将在光电转换单元103a中累积的电子传输到浮置扩散(FD)108，传输晶体管104b将在光电转换单元103b中累积的电子传输到FD 108。控制脉冲pTX1和pTX2分别供给传输晶体管 104a和104b的栅极以接通和断开。FD 108保存在光电转换单元103a和103b中产生并且被传输晶体管104a和104b传输的电子。

放大晶体管106的栅极连接到FD 108，并且基于传输到FD 108 的电子的信号被传输晶体管104a和104b放大并输出。更具体地说，传输到FD 108的电子根据电子量而被转换为电压，并且根据该电压的电信号经由放大晶体管106输出到信号线115。放大晶体管106与附图中未示出的电流源一起构成源级跟随器电路。

重置晶体管105重置放大晶体管106的输入节点的电位。另外，光电转换单元103a和103b的电位通过使重置晶体管105与各个传输晶体管104a和104b的通(ON)时间段相互重叠而被重置。驱动脉冲 pRES被供给重置晶体管105的栅极以接通和断开。然而，应注意，在此采用传输晶体管104a和104b的中间作用用于重置光电转换单元 103a和103b的配置，但是也可以采用光电转换单元103a和103b被直接重置的配置。

选择晶体管107输出相对于单个信号线115提供的多个像素的信号，每个用于一个像素，或者每个用于复数个像素。选择晶体管107 的漏极连接到放大晶体管106的源极，并且选择晶体管107的源极连接到信号线115。

作为本示例性实施例的配置的替代，选择晶体管107可以设在放大晶体管106的漏极和电源线之间，电源电压在电源线被供给。在任一种情况下，选择晶体管107控制放大晶体管106和信号线115之间的电连接。驱动脉冲pSEL被供给选择晶体管107的栅极以使选择晶体管107接通和断开。

应注意，放大晶体管106的源极可以在不提供选择晶体管107的情况下连接到信号线115。在这种情况下，可以通过切换放大晶体管 106的漏极或放大晶体管106的栅极的电位来切换通和断(OFF)。

接着，将参照图3来描述像素部分100中的多个像素行V1至Vn 的布置。

多个第一像素行和多个第二像素行被布置在像素部分100中，在所述多个第一像素行中，控制由扫描电路执行以使得电荷累积时间段至少部分相互重叠，在所述多个第二像素行中控制被执行以使得电荷累积时间段不与所述多个第一像素行的电荷累积时间段重叠。另外，控制被执行以使得多个第二像素行彼此的电荷累积时间段至少部分相互重叠。在图3中，像素行V1至V3、V5至V7以及V9至V11对应于第一像素行201，像素行V4、V8和V12对应于第二像素行202。

多个第一像素行可以用作例如用于输出图像拾取信号的像素行 (在下文中，将被称为图像拾取像素行)。多个第二像素行可以用作例如用于获得具有除了图像拾取之外的功能(诸如焦点检测)的功能信号的像素行(在下文中，将被称为功能像素行)。在下面的说明中，将描述第一像素行用作图像拾取像素行、第二像素行用作功能像素行的例子。

在图3中，像素行V1中的像素和像素行V2中的像素共同使用 FD 108，像素行V3中的像素和像素行V4中的像素共同使用FD 108。在随后的像素行中也是按类似的次序，两个像素共同使用FD 108。

因此，多个图像拾取像素行的部分(像素行V3)和功能像素行(V4) 中的像素共同使用FD。随后，多个第一像素行中的另一部分(V1) 和功能像素行中的像素不共同使用FD。作为功能像素行中的像素不共同使用FD的例子，图像拾取像素行彼此共同使用FD的例子在此被例示说明。除了以上之外，还可以采用FD不被共同使用的情况或者 FD被与另一个像素行中的像素共同使用的配置。

对于下面的说明，图像拾取像素行中的像素和功能像素行中的像素共同使用的FD108被设置为FD 108a(第一FD)。仅被多个图像拾取像素行中的像素共同使用的FD 108被设置为FD 108b(第二FD)。仅被多个功能像素行中的像素共同使用的FD 108被设置为FD 108c(第三FD)。应注意，两个像素共同使用FD 108的配置在此被例示说明，但是FD可以被两个或更多个像素共同使用。同样也适用于下面的示例性实施例。

图4例示说明像素部分中的信号读出顺序。在图4中，垂直方向表示像素行，水平方向表示时间。像素行在平面图中按这些数字的次序布置。电荷累积时间段由电子快门操作控制。具体地说，电荷累积时间段通过重置每个像素行中的光电转换单元103而开始，并且在预定时间段已经过去之后，电荷累积时间段通过传输每个像素行中的光电转换单元103的电荷而结束。

关于作为整体的成像平面，多个图像拾取像素行的电荷累积时间段通过针对每行顺序地重置在各个图像拾取像素行中的像素的光电转换单元中累积的电荷而开始。随后，多个图像拾取像素行的电荷累积时间段通过针对每行顺序地将在各个图像拾取像素行中的像素的光电转换单元中累积的电荷传输到FD 108而结束。图像拾取像素行之中的彼此相邻的像素行的电荷累积时间段相互重叠。

多个功能像素行的电荷累积时间段通过针对每行顺序地重置在功能像素行中的各个像素的光电转换单元中累积的电荷而开始。随后，多个功能像素行的电荷累积时间段通过针对每行顺序地将在光电转换单元中累积的电荷传输到FD 108而结束。功能像素行的电荷累积时间段不与图像拾取像素行的电荷累积时间段重叠。功能像素行彼此的电荷累积时间段相互重叠。

通过上述操作，多个图像拾取像素行的一个电荷累积时间段期间的信号和多个功能像素行的一个电荷累积时间段期间的信号被以时分的方式输出。

电荷累积时间段结束之后、直到信号到信号线115的输出结束为止的时间段被称为输出时间段。图4中的箭头的起始点和结束点所表示的时间段指示每行中的电荷累积时间段和输出时间段。同样也适用于图7、图9、图10和图12。

从像素部分100中的所有像素行的电荷累积时间段开始、直到输出时间段结束为止的时间段被设置为一个帧时间段，并且各个帧时间段被设置为第一帧时间段FR1和第二帧时间段FR2。第三帧时间段 FR3和随后的帧时间段被省略。

第一帧时间段FR1由第一时间段S1和第二时间段S2构成。在第一时间段S1中，功能像素行V4、V8和V12经受隔行扫描，图像拾取像素行V1至V3、V5至V7以及V9至V11被顺序地扫描以输出信号。因为功能像素行V4、V8和V12不被扫描，所以这些像素行的电荷累积时间段没有在第一时间段S1中开始。相反，因为图像拾取像素行V1至V3、V5至V7以及V9至V11被扫描，所以这些像素行的电荷累积时间段顺序地开始，其后，在单个的电荷累积时间段中产生的信号被顺序地输出。

在第二时间段S2中，图像拾取像素行V1至V3、V5至V7以及 V9至V11经受隔行扫描，并且功能像素行V4、V8和V12被顺序地扫描以输出信号。因为图像拾取像素行V1至V3、V5至V7以及V9 至V11不被扫描，所以这些像素行的电荷累积时间段没有开始。相反，因为功能像素行V4、V8和V12被扫描，所以这些像素行的电荷累积时间段顺序地开始，其后，在单个的电荷累积时间段中产生的信号被顺序地输出。

因此，功能像素行V4、V8和V12的电荷累积时间段不与分别相邻布置的像素行V3、V5、V7、V9和V11的电荷累积时间段重叠。

接着，参照图5，将给出像素行V3和V4以及像素行V5和V6 的详细操作的描述，在像素行V3和V4中，图像拾取像素行中的像素和功能像素行中的像素共同使用FD 108a，在像素行V5和V6中，多个图像拾取像素行中的像素彼此(mutual pixels)共同使用FD 108b。

图5的垂直方向表示各个像素行中的驱动脉冲，水平方向表示时间的过去。水平扫描时间段HD由水平同步脉冲设置。

在图5中，各个晶体管在驱动脉冲为高电平的时间段期间导通。关于各个晶体管的驱动脉冲，各个信号(pRES、pTX、pSEL)在实线所表示的时间段期间从垂直扫描电路120被供给对应像素行中的各个晶体管。各个信号在虚线所表示的时间段期间不从垂直扫描电路120 供给，这意味着各个驱动线的电位由寄生电容保持。然而，应注意，信号在虚线所表示的时间段期间也可以从垂直扫描电路120供给。

首先，在时间t0，第一水平扫描时间段HD1通过水平同步脉冲开始。此时，像素行V3中的驱动脉冲pRES3和pRES4以及驱动脉冲 pTX3变成高电平。接着，在时间t1，驱动脉冲pRES3和pRES4以及驱动脉冲pTX3变成低电平。结果，光电转换单元103被重置，并且像素行V3中的像素的电荷累积时间段Ts3开始。时间段t0至t1被设置为重置时间段Tres3。尽管这里在附图中未示出，但是信号在第一水平扫描时间段HD1期间被从预定像素行中的像素读出。

在时间t2，第一水平扫描时间段HD1结束。

然后，在时间t3，第二水平扫描时间段HD2开始。此时，像素行 V5中的驱动脉冲pRES5和pRES6以及驱动脉冲pTX5变成高电平。

接着，在时间t4，驱动脉冲pRES5和pRES6以及驱动脉冲pTX5 变成低电平。结果，像素行V5中的光电转换单元103a被重置，并且像素行V5中的像素的电荷累积时间段Ts5开始。时间段t3至t4被设置为重置时间段Tres5。

在时间t5，第二水平扫描时间段HD2结束。

在时间t6，第三水平扫描时间段HD3开始，并且像素行V3中的驱动脉冲pSEL3和pSEL4以及驱动脉冲pRES3和pRES4变成高电平。此外，像素行V6中的驱动脉冲pRES5和pRES6以及驱动脉冲 pTX6变成高电平。随后，在时间t7，驱动脉冲pRES3和pRES4变成低电平。结果，像素行V3和V4中的FD 108a被重置。另外，像素行V6中的驱动脉冲pRES5和pRES6以及驱动脉冲pTX6变成低电平。结果，像素行V6中的光电转换单元103b被重置，并且电荷累积时间段Ts6开始。时间段t6至t7被设置为重置时间段Tres6。

然后，在时间段t7至t8期间，像素行V3的噪声信号被输出到信号线115。

在时间t8，驱动脉冲pTX3变成高电平，在时间t9，驱动脉冲pTX3 变成低电平。通过该操作，在像素行V3中的光电转换单元103a中累积的电荷被传输到第一FD。时间段t1至t9被设置为像素行V3的电荷累积时间段Ts3。

在时间t10，驱动脉冲pSEL3和pSEL4变成低电平。结果，像素行V3和V4中的选择晶体管107截止。随后，在时间段t9至t10期间，基于在电荷累积时间段Ts3期间在光电转换单元中产生的电荷的信号被输出到信号线115。在时间t10，第三水平扫描时间段HD3结束。时间段t9至t10被设置为输出时间段Top3。

在时间t11，第四水平扫描时间段HD4开始。此时，像素行V5 中的驱动脉冲pSEL5和pSEL6以及驱动脉冲pRES5和pRES6变成高电平，并且像素行V5和V6中的选择晶体管107导通。像素行V5 和V6中的像素共同使用的第二FD的重置开始。

在时间t12，驱动脉冲pRES5和pRES6变成低电平，结果，像素行V5和V6中的像素共同使用的第二FD的重置完成。然后，在时间段t12至t13期间，像素行V5的噪声信号被输出到信号线115。

在时间t13，驱动脉冲pTX5变成高电平，在时间t14，驱动脉冲pTX5变成低电平。通过该操作，在像素行V5中的光电转换单元103a 中累积的电荷被传输到像素行V5和V6中的像素共同使用的第二FD。时间段t4至t14被设置为像素行V5的电荷累积时间段Ts5。

在时间t15，驱动脉冲pSEL5和pSEL6变成低电平。结果，像素行V5和V6中的选择晶体管107截止。另外，第四水平扫描时间段 HD4结束。随后，在时间段t14至t15期间，基于在电荷累积时间段 Ts5期间在像素行V5中的光电转换单元103a中产生的电荷的信号被输出到信号线115。时间段t14至t15被设置为输出时间段Top5。

随后，在时间t16，第五水平扫描时间段HD5开始。此时，像素行V6中的驱动脉冲pSEL5和pSEL6以及驱动脉冲pRES5和pRES6 变成高电平。结果，像素行V5和V6中的选择晶体管107导通，并且像素行V5和V6中的像素共同使用的第二FD的重置开始。

在时间t17，驱动脉冲pRES5和pRES6变成低电平，结果，像素行V5和V6中的第二FD的重置完成。在时间段t17至t18期间，像素行V5的噪声信号被输出到信号线115。

在时间t18，驱动脉冲pTX6变成高电平，在时间t19，驱动脉冲 pTX6变成低电平。通过该操作，在像素行V6中的光电转换单元103b 中累积的电荷被传输到像素行V5和V6中的像素使用的第二FD。时间段t7至t19被设置为像素行V6的电荷累积时间段Ts6。

随后，在时间段t20，驱动脉冲pSEL5和pSEL6变成低电平，并且第五水平扫描时间段HD5结束。在时间段t19至t20期间，基于在电荷累积时间段Ts6期间在像素行V6中的光电转换单元103b中产生的电荷的信号被输出到信号线115。时间段t19至t20被设置为输出时间段Top6。其后，类似地，用于图像拾取像素行的信号的电荷累积时间段期间产生的信号被读出。在图像拾取像素的所有信号的读出全都完成时的时间点，第一时间段S1结束。

应注意，关于功能像素行V4，驱动脉冲pTX4为低电平，直到在第一时间段S1期间对图像拾取像素行的整个读出操作结束为止。随后，当在第一时间段S1期间对图像拾取像素行的整个读出操作结束时，所述处理转到第二时间段S2期间对功能像素行的读出操作。此时，对功能像素行V4的读出操作从第八水平扫描时间段HD8执行。

在时间t21，第八水平扫描时间段HD8通过水平同步脉冲开始。此时，像素行V3中的驱动脉冲pRES3和pRES4以及驱动脉冲pTX4 变成高电平。接着，在时间t22，驱动脉冲pRES3和pRES4以及驱动脉冲pTX4变成低电平。结果，光电转换单元103被重置，并且像素行V4中的像素的电荷累积时间段Ts4开始。时间段t21至t22被设置为重置时间段Tres4。

在第九水平扫描时间段HD9结束之后，在时间t23，第十水平扫描时间段HD10开始。信号读取在第九水平扫描时间段HD9期间从附图中未示出的像素行执行。另外，在时间t23，像素行V4中的驱动脉冲pSEL3和pSEL4以及驱动脉冲pRES3和pRES4变成高电平。

随后，在时间t24，驱动脉冲pRES3和pRES4变成低电平。结果，像素行V3和V4中的FD108a被重置。在时间段t24至t25期间，像素行V4的噪声信号被输出到信号线115。

在时间t25，驱动脉冲pTX4变成高电平，在时间t26，驱动脉冲 pTX4变成低电平。通过该操作，在像素行V4中的光电转换单元103 中累积的电荷被传输到第一FD。时间段t22至t26被设置为像素行 V4的电荷累积时间段Ts4。

在时间t27，驱动脉冲pSEL3和pSEL4变成低电平。结果，像素行V3和V4中的选择晶体管107截止。随后，在时间段t26至t27期间，基于在电荷累积时间段Ts4期间在光电转换单元103中产生的电荷的信号被输出到信号线115。在时间t27，第十水平扫描时间段HD10 结束。时间段t26至t27被设置为输出时间段Top4。

在此，关于像素行V3，建立了如下状态，在该状态中，电荷在从时间t9至时间t28(在时间t28，第二帧时间段FR2的电荷累积时间段开始)的时间段期间在光电转换单元103a中累积。因为在时间段t9 至t28期间累积的电荷未被作为信号输出到像素的外部，所以该时间段被称为空时间段Tnu3。空时间段Tnu4和Tnu5类似地存在于像素行V4和V5中。

在此，因为像素行V3中的像素和像素行V4中的像素共同使用第一FD，所以电荷的泄漏可以发生于从像素行V4中的光电转换单元 103b到共同使用的第一FD。作为上述配置的替代，电荷的泄漏可以发生于从像素行V3中的光电转换单元103a到共同使用的第一FD。如果电荷泄漏到第一FD，则当各个光电转换单元的信号被传输到第一 FD时，泄漏引起噪声。

特别地，该现象通常发生于高照度对象的图像被拾取的情况、或者相对于共同使用第一FD的多个像素中的一个的电荷累积时间段Ts 而言其他像素的空时间段Tnu长的情况。作为上述配置的替代，该现象通常发生于当接收的光的量相对于如下电荷量而言过大时，可以以该电荷量在光电转换单元103a和103b中累积电荷。

鉴于以上，根据本示例性实施例，在像素行V3中的像素和像素行V4中的像素共同使用第一FD的配置中，信号处理单元180不使用像素行V3中的像素的信号进行信号处理，而是通过使用其他像素行的信号来执行信号处理。类似地，像素行V7和V11中的像素的信号不用于信号处理。

因为根据本示例性实施例，像素行V3、V7和V11对应于图像拾取像素行，所以信号处理单元180通过使用除了像素行V3、V7和V11 之外的图像拾取像素行(即，像素行V1、V2、V5、V6、V9和V10) 来执行图像形成处理。换句话说，从其中只有多个图像拾取像素行中的像素共同使用第二FD的像素行输出的信号用于信号处理单元180 中的图像形成处理。

由于这个原因，可以在不使用从如下配置之中的图像拾取像素行中的像素读出的信号进行图像形成处理的情况下形成图像，在该配置中，图像拾取像素行中的像素和功能像素行中的像素共同使用第一 FD。结果，可以抑制由电荷到第一FD的泄漏引起的对图像的影响。

在此，可以利用各种方法作为不使用像素行V3、V7和V11的信号进行信号处理的方法。例如，未被用于信号处理的信号(诸如像素行V3的信号)不被输入到信号处理单元180。作为上述配置的替代，在信号输入到信号处理单元180之后，标识像素的地址，并且可以执行在信号处理时忽略该信号的处理。

作为上述配置的替代，共同使用第一FD的像素行中的其他像素行的信号(即，像素行V4、V8和V12的信号)可以不被用在信号处理单元180中。在此应注意，在这种情况下，除了像素行V4、V8和 V12之外，还可能需要不与图像拾取像素行共同使用FD的功能像素行。

根据本示例性实施例，当FD被共同使用时，可以获得如下的图像拾取信号和功能信号，在这些信号中，由电荷经由FD的泄漏引起的噪声的影响被抑制。

在信号不被用于图像形成处理的情况下，与相关部分对应的图像的信号不存在。然而，在信号根据图像的分辨率可以不存在的情况下，图像可以照其原样形成。作为上述配置的替代，可以通过使用周围的像素行中的信号执行插值来形成图像。

另外，根据本示例性实施例，已经描述了焦点检测像素用作功能像素的例子，但是配置不限于此。例如，具有除了图像拾取之外的功能的像素或者可以输出用于图像拾取的信号的像素可以用作功能像素。作为特定例子，除了上述焦点检测像素之外，还可以使用距离检测像素、温度检测像素和红外线检测像素。同样也适用于下面的示例性实施例。

应注意，根据本示例性实施例，电荷累积时间段针对每个像素行变化的滚动快门操作被设置为电子快门操作，但是全局电子快门操作也可以被设置。在全局电子快门操作的情况下，多个第一像素行的所有的电荷累积时间段或者多个第二像素行的所有的电荷累积时间段相互重叠。同样也适用于下面的示例性实施例。

第二示例性实施例

本示例性实施例和第一示例性实施例之间的不同之处在于像素部分100中的共同使用FD 108的像素行的组合。根据本示例性实施例，除了根据第一示例性实施例的组合之外，进一步提供多个第二像素行中的像素共同使用第三FD的组合。

图6例示说明根据本示例性实施例的像素部分100中的各个像素行的布置。功能像素行202和图像拾取像素行201的数量在图6和图 3中是不同的。在此，像素行V1至V3、V7、V8和V12对应于图像拾取像素行，其他像素行对应于功能像素行。

根据本示例性实施例的像素部分100包括共同使用第一FD的图像拾取像素行和功能像素行、共同使用第二FD的多个图像拾取像素行、以及共同使用第三FD的多个功能像素行。

图7是像素部分100的信号读出顺序。在图7中，在第一时间段 S1期间，与功能像素行对应的像素行V4至V6以及V9至V11经受隔行扫描，与图像拾取像素行对应的像素行V1至V3、V7、V8和V12 被扫描以使得电荷累积时间段彼此至少部分相互重叠。在接着的第二时间段S2期间，图像拾取像素行的各个像素行经受隔行扫描，功能像素行V4至V6以及V9至V11的各个像素行被顺序地扫描。

接着，参照图8，将给出对在图7中例示说明的像素行的信号读出顺序之中提取的如下部分的描述，即，图像拾取像素行中的像素和功能像素行中的像素共同使用第一FD的部分以及多个功能像素行中的像素彼此共同使用第三FD的部分。应注意，尽管在图8中未示出，但是根据本示例性实施例，也提供如上所述的多个图像拾取像素行中的像素彼此共同使用第二FD的配置。

参照图8，将描述图7中例示说明的12个像素行之中的图像拾取像素行V3以及功能像素行V4、V5和V6的各个信号定时。与图5的不同之处在于，在第二时间段S2期间对多个功能像素行中的像素在共同使用第三FD的像素行V5和V6中执行读出操作。在下文中，将主要描述与图5的不同之处。

在时间段t0至t10期间，在像素行V3中执行与图5中相同的扫描。随后，在多个图像拾取像素行在第一时间段S1期间被扫描之后，在第二时间段S2期间扫描多个功能像素行。在此，将描述第二时间段 S2期间的读出操作。

在时间t11，第五水平扫描时间段HD5通过水平同步脉冲开始。此时，像素行V4中的驱动脉冲pRES3和pRES4以及驱动脉冲pTX4 变成高电平。

在时间t12，驱动脉冲pRES3和pRES4以及驱动脉冲pTX4变成低电平。结果，像素行V4中的光电转换单元103b被重置，并且像素行V4中的光电转换单元103b中的电荷累积时间段Ts4开始。该时间段t11至t12被设置为重置时间段Tres4，在该重置时间段Tres4中，执行光电转换单元103b的重置操作。

尽管在此在附图中未示出，但是信号在第五水平扫描时间段HD5 期间从预定像素行中的像素被读出。

在时间t13，第五水平扫描时间段HD5结束。随后，在时间t14，第六水平扫描时间段HD6开始。此时，像素行V5中的驱动脉冲pRES5 和pRES6以及驱动脉冲pTX5变成高电平。

接着，在时间t15，驱动脉冲pRES5和pRES6以及驱动脉冲pTX5 变成低电平。结果，像素行V5中的光电转换单元103a被重置。时间段t14至t15被设置为重置时间段Tres5。然后，像素行V5中的光电转换单元103a中的电荷累积时间段Ts5开始。

在时间t16，第六水平扫描时间段HD6结束。然后，在时间t17，第七水平扫描时间段HD7开始。然后，像素行V4中的驱动脉冲pSEL3 和pSEL4以及驱动脉冲pRES3和pRES4变成高电平。因为驱动脉冲 pSEL3和pSEL4变成高电平，所以像素行V3和V4中的选择晶体管 107导通。

此外，像素行V6中的驱动脉冲pRES5和pRES6以及驱动脉冲 pTX6变成高电平。随后，在时间t18，驱动脉冲pRES3和pRES4变成低电平。结果，像素行V3和V4中的FD 108a被重置。另外，像素行V6中的驱动脉冲pRES5和pRES6变成低电平，并且像素行V6中的光电转换单元103b被重置。

随后，在时间段t18至t19期间，像素行V4的噪声信号被输出到信号线115。该时间段被设置为像素行V6的重置时间段Tres6。然后，像素行V6中的光电转换单元103b中的电荷累积时间段Ts6开始。

在时间t19，驱动脉冲pTX4变成高电平，在时间t20，驱动脉冲 pTX4变成低电平。通过该操作，在像素行V4中的光电转换单元103b 中累积的电荷被传输到像素行V3和V4中的FD 108a。时间段t12至 t20被设置为像素行V4的电荷累积时间段Ts4。

在时间t21，驱动脉冲pSEL3和pSEL4变成低电平。结果，像素行V3和V4中的选择晶体管107截止。然后，第七水平扫描时间段 HD7结束。随后，在时间段t20至t21期间，基于在电荷累积时间段 Ts4期间在光电转换单元103b中产生的电荷的信号被输出到信号线 115。时间段t20至t21被设置为输出时间段Top4。

在时间t22，第八水平扫描时间段HD8开始。此时，像素行V5 中的驱动脉冲pSEL5和pSEL6以及驱动脉冲pRES5和pRES6变成高电平。然后，像素行V5和V6中的选择晶体管107导通。

在时间t23，驱动脉冲pRES5和pRES6变成低电平，结果，像素行V5和V6中的FD 108被重置。在时间段t23至t24期间，像素行 V5的噪声信号被输出到信号线115。

在时间t24，驱动脉冲pTX5变成高电平，在时间t25，驱动脉冲 pTX5变成低电平。通过该操作，在像素行V5中的光电转换单元103a 中累积的电荷被传输到像素行V5和V6中的FD 108c。时间段t15至 t25被设置为像素行V5的电荷累积时间段Ts5。

在时间t26，驱动脉冲pSEL5和pSEL6变成低电平。结果，像素行V5和V6中的选择晶体管107截止。然后，第八水平扫描时间段 HD8结束。随后，在时间段t25至t26期间，基于在电荷累积时间段 Ts5期间在像素行V5中的光电转换单元103a中产生的电荷的信号被输出到信号线115。时间段t25至t26被设置为输出时间段Top5。

随后，在时间t27，第九水平扫描时间段HD9开始。此时，像素行V6中的驱动脉冲pSEL5和pSEL6以及驱动脉冲pRES5和pRES6 变成高电平。然后，像素行V5和V6中的选择晶体管107导通。

在时间t28，驱动脉冲pRES5和pRES6变成低电平，结果，像素行V5和V6中的FD 108c被重置。在时间段t28至t29期间，像素行 V5的噪声信号被输出到信号线115。

在时间t29，驱动脉冲pTX6变成高电平，在时间t30，驱动脉冲 pTX6变成低电平。通过该操作，在像素行V6中的光电转换单元103b 中累积的电荷被传输到像素行V5和V6中的FD 108c。时间段t18至 t30被设置为像素行V6的电荷累积时间段Ts6。

然后，在时间段t31，驱动脉冲pSEL5和pSEL6变成低电平，并且第九水平扫描时间段HD9结束。在时间段t30至t31期间，基于在电荷累积时间段Ts6期间在像素行V6中的光电转换单元103b中产生的电荷的信号被输出到信号线115。时间段t30至t31被设置为输出时间段Top6。

同样，在参照图8描述的扫描中，与第一示例性实施例的问题类似的问题发生。相反，根据本示例性实施例，只有多个功能像素行中的像素共同使用第三FD，并且这些像素行的信号用于信号处理单元 180中的信号处理。

由于这个原因，可以不使用共同使用第一FD的图像拾取像素行中的像素和功能像素行中的像素中的一个的信号。在一个实施例中，可以不使用这两个像素行中的像素的信号。这是因为根据本示例性实施例的多个功能像素行中的像素彼此可以通过使用从共同使用第三 FD的配置输出的信号来执行信号处理单元180中的信号处理。

第三示例性实施例

本示例性实施例与第一示例性实施例和第二示例性实施例之间的不同之处在于，来自在其中发生上述到FD的泄漏的像素行中的像素的信号不从图像拾取装置10输出。

根据第一示例性实施例和第二示例性实施例，在其中电荷到FD 的泄漏可能产生噪声的像素的信号也从图像拾取装置10输出到图像拾取装置10的外部。由于这个原因，当信号处理单元180中的处理负荷高时，并且难以提高信号读出的速度。相反，根据本示例性实施例，在所述信号不从图像拾取装置10输出时，上述情形被解决。

当相关像素行经受隔行扫描并且信号在垂直扫描电路120执行扫描时不被读出到信号线115时，可以实现本示例性实施例的配置。此外，可以采用如下配置，在该配置中，在信号被读出到信号线115之后，在水平扫描电路中执行隔行扫描，并且信号不被读出。

首先，根据本示例性实施例，将描述像素部分100具有与根据第一示例性实施例的、图3中例示说明的配置相同的配置的情况。图9 例示说明此时的信号读出顺序。根据本示例性实施例，在共同使用第一FD的图像拾取像素行中的像素和功能像素行中的像素之中不执行图像拾取像素行中的信号输出。在此，将给出相关的图像拾取像素行被设置为像素行V3时的描述。

在像素行V3的信号不被垂直扫描电路120读出的情况下，图5 的驱动脉冲pSEL3和pSEL4在至少输出时间段Top3期间被设置为低电平。结果，可以在执行信号输出的时间段期间使选择晶体管107截止。作为上述配置的替代，时间段t7至t10期间的驱动脉冲pTX3可以被设置为低电平。

在像素行V3的信号不被水平扫描电路150读出的情况下，可以采用如下配置：在水平扫描被执行时像素行V3的信号经受隔行扫描时，信号不被读出到列电路140。

接着，将描述像素部分100具有与根据第二示例性实施例的、图 6中例示说明的配置相同的配置的情况。此时像素部分的信号读出顺序对应于图10。在图10中，共同使用第一FD的图像拾取像素行和功能像素行之中的功能像素行的读出不被执行。在此，将给出相关的功能像素行被设置为像素行V4时的描述。

在像素行V4的信号不被垂直扫描电路120读出的情况下，图8 的驱动脉冲pSEL3和pSEL4在至少输出时间段Top4期间被设置为低电平。结果，可以在执行信号输出的时间段期间使选择晶体管107截止。

作为上述配置的替代，驱动脉冲pTX4在至少时间段t18至t21 期间被设置为低电平。结果，当选择晶体管107通时，在像素行V4 中的光电转换单元103b中累积的电荷在信号可以被保存在FD 108a 中的时间段期间不被传输到FD 108a。

垂直扫描电路120经由驱动线114输出的信号在列电路140中被 并行处理。在像素行V4的信号不被水平扫描电路150读出的情况下， 在水平扫描被执行时像素行V4的信号经受隔行扫描时，保存的信号 不被读出到列电路140。

根据本示例性实施例，除了根据上述示例性实施例获得的优点之 外，还可以减小信号处理单元180中的处理负荷，并且可以提高信号 读出的速度并且节省功耗。

第四示例性实施例

本示例性实施例和上述示例性实施例之间的不同之处在于共同使 用FD 108的像素行的组合。根据上述示例性实施例，第一像素行和 第二像素行共同使用第一FD，但是根据本示例性实施例，第一像素 行中的像素彼此和第二像素行中的像素彼此共同使用第二FD和第三 FD。第一像素行和第二像素行共同使用第一FD的配置不被采用。

就上述配置而言，因为电荷累积时间段在共同使用FD的像素行 之间相互重叠，所以可以减小电荷到FD的泄漏量。

参照图11，将描述根据本示例性实施例的像素部分100中的多个 像素行的布置。类似于图3中那样，12个像素行被例示说明，同时这 些像素行被部分地省略。根据本示例性实施例，图像拾取像素行对应 于像素行V1至V4、V7、V8、V11和V12，功能像素行对应于像素行 V5、V6、V9和V10。

随后，根据本示例性实施例的像素部分100与第一示例性实施例 至第三示例性实施例的像素部分100不同，并且不具有图像拾取像素 行中的像素和功能像素行中的像素共同使用FD的配置。提供了只有 多个图像拾取像素行中的像素共同使用第二FD的配置以及只有多个 功能像素行中的像素共同使用第三FD的配置。

图12是像素部分的信号读出顺序图。在图12中，在第一时间段 S1期间，与功能像素行对应的像素行V5、V6、V9和V10经受隔行扫描，并且像素行V1至V4、V7、V8、V11和V12被顺序地扫描。接着，在时间段S2期间，图像拾取像素行的各个像素行经受隔行扫描，并且功能像素行的各个像素行被顺序地扫描。

在图13中，将描述图12中例示说明的12个像素行之中的像素行 V3、V4、V5和V6的各个信号定时。

在此，将仅描述图像拾取像素行的操作定时。功能像素行的操作与图8中的功能像素行的操作相同，将省略其描述。

首先，在时间t0，第一水平扫描时间段HD1通过水平同步脉冲开始。此时，像素行V3中的驱动脉冲pRES3和pRES4以及驱动脉冲 pTX3变成高电平。接着，在时间t1，驱动脉冲pRES3和pRES4以及驱动脉冲pTX3变成低电平。结果，光电转换单元103a被重置，并且像素行V3中的像素在光电转换单元103a中的电荷累积时间段Ts3 开始。时间段t0至t1被设置为重置时间段Tres3，在该时间段内，执行光电转换单元103a的重置操作。

尽管在此在附图中未示出，但是信号在第一水平扫描时间段HD1 期间被从预定像素行中的像素读出。

在时间t2，第一水平扫描时间段HD1结束。然后，在时间t3，第二水平扫描时间段HD2开始。此时，像素行V4中的驱动脉冲pRES3 和pRES4以及驱动脉冲pTX4变成高电平。接着，在时间t4，驱动脉冲pRES3和pRES4以及驱动脉冲pTX4变成低电平。结果，像素行 V4中的光电转换单元103b被重置。时间段t3至t4被设置为重置时间段Tres4。然后，像素行V4中的光电转换单元103b中的电荷累积时间段Ts4开始。

在时间t5，第二水平扫描时间段HD2结束。然后，在时间t6，第三水平扫描时间段HD3开始。在时间t6，像素行V3中的驱动脉冲 pSEL3和pSEL4以及驱动脉冲pRES3和pRES4变成高电平。因为驱动脉冲pSEL3和pSEL4变为高电平，所以像素行V3和V4中的选择晶体管107导通。

随后，在时间t7，驱动脉冲pRES3和pRES4变成低电平。结果，像素行V3和V4中的FD108b被重置。

随后，在时间段t7至t8期间，像素行V3的噪声信号被输出到信号线115。

在时间t8，驱动脉冲pTX3变成高电平，在时间t9，驱动脉冲pTX3 变成低电平。通过该操作，在像素行V3中的光电转换单元103a中累积的电荷被传输到像素行V3和V4中的FD108b。时间段t1至t9被设置为像素行V3的电荷累积时间段Ts3。从时间t9至与下一个重置时间段Tres3的起始点对应的时间t32，像素行V3被设置为空时间段 Tnu3。

在时间t10，驱动脉冲pSEL3和pSEL4变成低电平。结果，像素行V3和V4中的选择晶体管107截止。另外，第三水平扫描时间段 HD3结束。随后，在时间段t9至t10期间，基于在电荷累积时间段 Ts3期间在光电转换单元103a中产生的电荷的信号被输出到信号线 115。时间段t9至t10被设置为输出时间段Top3。

在时间t11，第四水平扫描时间段HD4开始。此时，像素行V4 中的驱动脉冲pSEL3和pSEL4以及驱动脉冲pRES3和pRES4变成高电平。于是，像素行V3和V4中的选择晶体管107导通。

在时间t12，驱动脉冲pRES3和pRES4变成低电平，结果，像素行V3和V4中的FD 108b被重置。在时间段t12至t13期间，像素行 V4的噪声信号被输出到信号线115。

在时间t13，驱动脉冲pTX4变成高电平，在时间t14，驱动脉冲 pTX4变成低电平。通过该操作，在像素行V4中的光电转换单元103b 中累积的电荷被传输到像素行V3和V4中的FD 108b。时间段t4至 t14被设置为像素行V4的电荷累积时间段Ts4。从时间t14到下一个重置时间段Tres4的起始点，像素行V4被设置为空时间段Tnu4。

在时间t15，驱动脉冲pSEL3和pSEL4变成低电平。结果，像素行V3和V4中的选择晶体管107截止。另外，第四水平扫描时间段 HD4结束。随后，在时间段t14至t15期间，基于在电荷累积时间段 Ts4期间在像素行V4中的光电转换单元103a中产生的电荷的信号被输出到信号线115。时间段t14至t15被设置为输出时间段Top4。

根据本示例性实施例，采用了共同使用FD的像素行的电荷累积时间段至少部分相互重叠的配置。因此，即使当提供多个第一像素行 (在多个第一像素行中，电荷累积时间段至少部分相互重叠)和多个第二像素行(在多个第二像素行中，电荷累积时间段不与多个第一像素行的电荷累积时间段重叠)时，也可以经由共同使用的FD来减小噪声的影响。

以上已经通过使用多个示例性实施例描述了本发明，但是本发明不限于各个示例性实施例。可以在不脱离本发明的主旨的范围内适当地进行修改和组合。

虽然已经参照示例性实施例描述了本发明，但是要理解本发明不限于所公开的示例性实施例。权利要求的范围应被给予最宽泛的解释，以便包含所有这样的修改以及等同的结构和功能。

Claims (10)

1.一种图像拾取系统，其特征在于，包括：

图像拾取装置，所述图像拾取装置包括像素部分和扫描电路，在所述像素部分中，像素按矩阵布置，每个像素包括光电转换单元、浮置扩散和被配置为将在光电转换单元中产生的电荷传输到浮置扩散的传输晶体管，所述扫描电路被配置为通过电子快门操作来控制各个像素的电荷累积时间段，并且从像素输出在电荷累积时间段期间产生的信号；以及

信号处理单元，所述信号处理单元被配置为处理从图像拾取装置输出的信号，

所述像素部分包括：

多个第一像素行，所述多个第一像素行由所述扫描电路控制，以使得电荷累积时间段至少部分相互重叠，以及

多个第二像素行，所述多个第二像素行由所述扫描电路控制，以使得电荷累积时间段不与所述多个第一像素行的电荷累积时间段重叠，其中

所述多个第一像素行的一部分中的每个第一像素行与第二像素行中的像素共同使用浮置扩散，

所述多个第一像素行的另一部分中的每个第一像素行不与第二像素行中的像素共同使用浮置扩散，以及

所述信号处理单元在不使用与第二像素行中的像素共同使用浮置扩散的第一像素行中的像素的信号的情况下执行信号处理。

2.根据权利要求1所述的图像拾取系统，其中

仅所述多个第一像素行的所述另一部分中的多个第一像素行中的像素共同使用浮置扩散，以及

所述信号处理单元通过使用其中仅所述多个第一像素行中的像素共同使用浮置扩散的多个第一像素行中的像素的信号来执行信号处理。

3.根据权利要求1所述的图像拾取系统，其中

仅所述多个第二像素行的一部分中的多个第二像素行中的像素共同使用浮置扩散，以及

通过使用所述信号处理单元来对所述多个第二像素行的所述部分的信号执行信号处理。

4.根据权利要求1至2中的任何一个所述的图像拾取系统，其中

第一像素行包括图像拾取像素，第二像素行包括用于除了图像拾取之外的功能的功能像素，

功能像素和与第二像素行中的像素共同使用浮置扩散的第一像素行包括的图像拾取像素共同使用浮置扩散，以及

所述信号处理单元在不使用共同使用浮置扩散的图像拾取像素和功能像素之中的图像拾取像素的信号的情况下执行图像形成处理。

5.根据权利要求4所述的图像拾取系统，其中，

图像拾取像素彼此共同使用浮置扩散，以及

仅与图像拾取像素共同使用浮置扩散的图像拾取像素的信号用于所述信号处理单元中的图像形成处理。

6.根据权利要求5所述的图像拾取系统，

其中，在图像拾取像素的信号不被用于所述信号处理单元中的图像形成处理的情况下，所述信号处理单元通过使用不被用于图像形成处理的像素附近的图像拾取像素的信号来对所述不被用于图像形成处理的像素的信号进行插值。

7.根据权利要求4所述的图像拾取系统，

其中，功能像素彼此共同使用浮置扩散，并且仅与功能像素共同使用浮置扩散的功能像素的信号被用于所述信号处理单元。

8.一种图像拾取装置，其特征在于，包括：

像素部分，在所述像素部分中，像素按矩阵布置，每个像素包括光电转换单元、浮置扩散和被配置为将在光电转换单元中产生的电荷传输到浮置扩散的传输晶体管；以及

扫描电路，所述扫描电路被配置为通过电子快门操作来控制各个像素的电荷累积时间段，并且从像素输出在电荷累积时间段期间产生的信号，

所述像素部分包括：

多个第一像素行，所述多个第一像素行由所述扫描电路控制，以使得电荷累积时间段至少部分相互重叠，以及

多个第二像素行，所述多个第二像素行由所述扫描电路控制，以使得电荷累积时间段不与所述多个第一像素行的电荷累积时间段重叠，其中

所述多个第一像素行中的像素的一部分与第二像素行中的像素共同使用浮置扩散，

所述多个第一像素行中的像素的另一部分不与第二像素行中的像素共同使用浮置扩散，以及

所述扫描电路不从像素输出与第二像素行中的像素共同使用浮置扩散的所述多个第一像素行中的像素的所述一部分的信号，而从像素输出不与第二像素行中的像素共同使用浮置扩散的所述多个第一像素行中的像素的所述另一部分的信号。

9.根据权利要求8所述的图像拾取装置，其中

仅所述多个第二像素行中的像素的一部分中的像素共同使用浮置扩散，以及

所述多个第二像素行中的像素的所述一部分的信号被输出。

10.根据权利要求8至9中的任何一个所述的图像拾取装置，其中

第一像素行包括图像拾取像素，第二像素行包括用于除了图像拾取之外的功能的功能像素。