CN105934084A - 一种印制电路板及其全加成制作方法 - Google Patents

一种印制电路板及其全加成制作方法 Download PDF

Info

Publication number
CN105934084A
CN105934084A CN201610497131.4A CN201610497131A CN105934084A CN 105934084 A CN105934084 A CN 105934084A CN 201610497131 A CN201610497131 A CN 201610497131A CN 105934084 A CN105934084 A CN 105934084A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
layer
line layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610497131.4A
Other languages
English (en)
Other versions
CN105934084B (zh
Inventor
何为
胡志强
陈苑明
艾克华
王守绪
叶金洪
何雪梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoquick Electronics Ltd
University of Electronic Science and Technology of China
Original Assignee
Innoquick Electronics Ltd
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoquick Electronics Ltd, University of Electronic Science and Technology of China filed Critical Innoquick Electronics Ltd
Priority to CN201610497131.4A priority Critical patent/CN105934084B/zh
Publication of CN105934084A publication Critical patent/CN105934084A/zh
Application granted granted Critical
Publication of CN105934084B publication Critical patent/CN105934084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种印制电路板，印制电路板主要由多个层状叠加的第一结构和第二结构组成，所述第一结构与第二结构间隔分布，第一结构与第二结构之间通过热压成形，所述第一结构主要由线路载体组成，所述线路载体内嵌有导电凸块和线路层，所述导电凸块电镀于线路层上，所述第二结构主要由绝缘介质板组成，所述绝缘介质板上内嵌有导电块，相邻的两个第一结构上的线路层通过导电块连通。与现有技术相比，本发明有利于精细线路满足特定的阻抗特性要求，制成的线路导电性好，成本低，第一结构和第二结构依次交叉相叠只需一次压合便能形成任意层的印制电路板，生产效率高，节省生产时间和生产成本。

Description

一种印制电路板及其全加成制作方法
技术领域
本发明涉及一种电子领域，尤其涉及一种印制电路板及其全加成制作方法。
背景技术
随着社会与科学技术的发展，电子产品日益小型化，此发展趋势也导致了实现不同器件连接的印制电路板以及半导体芯片封装用的基板在保证良好的电性能和热性能的前提下向着轻、薄、短、小的方向发展。为达到以上的要求，尺寸更小的精细线路，厚度更薄的绝缘层是必须满足的技术条件。根据线路形成方法分类，主要有三类方法用于线路制作，分另是减成法、半加成法与全加成法。
①减成法。即在铜箔表面，贴膜显影形成抗蚀图形，通过选择性蚀刻去除裸露铜层，去抗蚀图形后得到导体图形。减成法出现时间最早，应用很广泛，然而其缺点也很明显，文献[印制电路信息，2012(2)：8-12]对其做了详细研究。这种方法最大的缺点在于，蚀刻过程中，裸露铜层往下蚀刻的同时，也会往侧面蚀刻，在正常铜层厚度要求下，侧蚀往往过大，造成线路形成的困难。并且，减成法制作过程复杂，工序多，会耗用大量的水电，也会耗用大量的铜和化学品材料，并产生大量的废水等污染物，造成严重的污染和浪费。以上缺陷严重制约了减成法印制线路板制作中的应用和发展。
②半加成法。即采用绝缘基板，在绝缘层上形成被称为种子层的金属层，在其表面形成镀敷抗蚀层，其后进行曝光、显影，形成抗镀图形。其后，对未被抗镀层覆盖部分进行电镀镀铜，剥离抗镀层，蚀刻去除种子层形成线路。这种方法一般通过化学镀铜沉积种子层，由于化学沉铜得到的铜层很薄，易于蚀刻，相对来说，在一定程度上减小了线路的侧蚀，可以用于制作具有精细线路的印制电路板。然而，绝缘基材上沉积化学铜，容易出现化学镀铜层与基材附着了不足而发生分层起泡。中国发明专利CN200710087205.8中采用溅射法代替化学镀铜在基材表面形成铜膜作为种子层，但是溅射形成的铜膜表面光滑，无法与抗蚀干膜材料紧密贴合，难以形成图形。中国发明专利CN201310139462.7提出了一种层压超薄铜作为种子层的方法，然而由于铜箔很薄，层压是易产生褶皱和划伤。对此，申请号为CN2012101008183.X的中国发明专利进行了一些改进，使用普通铜箔代替超薄铜层压后再进行减薄处理，这种方法避免了使用昂贵的超薄铜箔，但是减铜后铜层厚度不易控制且铜的损耗量太大。
③全加成法，即采用含光敏催化剂的绝缘基板，在按线路图形曝光后，通过选择性化学沉铜得到导体图形的工艺。现有的全加成法工艺适合制作精细线路，但其基材有特殊要求，成本高且工艺还不成熟，不能大规模应用于印制电路板制作。
无论其采用全加成法还是半加成法都存在传统加成法过程的各种缺陷，并且由于其子板线路制作在未固化的绝缘基材上，热压时树脂融化，线路极易在印制电路板中移动使其很难得到合格的印制电路板。
发明内容
本发明的目的就在于提供一种解决了上述问题得到印制电路板及其全加成制作方法，该方法操作简单，成本低，效率高，有效解决了全加成法制作印制线路板的高成本以及生产效率低下的问题。
为了实现上述目的，本发明采用的技术方案是：一种印制电路板，印制电路板主要由多个层状叠加的第一结构和第二结构组成，所述第一结构与第二结构间隔分布，第一结构与第二结构之间通过热压成形，所述第一结构主要由线路载体组成，所述线路载体内嵌有导电凸块和线路层，所述导电凸块电镀于线路层上，所述第二结构主要由绝缘介质板组成，所述绝缘介质板上内嵌有导电块，相邻的两个第一结构上的线路层通过导电块连通。
作为优选，所述线路载体为树脂板；所述绝缘介质板为半固化片。
作为优选，导电块为固化的导电浆料。
作为优选，所述第一结构的导电凸块与线路层的外侧面分别露在线路载体的上下表面上。
作为优选，所述印制电路板的上、下表面均为第一结构带线路层外侧面的一侧。
一种印制电路板的全加成制作方法，方法步骤如下，
(1)以厚铜箔作为基板，在其覆盖一层薄锡用于加工线路层；
(2)在薄锡层表面粘贴感光抗蚀剂，并留出需要制作线路层的区域，通过曝光显影形成抗镀层a；
(3)未被抗镀层保护的薄锡层表面电镀铜形成线路层；
(4)对电镀铜后的基板进行二次粘贴感光抗蚀剂，并在对应的线路层上方露出需要制作导通孔的区域，再通过曝光并显影形成抗镀层b；
(5)在基板的导通孔的区域进行第二次电镀铜制作导电凸块；
(6)通过退膜液退掉两次粘贴的抗镀层a和抗镀层b，留下线路层和导电凸块；
(7)在线路层与导通孔的基底上覆盖树脂，并固化树脂；
(8)磨平树脂表面，露出导电凸块的外侧面，蚀刻掉厚铜层并热风吹去锡层，露出线路层的的外侧面，得到线路层和导通孔内嵌于树脂板中的第一结构；
(9)制作带导电块的第二结构；
(10)将第一结构和第二结构依次交叉叠加，并通过热压形成印制板。
作为优选，步骤7中，所用的树脂包含树脂主体、固化剂以及填料，其中树脂主体为双酚A环氧树脂，固化剂为芳香胺、酸酐，填料为碳化硅和氮化硅，树脂的固化温度为155～165℃，时间为2～3小时。
作为优选，步骤(9)中，制作第二结构的方法如下，选取固化片，在半固化片中与线路层导通孔对应区域钻孔；用导电浆料塞填孔，并固化导电浆料，固化后磨刷半固化片表面去除表面导电浆料，形成带固化导电浆的第二结构。
作为优选，所用半固化片的Tg值应大于等于170℃，导电浆料固化温度应低于半固化片Tg值。
作为优选，所用的导电浆料塞孔方法为，采用在填孔相应位置钻孔的环氧树脂板作为网板进行印刷填孔。
作为优选，步骤1中，在厚铜箔基板上覆盖锡层的方法为电镀锡或者喷锡。
与现有技术相比，本发明的优点在于：
1、本发明以全加成法制作线路，线路完成后蚀刻掉厚铜箔并热风吹掉作为种子层的锡层，这一过程中不会对线路造成腐蚀，最终能得到截面为标准矩形的精细线路，有利于精细线路满足特定的阻抗特性要求。
2、本发明的全加成法在锡层表面电镀铜制作线路，制成的线路导电性好，成本低，不需要用到高成本的光敏树脂或者导电油墨。
3、导电凸块作为层间互连结构互连可靠性高，塞导电浆料的半固化片作为层间粘结结构有利于实现全加成结构的快速互连。4、第一结构和第二结构依次交叉相叠只需一次压合便能形成任意层的印制电路板，生产效率高，节省生产时间和生产成本。
附图说明
图1为本发明第二次电镀铜后的结构示意图；
图2为本发明退去抗镀层a和抗镀层b的结构示意图；
图3为本发明包裹树脂的结构示意图；
图4为本发明第一结构的结构示意图；
图5为本发明第二结构的结构示意图；
图6本本发明印制电路板结构示意图。
图中：101、铜箔；102、锡层；103、抗镀层a；104线路层；105抗镀层b；106、导电凸块；107、树脂板；201、半固化片；202、导电块。
具体实施方式
下面将对本发明作进一步说明。
实施例：一种印制电路板，参见图6，印制电路板主要由多个层状叠加的第一结构和第二结构组成，所述第一结构与第二结构间隔分布，第一结构与第二结构之间通过热压成形，所述第一结构主要由线路载体组成，所述线路载体内嵌有导电凸块106和线路层104，所述导电凸块106电镀于线路层104上，所述第二结构主要由绝缘介质板组成，所述绝缘介质板上内嵌有导电块202，相邻的两个第一结构上的线路层通过导电块连通，所述线路载体为树脂板107；所述绝缘介质板为半固化片201，半固化片201作为层间粘结结构，为层间互连结构互连可靠性高，导电块202为固化的导电浆料，固化的导电浆料有利于实现全加成结构的快速互连。所述第一结构的导电凸块106与线路层104的外侧面分别露在线路载体的上下表面上，所述印制电路板的上、下表面均为第一结构带线路层外侧面的一侧。
一种印制电路板的全加成制作方法，方法步骤如下，
(1)首先选取一厚铜箔101，在厚铜箔101上覆盖一层锡层102.在本步骤中覆盖锡层的方法可以为电镀锡或者喷锡，在本实施实例中，选取喷锡，锡层厚度为20～25μm。
(2)在锡层上覆盖一层感光抗蚀剂，曝光显影后形成抗镀层a103。在本步骤中，感光抗蚀剂可以为固态感光抗蚀剂或者液态感光抗蚀剂，曝光方式可以为菲林曝光或者激光直接成像(LDI)，显影试剂可以为碳酸钾或者碳酸钠溶液。在本实施实例中，选取固态感光抗蚀剂，其厚度为30～35μm，激光直接成像进行曝光，显影剂为碳酸钾溶液。
(3)在未被抗镀层保护的锡表面电镀镀铜，形成线路层104。该电镀过程中电镀液选取焦磷酸铜电镀液，电镀铜厚度为30～35μm与抗蚀剂厚度一致。
(4)在电镀铜形成线路的基板表面覆盖第二层感光抗蚀剂，形成抗镀层b105，并在对应的线路层上方露出需要制作导通孔的区域，与步骤2相似，本实施同样选择固态感光抗蚀剂，其厚度为40～50μm，激光直接成像进行曝光，显影剂为碳酸钾溶液。
(5)参加图1，在未被抗镀层覆盖的导通孔区域进行第二次电镀铜，形成导电凸块106，该电镀过程中电镀液为硫酸铜溶液。该步骤中电镀的导电凸块高度可根据印制电路板中该层的介质层厚度来确定，在本实施实例中，铜凸块高度与抗蚀剂厚度一致为40～50μm。
(6)参见图2，通过退膜液退去抗镀层a103和抗镀层b105，留下线路层104及导电凸块106。在本实施实例中退膜液为NaOH溶液。
(7)参见图3，将露出的线路层104后导通铜凸块用树脂包裹，固化树脂后磨平树脂表面，形成树脂板107。在本步骤中，树脂的主要成分为双酚A环氧树脂、芳香胺、酸酐固化剂以及碳化硅和氮化硅等填料，烘干树脂的温度为155～165℃，时间为2～3小时，磨平树脂后需露出导通铜凸块上表面。
(8)参见图4，蚀刻掉厚铜箔101，热风吹去锡层102，得到线路层内嵌于树脂板的单层线路板，即第一结构。
(9)制作带导电块的第二结构；
参见图5，选取固化片，在半固化片中与线路层导通孔对应区域钻孔；用导电浆料塞填孔，并固化导电浆料，固化后磨刷半固化片表面去除表面导电浆料，形成带固化导电浆的第二结构。选取的半固化片的Tg值应大于等于170℃，钻孔方式可以为机械钻孔或者激光钻孔，在本实施实例中选取激光钻孔，钻孔的部位与线路层导通孔的部位相对应。用导电银浆对半固化片进行塞孔，然后固化导电浆料。导电浆料塞孔方法为以在填孔相应位置钻孔的环氧树脂板作为网板进行印刷填孔，导电浆料固化温度应低于半固化片Tg值为100～140℃，固化后磨刷半固化片表面去除表面导电浆料。
(10)将第一结构和第二结构依次交叉叠加，并通过热压形成印制板
参见图6，在一层第二结构两侧各贴合一层第一结构，再在第一结构外依次叠放第二结构、第一结构直至达到印制电路板需要的层数，在叠合过程中，第一结构包含线路的一面需置于线路板外侧。最终，N层第一结构和N-1层第二结构经过一次热压形成任意层数的印制电路板。压合温度为180～210℃，压力为20～50MPa，时间为2～3h。
以上对本发明所提供的一种印制电路板及其全加成制作方法进行了详尽介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，对本发明的变更和改进将是可能的，而不会超出附加权利要求所规定的构思和范围，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种印制电路板，其特征在于：印制电路板主要由多个层状叠加的第一结构和第二结构组成，所述第一结构与第二结构间隔分布，第一结构与第二结构之间通过热压成形，所述第一结构主要由线路载体组成，所述线路载体内嵌有导电凸块和线路层，所述导电凸块电镀于线路层上，所述第二结构主要由绝缘介质板组成，所述绝缘介质板上内嵌有导电块，相邻的两个第一结构上的线路层通过导电块连通。
2.根据权利要求1所述的一种印制电路板，其特征在于：所述线路载体为树脂板；所述绝缘介质板为半固化片。
3.根据权利要求1所述的一种印制电路板，其特征在于：导电块为固化的导电浆料。
4.根据权利要求1所述的一种印制电路板，其特征在于：所述第一结构的导电凸块与线路层的外侧面分别露在线路载体的上下表面上。
5.根据权利要求1所述的一种印制电路板，其特征在于：所述印制电路板的上、下表面均为第一结构带线路层外侧面的一侧。
6.根据权利要求1所述的一种印制电路板的全加成制作方法，其特征在于：方法步骤如下，
(1)以厚铜箔作为基板，在其覆盖一层薄锡用于加工线路层；
(2)在薄锡层表面粘贴感光抗蚀剂，并留出需要制作线路层的区域，通过曝光显影形成抗镀层a；
(3)未被抗镀层保护的薄锡层表面电镀铜形成线路层；
(4)对电镀铜后的基板进行二次粘贴感光抗蚀剂，并在对应的线路层上方露出需要制作导通孔的区域，再通过曝光并显影形成抗镀层b；
(5)在基板的导通孔的区域进行第二次电镀铜制作导电凸块；
(6)通过退膜液退掉两次粘贴的抗镀层a和抗镀层b，留下线路层和导电凸块；
(7)在线路层与导通孔的基底上覆盖树脂，并固化树脂；
(8)磨平树脂表面，露出导电凸块的外侧面，蚀刻掉厚铜层并热风吹去锡层，露出线路层的的外侧面，得到线路层和导通孔内嵌于树脂板中的第一结构；
(9)制作带导电块的第二结构；
(10)将第一结构和第二结构依次交叉叠加，并通过热压形成印制板。
7.根据权利要求6所述的一种印制电路板的全加成制作方法，其特征在于：步骤7中，所用的树脂包含树脂主体、固化剂以及填料，其中树脂主体为双酚A环氧树脂，固化剂为芳香胺、酸酐，填料为碳化硅和氮化硅，树脂的固化温度为155～165℃，时间为2～3小时。
8.根据权利要求1所述的一种印制电路板的全加成制作方法，其特征在于：步骤(9)中，制作第二结构的方法如下，选取固化片，在半固化片中与线路层导通孔对应区域钻孔；用导电浆料塞填孔，并固化导电浆料，固化后磨刷半固化片表面去除表面导电浆料，形成带固化导电浆的第二结构。
9.根据权利要求8所述的一种印制电路板的全加成制作方法，其特征在于：所用半固化片的Tg值应大于等于170℃，导电浆料固化温度应低于半固化片Tg值。
10.根据权利要求8所述的一种印制电路板的全加成制作方法，其特征在于：所用的导电浆料塞孔方法为，采用在填孔相应位置钻孔的环氧树脂板作为网板进行印刷填孔。
CN201610497131.4A 2016-06-28 2016-06-28 一种印制电路板及其全加成制作方法 Active CN105934084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610497131.4A CN105934084B (zh) 2016-06-28 2016-06-28 一种印制电路板及其全加成制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610497131.4A CN105934084B (zh) 2016-06-28 2016-06-28 一种印制电路板及其全加成制作方法

Publications (2)

Publication Number Publication Date
CN105934084A true CN105934084A (zh) 2016-09-07
CN105934084B CN105934084B (zh) 2019-06-07

Family

ID=56828714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610497131.4A Active CN105934084B (zh) 2016-06-28 2016-06-28 一种印制电路板及其全加成制作方法

Country Status (1)

Country Link
CN (1) CN105934084B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107404802A (zh) * 2017-08-21 2017-11-28 广东欧珀移动通信有限公司 印制电路板、印制电路板的制作方法和电子设备
CN111970856A (zh) * 2020-08-05 2020-11-20 惠州市金百泽电路科技有限公司 一种防止金属化半孔毛刺的加工方法
CN112976781A (zh) * 2021-05-06 2021-06-18 四川英创力电子科技股份有限公司 一种印制电路板丝印刮刀组件及阻焊油墨加注系统
WO2021184231A1 (zh) * 2020-03-18 2021-09-23 柏承科技(昆山)股份有限公司 低成本及高制程能力的印刷电路板制造方法
CN114678208A (zh) * 2022-04-02 2022-06-28 电子科技大学 一种全树脂片式电感的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112586A (ja) * 1996-08-09 1998-04-28 Hitachi Ltd 印刷回路板の製造方法
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN202889781U (zh) * 2012-02-07 2013-04-17 遂宁市广天电子有限公司 高tg电路板
CN205864853U (zh) * 2016-06-28 2017-01-04 电子科技大学 一种印制电路板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107404802A (zh) * 2017-08-21 2017-11-28 广东欧珀移动通信有限公司 印制电路板、印制电路板的制作方法和电子设备
WO2021184231A1 (zh) * 2020-03-18 2021-09-23 柏承科技(昆山)股份有限公司 低成本及高制程能力的印刷电路板制造方法
WO2021258510A1 (zh) * 2020-06-24 2021-12-30 惠州市金百泽电路科技有限公司 一种防止金属化半孔毛刺的加工方法
CN111970856A (zh) * 2020-08-05 2020-11-20 惠州市金百泽电路科技有限公司 一种防止金属化半孔毛刺的加工方法
CN112976781A (zh) * 2021-05-06 2021-06-18 四川英创力电子科技股份有限公司 一种印制电路板丝印刮刀组件及阻焊油墨加注系统
CN114678208A (zh) * 2022-04-02 2022-06-28 电子科技大学 一种全树脂片式电感的制作方法

Also Published As

Publication number Publication date
CN105934084B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
CN105934084A (zh) 一种印制电路板及其全加成制作方法
CN108419376A (zh) 一种选择性局部电镀高厚铜pcb板的制作方法
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP3953122B2 (ja) 回路カード及びその製造方法
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
CN102300397A (zh) 金属基电路板及其制造方法
CN110798988B (zh) 制作高频天线封装基板的加成法工艺和AiP封装天线结构
CN110933850A (zh) 一种高散热双面夹芯铜基印制电路板的制作方法
CN1751547B (zh) 多层基板及其制造方法
CN114222445B (zh) 一种电路板制作方法及电路板
CN102196668A (zh) 电路板制作方法
CN109152219B (zh) 一种pcb内部厚铜结构、多层印制电路板及其制备方法
CN102548254A (zh) 芯片载体的无核制作方法
CN205864853U (zh) 一种印制电路板
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
CN102026489B (zh) 电路板的制作方法
CN209949535U (zh) 一种igbt导热印刷电路板
JP2010034430A (ja) 配線基板及びその製造方法
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
KR101109277B1 (ko) 인쇄회로기판의 제조방법
CN101959374B (zh) 一种多层印制电路板的制造方法
CN107347230B (zh) 电路板的制备方法
JP2007235176A (ja) 多層配線基板とそれを用いた半導体装置
CN117241466B (zh) 一种内埋器件的液冷电路板及其制备方法
KR20110043898A (ko) 극미세 회로를 갖는 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 611731 2006 West Yuan Road, hi-tech West, Chengdu, Sichuan

Applicant after: UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY

Applicant after: Sichuan tronica electronic Polytron Technologies Inc

Address before: 611731 2006 West Yuan Road, hi-tech West, Chengdu, Sichuan

Applicant before: UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY

Applicant before: Innoquick Electronics Technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant