JPH10112586A - 印刷回路板の製造方法 - Google Patents

印刷回路板の製造方法

Info

Publication number
JPH10112586A
JPH10112586A JP9154740A JP15474097A JPH10112586A JP H10112586 A JPH10112586 A JP H10112586A JP 9154740 A JP9154740 A JP 9154740A JP 15474097 A JP15474097 A JP 15474097A JP H10112586 A JPH10112586 A JP H10112586A
Authority
JP
Japan
Prior art keywords
layer
pattern
conductor
printing
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9154740A
Other languages
English (en)
Inventor
Shinichi Wai
伸一 和井
Mitsugi Shirai
貢 白井
Masato Matsuoka
真人 松岡
Keiji Fujikawa
啓司 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9154740A priority Critical patent/JPH10112586A/ja
Publication of JPH10112586A publication Critical patent/JPH10112586A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】複雑な工程を行うことなく簡単な工程により低
い製造コストで短期間に印刷回路板を製造する方法を提
供する。 【解決手段】ベースとなる基板1の上に、導体材をパタ
ーン印刷し、第一導体層2を形成して硬化させる。次に
絶縁材を同様な方法で印刷して第一絶縁層3を形成し硬
化させる。上記と同様の工程を繰り返して第二導体層4
上に第二絶縁層5を形成し、その上に第三導体層6を形
成することにより3層の導体層を持つ印刷回路板を製造
する。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、電子機器等に使用
される印刷回路板およびその製造方法に関する。
【従来の技術】現状の電子機器では、装置の小型化や高
性能化、低コスト化を達成するために多くの回路板が使
用されている。この様な回路板には、ベ−ス材にガラス
繊維入りのエポキシ樹脂等を用い、この上に導体を形成
したいわゆるプリント基板や、アルミナ等のセラミック
ス材料をベ−ス材にし、この上に導体を形成したセラミ
ック基板などがある。ところで、プリント基板の一般的
な製造方法としては図13に示すように、表面に銅めっ
き133を施した銅張りエポキシ基板134に光感光性
のレジスト132を塗布し、フォトマスク131を介し
て露光(図13(a))、現像を行ってレジスト膜に所
定のパタ−ンを形成した後(図13(b))、レジスト
で覆われていない銅パタ−ン部を酸でエッチングする
(図13(c))。その後、レジスト膜を除去して導体
パタ−ンを形成する(図13(d))。さらに多層化を
行う場合は、上述した方法によりパタ−ンが形成された
基板を、プリプレグと呼ばれる接着剤を挟んで複数枚重
ね合わせ、高温下で加圧して積層接着させた後、所定の
位置にドリル等で貫通穴をあける。その後、化学めっ
き、電気めっきにより貫通穴部を電気的に導通を取り、
フォトリソ工程、エッチング工程により最外層を形成し
ていた。一方、セラミック基板に関しては、まずグリ−
ンシ−トと呼ばれるセラミック粉末と有機バインダ−を
混練したシ−トを製造する。このグリーンシ−トにパン
チ等により貫通穴をあけ、この穴に導体ペ−ストを充填
した後、同様に導体ペ−ストでシート上にパタ−ンを印
刷する。更に、この様なシ−トを複数枚重ね合わせ、焼
結炉により1000度℃以上の高温で焼結して製造して
いた。
【発明が解決しようとする課題】上述した通り、従来の
回路板製造方法では、レジストの塗布、露光、現像、エ
ッチング工程等非常に多くの製造工程を経て製造され、
エッチング装置や加圧接着用の装置等多くの生産設備が
必要であった。また、スルーホールの形成及びスルーホ
ール内へのめっき工程など複雑な工程を必要とするた
め、高度な製造技術を必要とすると共に製造コストが高
くなるという問題があった。本発明の目的は、製造に必
要な総工程数を大幅に減らし、上述したような複雑な工
程を行うことなく、低コストで回路板を製造する方法を
提供することにある。
【課題を解決するための手段】本発明では、エポキシ樹
脂、セラミック材、或いはプラスチック材等からなるベ
ースとなる基板上の所望部分に導体材をパターン印刷し
て硬化させ第一導体層を形成する第1の工程と、第一導
体層上の所望部分に絶縁材をパターン印刷して硬化させ
第一絶縁層を形成する第2の工程と、第一導体層及び第
一絶縁層上の所望部分に導体材をパターン印刷して硬化
させ第二導体層を形成する第3の工程より印刷回路板を
製造するため、絶縁層へのスルーホールの形成及びスル
ーホールへのめっき工程や、加圧接着用の設備等多くの
生産設備を用いることなく、簡単な工程及び設備により
印刷回路板を製造でき、低い製造コストで、且つ、短期
間での製造が可能となる。また、所望部分に絶縁材をパ
ターン印刷して硬化させ絶縁層を形成する工程と、その
絶縁層上の所望部分に導体材をパターン印刷して硬化さ
せ導体層を形成する工程とを複数回繰り返して、相互間
に絶縁層を介在させて複数層の導体層を形成することに
より、導体材が印刷された基板と絶縁基板を重ね合わせ
て高温下で加圧する加圧接着工程が必要なくなり、基板
の収縮も抑えることができる。また、最上表面が導体層
で形成されている基板の所望部分に、絶縁材をパターン
印刷して硬化させ絶縁層を形成してから、更にその絶縁
層上に導体層と絶縁層の印刷を繰り返し行い、配線パタ
ーンを形成することにより、一般に市販されている配線
基板上に更に配線層を形成することができ、より高密度
な実装が可能となる。本発明の実装方法によれば、導体
層が乾燥硬化する前に、その導体層上の所望部分に電子
部品を搭載し、電子部品の電極と導体層を接触させた状
態で導体層を硬化させ、導体層を形成すると共に導体ペ
ーストの固着力により導体層と電子部品を接続するた
め、はんだの供給工程やリフロー工程を行わずに電子部
品の実装ができ、製造工程数を減らし、コストを削減す
ることができる。また、導体層が硬化する以前に導体層
上の所望部分に搭載されるIC回路チップの基板側の面
が基板表面に密着するように搭載して導体層を硬化さ
せ、導体層とIC回路チップの電極とを接続するため、
IC回路チップを更に薄く実装することができ、基板の
多層化を図った場合にも基板の厚さを抑えられ、従来よ
り高密度に実装できる回路基板を作成することができ
る。本発明の薄型カードの製造方法によれば、ベースと
なる基板上の所望部分に導体材をパターン印刷して硬化
させ第一導体層を形成する第1の工程と、第一導体層上
の所望部分に絶縁材をパターン印刷して硬化させ第一絶
縁層を形成する第2の工程と、第一導体層及び第一絶縁
層上の所望部分に導体材をパターン印刷して硬化させ第
二導体層を形成する第3の工程と、最上面に粘着剤を介
して薄いシート状の物質でラミネート加工を施す第4の
工程とを行うことによりカードが製造され、絶縁層は任
意の形状に印刷するだけで形成されるため、回路チップ
が搭載された基板の両面に導体パターンを形成してその
両パターンの導通を図るための加工等を施す必要はな
く、高密度実装のカードでも容易に作成することができ
る。さらに、導体形成と電位部品の接続を同時に行う実
装方法を併用することにより、回路チップと基板表面と
の隙間をなくすように密着させて実装することができる
ため、更に薄く高密度に実装されたカードを作成するこ
とができる。また、ベースとなる基板に透明なPETを
用いた場合には、ベース基板の裏側よりYAGレーザで
照射することによりはんだ材又は導体材を溶かすことが
できるため、カード製造後においても電子部品と導体層
を接続することができる。更に、透明なPETシートの
回路実装側の面から予め図柄印刷を施しておくことによ
り、製造されたカードの表面には、PETの透明な光沢
が残り、製造後カード表面から印刷を施したときのよう
な凹凸も現れず、図柄が色あせることもない。また、絶
縁材として紫外線硬化型の樹脂を用いることにより、そ
の材料にあった波長の紫外線を照射するだけで絶縁材を
硬化させることができ、短時間で絶縁層を形成すること
ができる。また、ベースとなる基板に対し、全工程で加
えられる最も高い温度以上で加熱するアニール処理を施
すことにより、ベースとなる基板の収縮率を著しく低下
させることができ、パターン印刷時のマスクの位置合わ
せ精度を向上させることができる。
【発明の実施の形態】以下に本発明の一実施例を図面を
用いて具体的に説明する。図1は、3層の導体層を持つ
印刷回路板を製造する工程を示したものである。図1に
おいて印刷回路板は、例えばベース材としてプラスチッ
ク材を用いた基板1、第一導体層2、第一絶縁層3、第
二導体層4、第二絶縁層5、第三導体層6から構成され
る。この印刷回路板の製造工程を以下に説明する。ま
ず、ベースとなる基板1の上に、ペ−スト状の導体材を
例えばスクリーン印刷法を用いてパターン印刷し、第一
導体層2を形成する。スクリーン印刷方法としては、所
望のパターン形状に開口部を有するマスクをかぶせ、そ
の上に導体ペーストを供給し、スキージで延ばす方法に
より行う。その後、基板1を赤外線により加熱乾燥させ
る炉や、熱風により乾燥させる炉等に搬送し、そこで第
一導体層2を乾燥・硬化させる。次に第一導体層2が形
成された基板上に、所望のパターン形状の開口部を有す
るマスクをかぶせ、その上にペースト状の絶縁材料を供
給し、スキージで延ばすことにより第一導体層2及び基
板1上に印刷して、第一絶縁層3を形成する。そのと
き、第一導体層と第二導体層が電気的に接続されるよ
う、第一絶縁層3の所望の部分に開口部となるエリア2
2を形成する必要がある。その後、第一絶縁層3を乾燥
により硬化させる。更に、第一導体層2の形成と同様の
方法により、第二導体層4をパターン印刷により形成し
て硬化させる。この時,前記第一導体層2と第二導体層
4とは第一絶縁層3によって電気的に絶縁されるが、第
一導体層2上の絶縁材料が塗布されなかったエリア22
には、第二導体層4のパターン印刷時にペースト状の導
体材が流れ込み、パス部を形成して第一導体層2と第二
導体層4とが電気的に接続されることになる。更に、上
記と同様の工程を繰り返して第二導体層4上に第二絶縁
層5を形成し、その上に第三導体層6を形成することに
より3層の導体層を持つ印刷回路板を製造できる。ペー
スト状の導体材料としては、通常、銅や銀等の金属微細
粉にエポキシ樹脂や、メラミン、アクリル系の熱硬化性
樹脂、熱可塑性樹脂が混練されたもの等を使用すること
ができる。また絶縁材料としては、エポキシ系の樹脂
や、これらの有機材料にアルミナ粉等のセラミック材料
を混合したもの、或いは紫外線硬化型の樹脂等が使用で
きる。導体ペ−ストや絶縁材ぺ−ストによるパタ−ン形
成は、上記の通りマスクを介しての印刷により行う。印
刷マスクとしては、導体層の印刷と絶縁層の印刷とも
に、従来から一般的に用いられているポリエステルのメ
ッシュにエマルジョンによりパタ−ンを形成したもの
や、メタルマスク等、用途に応じていろいろなものが使
用できる。印刷した導体材や絶縁材の硬化は、通常、乾
燥により硬化させるのが一般的であるが、上述したよう
な紫外線硬化型の樹脂(レジスト)をペーストとして選
定すれば、材料に合った波長の紫外線を照射することに
より、短時間で硬化させることが可能となる。従来の基
板製造方法と本発明による基板製造方法について、全工
程数を図11及び12を用いて比較する。図11は従来
の全製造工程の一例を、図12は本発明による全製造工
程を示している。各工程についての詳しい説明は省略す
るが、図11に示すように従来の製造方法では全39工
程必要であったが、本発明の製造方法によると図12に
示すように全12工程で基板が製造できるようになり、
製造工程数が大幅に減るため、時間も製造コストも削減
することができる。また、従来方法では各々の工程につ
き製造設備が必要であったが、本発明によれば印刷設備
と乾燥設備があれば、基板を作成することができ、製造
設備も少なくて済むため、設備費用も削減することがで
きる。本実施例では導体層数は3層のものについて説明
したが、上述した導体印刷工程と絶縁材印刷工程を繰り
返し実施することにより、任意の導体層数を持つ印刷回
路板が製造可能となる。即ち、従来技術で説明したよう
な、絶縁層への穴あけ、穴へのペースト充填、積層プレ
ス工程は必要でなく、ただ、導体と絶縁材の繰り返し印
刷のみで、簡単に積層回路板を形成することができる。
また、本方法を使用すれば、広く一般に使用されている
プリント基板や、セラミック基板をベースとなる基板と
して用い、更に、この基板上に図1に示すように導体層
・絶縁層を積層形成することにより、より付加価値の高
い印刷回路板を容易に、且つ、低コストで製造すること
ができる。このような実施例について図2に示す。尚、
図2において図1に示すものと同じものについては同一
の番号を付している。図2において、ベースとなる基板
は、上述したような従来方法で製造した一般に良く使用
されているセラミック基板であって、セラミックベ−ス
7、セラミックベース7内に形成された導体層8、セラ
ミックベース7に取り付けられた外部インタ−フェ−ス
用ピン9から構成される。ベースとなる基板の導体層8
上に、ペースト状の導体材をパタ−ン印刷して第一導体
層2を形成し、ベースとなる基板の導体層8との電気的
導通を確保する。その後、図1に示した工程により絶縁
層、導体層を交互に形成して硬化させることにより、一
般に使用されている印刷回路板上に、更に導体層を積み
上げて多層化することが可能となる。ベースとなる基板
としては、ガラス−エポキシ樹脂等の有機材料を使用し
たプリント基板にも適用が可能である。尚、必要によっ
てはベースとなる基板の上にまず絶縁材をパターン印刷
して硬化させた後、同様の方法で印刷回路板を製造する
事も可能である。次に、本方法により製造した印刷回路
板にLSI等の電子部品を実装する場合の実装例を図3
を用いて具体的に説明する。図3において、10はLS
I等の電子部品、11は電子部品電極を示し、また12
はアンダ−フィル用接着剤を示す。図3(a)に示すよ
うに電子部品10を印刷回路板に実装するには、まず、
図1に示した工程により印刷回路板を製造し、第三導体
層6をパターン印刷した直後、この導体材が硬化する以
前に、電子部品10を第三導体層6上の搭載位置に搭載
する。この時、電子部品10は硬化前の導体層の粘着性
により第三導体層6上に保持される。そして、電子部品
の電極11と第三導体層6の接続箇所とを接触させた状
態で、第三導体層6を乾燥して硬化させる。この硬化時
の導体材の固着力により、電子部品と導体層とを電気的
導通を保ちながら、約200gfの力で垂直に引っ張っ
ても外れない程度の機械的保持力を持たせて直接接続す
ることができ、電子部品10を印刷回路板に確実に実装
できる。第三導体層6に直付けするために、はんだの供
給工程、フラックスの塗布工程及びはんだの乾燥工程が
必要でなくなり、工程数の低減及び時間の短縮を図るこ
とができる。また、必要に応じて、図3(b)に示すよ
うに電子部品10の下面にアンダ−フィル接着剤12を
充填して硬化させることにより、電子部品と導体層の機
械的保持力を補強することも可能である。図4を用いて
電子部品の他の実装例について説明する。本実装例で
は、電子部品の電極11と印刷回路板の第三導体層6の
間に、はんだ或いは導電性接着剤等の接合材料16を供
給して、電子部品10と第三導体層6を接続する。即
ち、図1に示した工程により第三導体層6までをパター
ン印刷して乾燥硬化させ、印刷回路板を完成させる。そ
の後、第三導体層6上の電子部品搭載位置にはんだ等の
接合材料16を印刷等により供給する。そして、供給さ
れた接合材料16を介して第三導体層6上に電子部品1
0を搭載し、その状態で印刷回路板を加熱して接合材料
を溶かすことにより電子部品と印刷回路板を接続する。
尚、印刷回路板と実装される電子部品とは接続信頼性を
確保するため、同じ様な熱膨張率を持つものを組み合わ
せる必要がある。但し、上述したような印刷回路板の製
造方法によれば、印刷回路板の熱膨張率はベースとなる
基板の材料によってほぼ決定することができ、しかもベ
ースとなる基板のベース材としてどの様な材料を選定す
るかは自由であるため、搭載する電子部品が例えばセラ
ミックスの場合には、ベースとなる基板としてセラミッ
ク基板を選定すればよい。また搭載部品の熱膨張率が金
属に近い場合には金属板を基板のベース材として選定す
ることができる。この場合はベースとなる基板の上にま
ず絶縁ペ−ストを印刷して硬化させた後、同様の方法で
製造することができる。また、上述したはんだ等に変え
て異方性導電膜を接合材料として用いることにより、電
子部品10と第三導体層6とを接続することもできる。
この場合、電子部品の電極11と第三導体層6の間に異
方性導電膜を供給して、両者を加圧しながら加熱して接
続する。次に、本印刷回路板製造方法をICカード等の
電子部品を搭載した薄型カードに適用した場合の薄型カ
ードの製造方法を図5、図7及び図10を用いて説明す
る。始めに、従来の薄型カード製造方法について、図1
0を用いて説明する。図10において、101はリード
コイル、102は回路チップ、103は基板、104は
接着剤、105及び106はポリ塩化ビニル(以下、P
VCと略して記載する)を示している。リードコイル1
01と回路チップ102をプリント基板103にはんだ
付け又は熱圧着接合する。次に、PVC105材料に凹
部の加工を行い、接着剤104でリードコイル101と
回路チップ102が電気的接合を確保された状態でPV
C105上に固定する。その後、上面カバー用PVC1
06材料を超音波加工他の工法で加熱融着し完成させ
る。この時リードコイル101接合時や回路チップ10
2接合時に、錫/鉛共晶はんだ(融点183℃)を用い
たりすると、融点以上の加熱を行う必要性から180℃
以上のヒータ加熱棒を使用しなければならなかった。ま
た、回路チップの接合に異方性導電膜を用いる場合にお
いても、加熱圧着ヒータとしてやはり180℃以上のヒ
ータが必要であった。次に、本印刷回路板製造方法によ
る薄型カードの製造方法を図5及び図7を用いて説明す
る。図5において、1は前述のベースとなる基板であ
り、ここではPET(ポリエチレンテレフタラート)で
ある。2は第一導体層、3は絶縁層、4は第二導体層、
11は回路チップ端子(電子部品電極)、10は回路チ
ップ(電子部品)、17は粘着剤、18は表面にラミネ
ートされたシート状のPETを示している。図7は、上
記実施例の製造方法のフローチャートを示したものであ
る。701は加熱処理(アニール処理)工程、702は
第一導体層の印刷工程、703は乾燥工程、704は絶
縁層の印刷及び硬化乾燥工程、705は第二導体層の印
刷工程、706は回路チップ搭載工程、707は接合・
乾燥工程、708は粘着剤17の付いたPET18によ
るラミネート工程、709はデザイン印刷工程、710
は切断・分割工程を示している。まず始めに、図5
(b)に示すように、PET1上にAgによる第一導体
層2を形成する。導体層の形成は、一般に用いられる導
体パターン印刷方法を用いて行う。印刷方法としては、
例えば、所望のパターン形状に開口部を有するマスクを
かぶせ、その上に導体ペーストを供給し、スキージで延
ばすスクリーン印刷方法により行う(第一導体層の印刷
工程702)。次に、形成された第一導体層2を有する
PET1を炉の中に置き、150℃で約5分間加熱し、
乾燥させる(乾燥工程703)。第一導体層2が乾燥し
たら、図5(c)に示すように、今度は第一導体層2及
びPET1上に、ペースト状の絶縁材も導体層と同様、
例えばスクリーン印刷法等を用いてパターン印刷して、
第一導体層2上に絶縁層3を形成する。このとき、第一
導体層2と絶縁層3の上に形成される第二導体層4とを
電気的に接続させるために、予め絶縁層3に接続用の開
口部22が形成されるようにパターニングしておく。印
刷した絶縁層3の硬化は、通常、乾燥により硬化させる
のが一般的であるが、絶縁材が紫外線硬化型の樹脂(レ
ジスト)等である場合は、材料に合った波長の紫外線を
照射することにより、短時間で硬化させることが可能で
ある(絶縁層の印刷及び硬化乾燥工程704)。次に、
図5(d)に示すように、第二導体層4を絶縁層3上に
パターン印刷する(第二導体層の印刷工程705)。こ
のときに、絶縁層3に予め形成しておいた接続用の開口
部に導体が印刷され、第一導体層2と第二導体層4が電
気的に接続された状態になる。第二導体層4が硬化する
前に、図5(e)に示すように、電子部品10を印刷パ
ターンに合わせて載置し、回路チップ10の回路チップ
端子11(例えば、Au15μm厚)を第二導体層4に
接続させる(回路チップ搭載工程706)。回路チップ
10を第二導体層4に搭載した状態を示す平面図を図9
に示す。図9(a)は回路チップ搭載前の様子を、図9
(b)は回路チップを搭載した状態を示している。図9
(a)の回路チップ搭載位置に設けてある回路チップ端
子接続用ランドに、回路チップの複数の端子各々が接続
されるように位置合わせを行い、導体層が上に端子を搭
載する。回路チップはまだ乾燥していない導体ペースト
の粘着力により基板上に保持される。その後、搬送加速
度を1G以下の振動に抑えて乾燥路に搬送し、全体を炉
の中に入れ、150℃で約5分間加熱し、端子の接着と
導体パターンの乾燥を同時に行う(接合・乾燥工程70
7)。続いて、図5(f)に示すように、粘着剤17を
表面に塗布し、最上面を薄いシート状のPET18で被
覆し、約120℃で加熱ロールを行い、ラミネートする
(ラミネート工程708)。最後に、製造された薄型カ
ードにオフセット印刷やスクリーン印刷により、図柄を
印刷する(デザイン印刷工程709)。本製造方法によ
り形成されたカードは、非常に薄型でフレキシビリティ
ーに富むため、オフセット印刷やスクリーン印刷を行っ
ても、回路チップ10の割れや接続断が発生せず、紙と
同様の印刷などが可能となる。例えば、プラスチック等
にも使用できる油性のインクを用いたオフセット印刷機
に、紙と同様にカードをセットして印刷を行ったり、マ
スクとなるスクリーンを通して、油性のインクを印刷す
ることもできる。また、カードを形成する前にベースと
なる基板またはラミネートされるPETシートに図柄を
印刷しておくこともできる。カード形成後の印刷では、
カード内に導体配線及び回路チップが搭載されているた
め、例えば回路チップの厚さが厚い場合などは、回路チ
ップに曲げ応力がかかり、クラックが発生する場合があ
る。そのため、回路チップなど曲げ応力に弱い部品を搭
載する必要がある場合には、予め図柄印刷を施しておく
ことは有効な手段である。また、透明なPETシートの
場合には、PETシートの回路実装側の面から印刷を施
しておくことにより、製造されたカードの表面には、P
ETの透明な光沢が残り、表面から印刷を施したときの
ような凹凸も現れず、図柄が色あせるようなこともな
い。また、図7における工程の最初に、図5(a)に示
すベースとなるPET1を図7の全工程で加わる最も高
い温度以上で、加熱処理(アニール処理)701をして
おけば、PETの熱収縮率を著しく低下することができ
る。例えば、PETを前もって160℃で5分間加熱処
理した後、150℃で5分間印加する場合と、PETを
加熱処理せずに150℃で5分間印加する場合の熱収縮
率は、各々0.03%、0.5%となっており、1桁以
上異なることになる。すなわち、予めPETに加熱処理
を施し熱収縮を押さえることにより、パターン印刷を複
数回実施する場合に、パターン印刷時のマスクの位置合
わせ精度を向上させることができ、高品位なカードを製
造することができる。図6は本発明の製造方法を用い
た、薄型カードの他の製造方法を示している。製造工程
は前述図5及び図7を用いて説明したものとほぼ同一で
あるが、第二導体層4を形成するときに、図6(d)に
示すように、絶縁層に形成された接続用の開口部22を
完全にペーストで埋めてしまうのではなく、上部に充填
されていない部分が残っているようにしておく。それに
より、回路チップ端子11が、絶縁層3に形成した開口
部22を介して、絶縁層3上の第二導体層4または第一
導体層2と電気的に接続している状態になるため、図6
(f)のように絶縁層3と回路チップ10の間に空間が
無くなり、より薄い構造とすることができる。また、従
来から問題となっていた小径穴(ここでは、絶縁層3の
開口部22)への導体ペーストの充填が十分に行われに
くいといった点についても効果を発揮し、本発明による
と、ペーストが硬化する前に回路チップ10を直付けす
るため、充填が不十分であったとしても、回路チップ端
子11が小径穴の中に入り、なおかつ、柔らかいペース
トが残りの隙間を埋める状態になり、良好な接続状態が
得られる。これにより、小径穴内への不十分なペースト
の充填による断線といった問題も、防ぐことが出来る。
本発明で用いたPETの厚さは80〜100μm、Ag
ペーストの厚さは10〜20μm、絶縁層3の厚さは2
0〜40μm、回路チップ10の厚さは50μm、粘着
剤層の最も厚い部分の厚さは50〜140μmであるた
め、製造されるカードの厚さは図15に示すように、P
ETの厚さと粘着剤層の最も厚い部分の厚さで決まり、
0.34mm以下にすることが可能である。例えば、P
ET厚を100μm、回路チップ厚を50μmとし、粘
着剤層の最も厚い部分の厚さが100μmになるようA
gペースト及び絶縁層の厚さをとることにより、0.3
mmのカードを作成できる。また、PET厚を80μm
とし、粘着剤層の最も厚い部分の厚さが90μmになる
ようAgペースト及び絶縁層の厚さをとる(例えば、A
gペースト厚を10μm、絶縁層厚を20μm)ことに
より、0.25mmのカードを作成することもできる。
使用する回路チップとしては、製造されたカードをオフ
セット印刷機等の印刷にかけられる程度の柔軟性をもた
せるため、100μm以下の厚さのものを使用するのが
望ましい。尚、オフセット印刷機は、版胴、ゴム胴及び
圧胴の三つのシリンダを備え、版胴の周囲に巻き付けら
れた印版に、湿し水及びインキが付着され、このインキ
がゴム胴に転写された後、ゴム胴と圧胴との間を通過す
る被印刷物に印刷される。そのため、オフセット印刷機
を用いた印刷では、図14に示すようにカードが複数の
ローラの間を縫うような状態で送られるため、その印刷
工程において回路チップが割れないという条件が必要で
あり、また、カード自体も印刷機にかけられる範囲の厚
さ且つ柔軟性を備えていなければならない。本製造方法
により製造されたカードはその厚さを0.3mm以下に
抑えることができ、印刷に耐えられるだけの柔軟性を備
えているため、紙同様に印刷することが可能となる。ま
た、絶縁材ペーストとしては、導体層となる導体ペース
トとの接合性が良い物を使用するのが望ましい。本発明
では、例えば、名刺サイズのカードを量産したい場合に
は、ベースとなるPETとして1m×1m等大きめの物
を用意し、パターン印刷により同一の導体パターンを複
数印刷する。その上に絶縁層を印刷し、複数の回路チッ
プを搭載してラミネートした後、デザイン印刷等を一括
して行ってから、名刺サイズ(54mm×85.6m
m)に分割するという方法を用いることにより、高能率
生産が可能となる(図7の切断・分割工程710)。デ
ザイン印刷工程709は省略することも可能であり、切
断・分割工程710の後に行うことも可能である。カー
ド状に形成された後のデザイン印刷であれば、個人の印
刷機等(ex、パソコンに接続されたプリンタ)でも印
刷でき、自由に好きな図柄を印刷することもできる。ま
た、透明なPETシートを用いると、製造工程途中で接
続部のチェックが行える上、電子部品搭載時に、直接ベ
ースとなるPET側よりYAGレーザ等で照射すること
により、電子部品端子を導体と接続するためのはんだ材
を溶かして、端子と導体を接続する接続実施をすること
も出来る。また、本実施例では粘着剤17を用いている
が、これは普通の硬化型接着剤のように完全に硬化して
しまうのを避け、ラミネート後に弾性を持たせ、接続部
を保護するためであり、同様の効果の得られる物であれ
ば代用は可能である。また、本実施例ではラミネート工
程708において、粘着剤17を基板表面に塗布してか
ら最上面をPET18で被覆し、加熱ロールを行うこと
により、ラミネートする方法を示しているが、予め粘着
剤17がPET18に塗着された物を、基板の表面に加
熱ロールしてラミネートする方法もある。尚、本実施例
においては、導体ペーストとしてAgを用いたが、Ag
以外であってもCu等、電気導電性を有するものであれ
ば、いずれのものでも適用可能である。図8を用いて、
更に薄型のカードを形成する為の導体層の製造方法の一
例について説明する。ベースとなる基板であるPET1
を、レーザー20により配線パターン形状19に照射す
る。レーザー照射されたPETは、パターン形状に溝が
掘られ、その部位は活性化された状態となる。その後、
PET1をメッキ液内に浸漬し、活性化された部位に導
体層21を析出させる。上記方法により形成された導体
層21の構造は図8(b)に示されるように、PET1
がレーザーにより削られ活性化された部分に導体層21
が形成されるため、PET1表面の上に導体層21が盛
り上がって印刷されるのではなく、PET1表面と同じ
高さに形成され、カード全体としては図5の実施例と比
べて、第一導体層2の厚さの分だけ薄い構造とすること
が出来る。
【発明の効果】本発明によれば、高密度な印刷回路板を
導体材及び絶縁材のパターン印刷と硬化の繰り返しで製
造することが可能となり、従来のような複雑な工程や、
多くの生産設備を用いる必要がないため、低い製造コス
トで、且つ、短期間に印刷回路板を製造することができ
る。また、印刷回路板に電子部品を実装する場合に、パ
ターン印刷した導体材の硬化前の粘着性を利用して導体
層上に電子部品を直接接続することもでき、より少ない
工程で電子部品を印刷回路板に実装することができる。
【図面の簡単な説明】
【図1】本発明の一実施例による印刷回路板の製造工程
を示す図
【図2】本発明の他の実施例による印刷回路板の断面を
示す図
【図3】本発明による印刷回路板への電子部品の一実装
例を示す図
【図4】本発明による印刷回路板への電子部品の他の実
装例を示す図
【図5】本発明による薄型カードの製造方法の一実装例
を示す図
【図6】本発明による薄型カードの製造方法の他の実装
例を示す図
【図7】本発明の一実施例による薄型カードの製造工程
を示す図
【図8】本発明による薄型カードの製造方法の他の実装
例を示す図
【図9】電子部品を基板上に実装したときの平面図
【図10】従来の薄型カード製造方法の概要を示す図
【図11】従来の基板製造方法の一実施例を示す図
【図12】本発明による基板製造方法の一実施例を示す
【図13】従来の導体パターン印刷方法を示す図
【図14】オフセット印刷の概略図
【図15】本発明による薄型カードの断面の一例を示す
【符号の説明】
1 ベースとなる基板 2 第一導体層 3 第一絶縁層 4 第二導体層 5 第二絶縁層 6 第三導体層 7 セラミックベ−ス 8 導体層 9 外部インターフェース用ピン 10 電子部品 11 電子部品電極 12 アンダーフィル用接着剤 16 接合材料 17 粘着剤 18 PET
フロントページの続き (72)発明者 藤川 啓司 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】印刷回路板の製造方法において、 所望のパターンに開口を有するマスクを介して、絶縁材
    ペーストをパターン印刷して硬化させることにより絶縁
    層を形成することを特徴とする印刷回路板の製造方法。
  2. 【請求項2】印刷回路板の製造方法において、 ベースとなる基板上の所望部分に導体材をパターン印刷
    して硬化させ第一導体層を形成する第1の工程と、前記
    第一導体層上の所望部分に絶縁材をパターン印刷して硬
    化させ第一絶縁層を形成する第2の工程と、前記第一導
    体層及び第一絶縁層上の所望部分に前記導体材をパター
    ン印刷して硬化させ第二導体層を形成する第3の工程と
    を行うことを特徴とする印刷回路板の製造方法。
  3. 【請求項3】前記第2の工程と第3の工程とを複数回繰
    り返して相互間に絶縁層を介在させて複数層の導体層を
    形成することを特徴とする請求項2記載の印刷回路板の
    製造方法。
  4. 【請求項4】ベースとなる基板上の所望部分に絶縁材を
    パターン印刷して硬化させ絶縁層を形成する工程を行
    い、前記絶縁層上に前記第1の工程乃至第3の工程を行
    うことを特徴とする請求項2記載の印刷回路板の製造方
    法。
  5. 【請求項5】所望のパターンに開口を有するマスクを介
    して、導体ペースト及び絶縁材ペーストを繰り返し印刷
    することにより、積層された配線層を形成する方法。
  6. 【請求項6】ベースとなる基板上に電子部品を実装する
    実装方法において、 ベースとなる基板上に導体層をパターン印刷し、前記導
    体層が硬化する以前に前記導体層上の所望部分に電子部
    品を搭載し、前記電子部品の電極と前記導体層を接触さ
    せた状態で前記導体層を硬化させ、前記導体層を形成す
    ると共に前記導体層と前記電子部品の電極とを接続する
    ことを特徴とする電子部品の実装方法。
  7. 【請求項7】ベースとなる基板上に導体層をパターン印
    刷し、前記導体層が硬化する以前に前記導体層上の所望
    部分にIC回路チップを実装する方法であって、 前記基板上に搭載されるIC回路チップの基板側の面が
    基板表面に密着するように搭載し、前記IC回路チップ
    の電極と前記導体層を接触させた状態で前記導体層を硬
    化させ、前記導体層を形成すると共に、前記基板表面と
    前記IC回路チップの間に隙間がない状態で前記導体層
    と前記IC回路チップの電極とを接続することを特徴と
    するIC回路チップの実装方法。
  8. 【請求項8】最上層の導体層をパターン印刷し、前記導
    体層が硬化する以前に前記導体層上の所望部分に電子部
    品を搭載し、前記電子部品の電極と前記導体層を接触さ
    せた状態で前記導体層を硬化させ、前記導体層を形成す
    ると共に前記導体層と前記電子部品の電極とを接続する
    ことを特徴とする請求項2から4記載の印刷回路板の製
    造方法。
  9. 【請求項9】ベースとなる基板上の所望部分に導体材を
    パターン印刷して硬化させ第一導体層を形成する第1の
    工程と、前記第一導体層上の所望部分に絶縁材をパター
    ン印刷して硬化させ第一絶縁層を形成する第2の工程
    と、前記第一導体層及び第一絶縁層上の所望部分に前記
    導体材をパターン印刷して硬化させ第二導体層を形成す
    る第3の工程と、最上面に粘着剤を介して薄いシート状
    の物質でラミネート加工を施す第4の工程とを行うこと
    を特徴とする薄型カードの製造方法。
  10. 【請求項10】ベースとなる基板上の所望部分に導体材
    をパターン印刷して硬化させ第一導体層を形成する第1
    の工程と、前記第一導体層上の所望部分に絶縁材をパタ
    ーン印刷して硬化させ第一絶縁層を形成する第2の工程
    と、前記第一導体層及び第一絶縁層上の所望部分に第二
    の導体材をパターン印刷する第3の工程と、前記第二の
    導体材が硬化する以前に前記第二の導体材のパターンの
    所望部分に電子部品を搭載し、前記電子部品の電極と前
    記第二の導体材のパターンを接触させた状態で前記第二
    の導体材を硬化させ、第二導体層を形成すると共に前記
    第二の導体材のパターンと前記電子部品の電極とを接続
    する第5の工程と、最上面に粘着剤を介して薄いシート
    状の物質でラミネート加工を施す第6の工程とを行うこ
    とを特徴とする薄型カードの製造方法。
  11. 【請求項11】請求項9、請求項10記載の薄型カード
    の製造方法において、 基板の最も上面にパターン印刷された導体層が硬化する
    以前に前記導体層上の所望部分に電子部品を搭載し前記
    電子部品の電極と前記導体層を接続させ、さらに前記電
    子部品と最も上面に形成された絶縁層を密着させた状態
    で前記導体層を硬化させ、前記導体層を形成すると共に
    前記導体層と前記電子部品とを接続することにより、前
    記電子部品と前記絶縁層の間の隙間をなくし、更にその
    上に粘着剤を介して薄いシート状の物質でラミネート加
    工を施すことを特徴とする薄型カードの製造方法。
  12. 【請求項12】電子部品が搭載された基板の表面に、粘
    着剤を介して薄いシート状の物質をラミネート加工する
    ことにより薄型カードを製造する方法であって、 予め粘着剤が前記シート状の物質に塗着された物を、基
    板の表面に加熱ロールでラミネートすることにより、粘
    着剤の層が一層のみしか形成されないことを特徴とする
    薄型カードの製造方法。
  13. 【請求項13】ベースとなる基板上の所望部分に導体材
    がパターン印刷され硬化することにより第一導体層が形
    成される第1の工程と、前記第一導体層上の所望部分に
    絶縁材がパターン印刷され硬化することにより第一絶縁
    層が形成される第2の工程と、前記第一導体層及び第一
    絶縁層上の所望部分に前記導体材がパターン印刷され硬
    化することにより第二導体層が形成される第3の工程
    と、最上面に粘着剤を介して薄いシート状の物質がラミ
    ネート加工を施される第4の工程を含む製造工程を含
    み、 前記第一絶縁層の厚さが均一でないことを特徴とする薄
    型カード。
  14. 【請求項14】ベースとなる基板上の所望部分に導体材
    がパターン印刷され硬化することにより第一導体層が形
    成される第1の工程と、前記第一導体層上の所望部分に
    絶縁材がパターン印刷され硬化することにより第一絶縁
    層が形成される第2の工程と、前記第一導体層及び第一
    絶縁層上の所望部分に第二の導体材がパターン印刷され
    る第3の工程と、前記第二の導体材が硬化する以前に前
    記第二の導体材のパターンの所望部分に電子部品が搭載
    され、前記電子部品の電極と前記第二の導体材のパター
    ンを接触させた状態で前記第二の導体材を硬化させ、第
    二導体層が形成されると共に前記第二の導体材のパター
    ンと前記電子部品の電極とが接続される第4の工程と、
    最上面に粘着剤を介して薄いシート状の物質がラミネー
    ト加工を施される第5の工程を含む製造工程を有し、 前記電子部品の端子と前記導体材のパターンが、はんだ
    を介さず直に接続されていることを特徴とする薄型カー
    ド。
  15. 【請求項15】請求項13、請求項14記載の薄型カー
    ドにおいて、 前記ベースとなる基板及びラミネートされる前記シート
    の厚さを80〜100μm、導体パターンの厚さを10
    〜20μm、絶縁層の厚さを20〜40μm、搭載する
    電子部品の厚さを50μm以下、粘着剤の層の最も厚い
    部分を50〜140μmにすることにより、製造される
    カード全体の厚みが340μm以下になるように形成さ
    れることを特徴とする薄型カード。
  16. 【請求項16】ベースとなる基板に対し、全工程で加わ
    る最も高い温度以上で加熱するアニール処理を施す加熱
    工程を行うことを特徴とする請求項9、請求項10、請
    求項11記載の薄型カードの製造方法。
  17. 【請求項17】請求項13、請求項14記載の薄型カー
    ドにおいて、 前記絶縁材は、紫外線硬化型の樹脂であることを特徴と
    する薄型カード。
  18. 【請求項18】請求項9、請求項10、請求項11記載
    の薄型カードの製造方法において、 ベースとなる基板またはラミネートされるシートに予め
    デザインを印刷する工程を行うことを特徴とする薄型カ
    ードの製造方法。
  19. 【請求項19】請求項13、請求項14記載の薄型カー
    ドにおいて、 前記ベースとなる基板及びラミネートされる物質は、P
    ET(ポリエチレンテレフタラート)であることを特徴
    とする薄型カード。
  20. 【請求項20】請求項13、請求項14記載の薄型カー
    ドにおいて、 前記ベースとなる基板は、透明なPET(ポリエチレン
    テレフタラート)より成り、 電子部品搭載時に、導体層が印刷されていない側の面か
    らYAGレーザ等で照射することにより、はんだ材また
    は導体材を溶かし、前記電子部品の端子と前記導体層を
    接続することができることを特徴とする薄型カード。
  21. 【請求項21】請求項13、請求項14記載の薄型カー
    ドにおいて、 前記ベースとなる基板及びラミネートされる物質は、透
    明なPET(ポリエチレンテレフタラート)シートであ
    り、前記PETシートの電子回路側面に図柄が印刷され
    ていることを特徴とする薄型カード。
JP9154740A 1996-08-09 1997-06-12 印刷回路板の製造方法 Pending JPH10112586A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9154740A JPH10112586A (ja) 1996-08-09 1997-06-12 印刷回路板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21139996 1996-08-09
JP8-211399 1996-08-09
JP9154740A JPH10112586A (ja) 1996-08-09 1997-06-12 印刷回路板の製造方法

Publications (1)

Publication Number Publication Date
JPH10112586A true JPH10112586A (ja) 1998-04-28

Family

ID=26482945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9154740A Pending JPH10112586A (ja) 1996-08-09 1997-06-12 印刷回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH10112586A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138873A (ja) * 2009-12-28 2011-07-14 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
JP2012028817A (ja) * 2011-10-27 2012-02-09 Fujimori Kogyo Co Ltd Fpc用保護フィルム、fpc用保護フィルム付樹脂導体箔積層体およびそれを用いたフレキシブルプリント配線基板の製造方法
CN105934084B (zh) * 2016-06-28 2019-06-07 电子科技大学 一种印制电路板及其全加成制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138873A (ja) * 2009-12-28 2011-07-14 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
JP2012028817A (ja) * 2011-10-27 2012-02-09 Fujimori Kogyo Co Ltd Fpc用保護フィルム、fpc用保護フィルム付樹脂導体箔積層体およびそれを用いたフレキシブルプリント配線基板の製造方法
CN105934084B (zh) * 2016-06-28 2019-06-07 电子科技大学 一种印制电路板及其全加成制作方法

Similar Documents

Publication Publication Date Title
KR100276193B1 (ko) 인쇄회로판,ic카드및그제조방법
US7375421B2 (en) High density multilayer circuit module
JP2006210524A (ja) 多層回路基板及びその製造方法
JP5536852B2 (ja) 多層プリント回路基板の製造方法
US20030196833A1 (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
JP3251711B2 (ja) 印刷配線板および印刷配線板の製造方法
JP4574311B2 (ja) リジッド−フレキシブル基板の製造方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JPH0923067A (ja) 多層印刷配線板およびその製造方法
JP4626225B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
JPH10112586A (ja) 印刷回路板の製造方法
JP2616572B2 (ja) 多層印刷配線板の製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP5439165B2 (ja) 多層配線板及びその製造方法
TW200930206A (en) Printed circuit board and method for manufacturing the same
JPH07106756A (ja) 印刷配線板の製造方法
JP4301152B2 (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2003017855A (ja) 多層プリント配線板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP5232467B2 (ja) 多層プリント配線板の製造方法
JPH10126058A (ja) 多層プリント配線板の製造方法
JP2005259730A (ja) 回路基板、多層回路基板、回路基板の製造方法および多層回路基板の製造方法
JP2006156438A (ja) 電子部品搭載装置の製造方法及び電子部品搭載装置
JP2003142805A (ja) 配線基板の製造方法及び印刷用マスク