CN105932004B - 半导体元件，半导体封装结构及其制造方法 - Google Patents
半导体元件，半导体封装结构及其制造方法 Download PDFInfo
- Publication number
- CN105932004B CN105932004B CN201610317373.0A CN201610317373A CN105932004B CN 105932004 B CN105932004 B CN 105932004B CN 201610317373 A CN201610317373 A CN 201610317373A CN 105932004 B CN105932004 B CN 105932004B
- Authority
- CN
- China
- Prior art keywords
- back side
- metal layer
- metal
- thermal interface
- interface material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 title abstract 2
- 239000000463 material Substances 0.000 claims abstract description 94
- 229910052738 indium Inorganic materials 0.000 claims abstract description 80
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 79
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000011701 zinc Substances 0.000 claims abstract description 52
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 52
- 229910000765 intermetallic Inorganic materials 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000001465 metallisation Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 104
- 239000002184 metal Substances 0.000 claims description 104
- 238000007747 plating Methods 0.000 claims description 45
- 239000010949 copper Substances 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 37
- 238000001816 cooling Methods 0.000 claims description 37
- 229910052802 copper Inorganic materials 0.000 claims description 37
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 150000002736 metal compounds Chemical class 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910000756 V alloy Inorganic materials 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 9
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 229910001297 Zn alloy Inorganic materials 0.000 abstract description 5
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 72
- 239000007788 liquid Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 5
- 239000004615 ingredient Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910016334 Bi—In Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- MXCODEAYRFLVOQ-UHFFFAOYSA-N [Zn].[Bi].[In] Chemical compound [Zn].[Bi].[In] MXCODEAYRFLVOQ-UHFFFAOYSA-N 0.000 description 1
- MPZNMEBSWMRGFG-UHFFFAOYSA-N bismuth indium Chemical compound [In].[Bi] MPZNMEBSWMRGFG-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006392 deoxygenation reaction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 150000002471 indium Chemical class 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明是关于一种半导体元件，半导体封装结构及其制造方法。该半导体元件包括一半导体晶粒、一背侧镀金属、一热介面材料及一第一介金属化合物。该背侧镀金属位于该半导体晶粒的一表面。该热介面材料位于该背侧镀金属上，且包含铟锌合金。该第一介金属化合物位于该背侧镀金属及该热介面材料之间，且包含铟而不包含锌。藉此，在回焊工艺后，可增加接合效果及散热效果。
Description
本申请是申请人于2013年9月5日提交的、申请号为“201310400313.1”的、发明名称为“半导体元件，半导体封装结构及其制造方法”的发明申请的分案申请。
技术领域
本发明是关于一种半导体元件，半导体封装结构及其制造方法。详言之，本发明是关于一种具有背侧镀金属(Back Side Metallization,BSM)及热介面材料(ThermalInterface Material,TIM)的半导体元件，半导体封装结构及其制造方法。
背景技术
已知半导体封装结构中，通常会覆盖一散热片，以接触基板上的芯片的背面且将芯片产生的热排出。由于该散热片的材质为铜，且该芯片的材质为硅，因此，二者的接合效果及散热效果皆不佳。为了改善上述缺点，一种解决方案是在该芯片背面增设背侧镀金属(Back Side Metallization,BSM)及热介面材料(Thermal Interface Material,TIM)，且该散热片先接触该热介面材料，再经过回焊工艺使得该散热片接合至该热介面材料。
该背侧镀金属包含数层金属层，且该热介面材料包含至少一金属层。目前已知有数种的该背侧镀金属及该热介面材料的材质组合被提出，然而目前已知技术中，皆不可避免地在回焊工艺中，会在热介面材料内产生空孔(Void)，因而影响接合效果及散热效果。此外，目前已知技术的回焊工艺所需的温度相当高。
发明内容
本揭露的一方面是关于一种半导体元件。在一实施例中，该半导体元件包括一半导体晶粒、一背侧镀金属(Back Side Metallization,BSM)、一热介面材料(ThermalInterface Material,TIM)及一第一介金属化合物(Intermetallic Compound,IMC)。该半导体晶粒具有一第一表面及一第二表面。该背侧镀金属位于该半导体晶粒的第二表面。该热介面材料位于该背侧镀金属上，且包含铟锌合金(In-Zn alloy)。该第一介金属化合物位于该背侧镀金属及该热介面材料之间，且包含铟而不包含锌。
本揭露的另一方面是关于一种半导体封装结构。在一实施例中，该半导体封装结构包括一基板、一半导体晶粒、一背侧镀金属、一热介面材料、一散热片、一第一介金属化合物及第二介金属化合物。该半导体晶粒具有一第一表面及一第二表面，该半导体晶粒的第一表面是电性连接至该基板。该背侧镀金属位于该半导体晶粒的第二表面。该热介面材料位于该背侧镀金属上，且包含铟锌合金。该散热片覆盖该半导体晶粒以接触该热介面材料，且至少包含一铜层。该第一介金属化合物位于该背侧镀金属及该热介面材料之间，且包含铟而不包含锌。该第二介金属化合物位于该热介面材料及该散热片之间，且包含铟而不包含锌。
本揭露的另一方面是关于一种半导体封装结构的制造方法。在一实施例中，该制造方法包括以下步骤：(a)形成一背侧镀金属于一半导体晶粒的一第二表面上；(b)将该半导体晶粒的一第一表面电性连接至一基板；(c)提供一去除氧化物的材料至该背侧镀金属；(d)形成一热介面材料于该背侧镀金属上，其中该热介面材料包含铟锌合金；(e)将一散热片覆盖该半导体晶粒以接触该热介面材料，其中该散热片至少包含一铜层；及(f)进行回焊(Reflow)，以生成一第一介金属化合物及一第二介金属化合物，其中该第一介金属化合物位于该背侧镀金属及该热介面材料之间，且包含铟而不包含锌；该第二介金属化合物位于该热介面材料及该散热片之间，且包含铟而不包含锌。
在本实施例中，由于该铟锌合金会有固液共存的状态。因此，在回焊工艺中，如果该热介面材料内产生空孔(Void)，则该液态的铟锌合金可以马上填满该空孔，使得在回焊工艺后，该热介面材料中不会存有任何空孔，而可增加该热介面材料与该散热片间的接合效果及散热效果。
附图说明
图1显示本发明半导体封装结构的一实施例的剖视示意图。
图2显示图1的区域A的局部放大示意图。
图3及图4显示本发明半导体封装结构的制造方法的一实施例的示意图。
图5显示本发明半导体封装结构的制造方法的另一实施例的示意图。
图6显示铟锌合金的固液平衡相图。
图7显示锌在铟锌合金中所占的比例、液相线温度与回焊时间的关系图，其中回焊温度为200℃。
图8显示锌在铟锌合金中所占的比例、液相线温度与回焊时间的关系图，其中回焊温度为250℃。
图9显示本发明半导体封装结构的另一实施例的剖视示意图。
图10显示图9的区域B的局部放大示意图。
具体实施方式
参考图1，显示本发明半导体封装结构的一实施例的剖视示意图。该半导体封装结构1包括一基板12、一半导体元件10及一散热片20。该基板12为一封装基板，其包含一第一表面121、一第二表面122及数个内部电性连接元件(图中未示)。该等内部电性连接元件是用以电性连接该第一表面121及该第二表面122。
该半导体元件10包括一半导体晶粒14、数个凸块15、一背侧镀金属(Back SideMetallization,BSM)16及一热介面材料18。
该半导体晶粒14包含一第一表面141及一第二表面142。
该等凸块15是位于该半导体晶粒14的第一表面141，且电性连接该半导体晶粒14的第一表面141至该基板12的第二表面122。亦即，该半导体晶粒14是覆晶接合至该基板12。
该背侧镀金属16是位于该半导体晶粒14的第二表面142上。
该热介面材料18是位于该背侧镀金属16上。
该散热片20覆盖该半导体晶粒14以接触该热介面材料18。在本实施例中，该散热片20其更接合至该基板12的第二表面122，用以将该半导体晶粒14产生的热排出。该散热片20至少包含一铜层，在本实施例中，该散热片20的材质为铜。
参考图2，显示图1的区域A的局部放大示意图。如图所示，该背侧镀金属16包含数层金属层，亦即，该背侧镀金属16可以是一层金属层、二层金属层或三层以上金属层。在本实施例中，该背侧镀金属16依序包含一第一金属层161、一第二金属层162及一第三金属层163。该第一金属层161是位于该半导体晶粒14的第二表面142上，且为铝层、钛层或铬层。该第二金属层162是位于该第一金属层161上，且为镍层或镍钒合金层。该第三金属层163是位于该第二金属层162上，且为铜层。换言之，该背侧镀金属16最上方金属层为铜层。较佳地，该第一金属层161及该第二金属层162是由溅镀而成，该第三金属层163的铜层是由一溅镀铜及一电镀铜所组成，其中该电镀铜是位于溅镀铜上，且其厚度约为5μm。
该热介面材料18是位于该第三金属层163上，且包含至少一金属层。在本实施例中，该热介面材料18为单层金属层，其材质为铟锌合金(In-Zn alloy)，且该铟锌合金中锌的重量百分比为5wt％至30wt％。然而，在其他实施例中，该热介面材料18的材质为铋铟锌合金(Bi-In alloy)。该散热片20的铜层直接接触该热介面材料18。
在经过回焊工艺后，该散热片20会和该热介面材料18紧密接合，同时在该热介面材料18中会成一第一介金属化合物(Intermetallic Compound,IMC)181及一第二介金属化合物182。该第一介金属化合物181位于该背侧镀金属16的第三金属层163及该热介面材料18之间，其是由该热介面材料18中的铟与该第三金属层163的铜反应而形成的Cu11In9。因此，该第一介金属化合物181包含铟而不包含锌。该第二介金属化合物182位于该热介面材料18及该散热片20之间，其是由该热介面材料18中的铟与该散热片20的铜反应而形成的Cu11In9。因此，该第二介金属化合物182包含铟而不包含锌。
由于该铟锌合金会有固液共存的状态。因此，在回焊工艺中，如果该热介面材料18内产生空孔(Void)，则该液态的铟锌合金可以马上填满该空孔，使得在回焊工艺后，该热介面材料18中不会存有任何空孔，而可增加该热介面材料18与该散热片20间的接合效果及散热效果。
参考图3及图4，显示本发明半导体封装结构的制造方法的一实施例的示意图。参考图3，形成一背侧镀金属16于一半导体晶粒14的第二表面142。该背侧镀金属16包含数层金属层。在本实施例中，该背侧镀金属16依序包含一第一金属层161、一第二金属层162及一第三金属层163(图2)。该第一金属层161(例如：铝层、钛层或铬层)先形成于该半导体晶粒14的第二表面142上。接着，该第二金属层162(例如：镍层或镍钒合金层)形成于该第一金属层161上。接着，该第三金属层163(例如：铜层)形成于该第二金属层162上。较佳地，该第一金属层161及该第二金属层162是由溅镀而成，该第三金属层163的铜层是先形成一溅镀铜于该第二金属层162上，再形成一电镀铜于该溅镀铜上，且该电镀铜的厚度约为5μm。
接着，将该半导体晶粒14电性连接至一基板12。在本实施例中，该基板12为一封装基板，其包含一第一表面121、一第二表面122及数个内部电性连接元件(图中未示)。该等内部电性连接元件是用以电性连接该第一表面121及该第二表面122。该半导体晶粒14更包含一第二表面142及数个凸块15。该等凸块15是位于该半导体晶粒14的第一表面141。该半导体晶粒14利用该等凸块15覆晶接合至该基板12，使得该半导体晶粒14的第一表面141电性连接至该基板12的第二表面122。
参考图4，提供一去除氧化物的材料至该背侧镀金属16，以防止该背侧镀金属16因氧化而无法接合。在本实施例中，该去除氧化物的材料为助焊剂(Flux)164，其是形成于该背侧镀金属16的背面。接着，提供一热介面材料18。在本实施例中，该热介面材料18为单层金属箔，其材质为铟锌合金(In-Zn alloy)，且该铟锌合金中锌的重量百分比为5wt％至30wt％。然而，在其他实施例中，该热介面材料18的材质为铋铟锌合金(Bi-In alloy)。为了去除该热介面材料18的氧化物，该热介面材料18上下表面皆形成一助焊剂183。可以理解的是，该助焊剂164与该助焊剂183的材质可为不同组成。
接着，将该热介面材料18配置于该背侧镀金属16上。接着，将一散热片(Lid)20(图1)覆盖该半导体晶粒14以接触该热介面材料18。在本实施例中，该散热片20为一散热片，其更接合至该基板12的第二表面122。该散热片20至少包含一铜层，在本实施例中，该散热片20的材质为铜，且该散热片20的铜层直接接触该热介面材料18。
接着，进行回焊(Reflow)，以形成一半导体封装结构1，如图1所示。在经过回焊工艺后，该散热片20会和该热介面材料18紧密接合，同时在该热介面材料18中会成一第一介金属化合物(Intermetallic Compound,IMC)181及一第二介金属化合物182(图2)。该第一介金属化合物181位于该背侧镀金属16的第三金属层163及该热介面材料18之间，其是由该热介面材料18中的铟与该第三金属层163的铜反应而形成的Cu11In9。因此，该第一介金属化合物181包含铟而不包含锌。该第二介金属化合物182位于该热介面材料18及该散热片20之间，其是由该热介面材料18中的铟与该散热片20的铜反应而形成的Cu11In9。因此，该第二介金属化合物182包含铟而不包含锌。
参考图5，显示本发明半导体封装结构的制造方法的另一实施例的示意图。本实施例的制造方法与图3至图4的制造方法大致相同，其不同处仅在于，在本实施例中，该去除氧化物的材料为还原气体(Forming Gas)17(例如：氢气、氮气、氟气或氯气)，而不需使用助焊剂。详言之，该背侧镀金属16连同该半导体晶粒14及该基板12先置放于充满该还原气体17的隧道(Channel)中。接着，将该热介面材料18配置于该背侧镀金属16上。接着，将该散热片20(图1)覆盖该半导体晶粒14以接触该热介面材料18。接着，进行回焊(Reflow)。要注意的是，上述所有工艺皆在充满该还原气体17的隧道中进行。
参考图6，显示铟锌合金的固液平衡相图。图中横坐标为锌在铟锌合金中所占的莫耳数比例，纵坐标为温度。如图所示，曲线31(对应温度为413K)为固相线，在曲线31以下时，铟锌合金为固态；曲线32为液相线，在曲线32以上时，铟锌合金为液态；在曲线31及曲线32之间，铟锌合金为固液共存。而且，随着锌在铟锌合金中所占的莫耳数比例越高，该固液共存的区域越大，亦即，固液共存的情况越容易发生。在本实施例中，在回焊工艺中，由于该热介面材料18中的铟会与该第三金属层163的铜及该散热片20的铜反应，形成一介金属化合物(Cu11In9)，而锌不会与铜反应。因此，该热介面材料18中的锌在铟锌合金中所占的莫耳数比例会越来越高，此时，温度只要超过413K，该铟锌合金即呈现固液共存的状态。在此情况下，如果该热介面材料18内产生空孔，则该液态的铟锌合金可以马上填满该空孔，使得在回焊工艺后，该热介面材料18中不会存有任何空孔，而可增加该热介面材料18与该散热片20间的接合效果及散热效果。
参考图7，其为设定回焊温度为200℃时，显示锌在铟锌合金中所占的比例、液相线温度与回焊时间的关系图。图中横坐标为回焊时间，左边纵坐标为锌在铟锌合金中所占的原子百分比(at.％)，右边纵坐标为铟锌合金的液相线的温度。图中显示二种起始成分比例的铟锌合金，第一种：锌为10wt％(重量百分比)的铟锌合金(等同于锌为16.3at.％(原子百分比)的铟锌合金)，及第二种：锌为20wt％(重量百分比)的铟锌合金(等同于锌为30.5at.％(原子百分比)的铟锌合金)。图中四条曲线代表如下：第一种:■代表起始成分中锌为16.3原子百分比(at.％)的铟锌合金随时间变化的液相线温度；◆代表起始成分中锌为16.3原子百分比(at.％)的铟锌合金随时间变化的锌成分；第二种:╳代表起始成分中锌为30.5原子百分比(at.％)的铟锌合金随时间变化的液相线温度；▲代表起始成分中锌为30.5原子百分比(at.％)的铟锌合金随时间变化的锌成分。由图中可看出，在回焊温度为200℃情况下，随着时间增加，锌在铟锌合金中所占的比例随的增加，同时铟锌合金的液相线温度也随的增加。举例而言，当经过300秒后，铟锌合金的液相线温度增加了约15℃。
参考图8，其为设定回焊温度为250℃，显示锌在铟锌合金中所占的比例、液相线温度与回焊时间的关系图。图中横坐标为回焊时间，左边纵坐标为锌在铟锌合金中所占的原子百分比(at.％)，右边纵坐标为铟锌合金的液相线的温度。图中显示二种起始成分比例的铟锌合金，第一种：锌为10wt％(重量百分比)的铟锌合金(等同于锌为16.3at.％(原子百分比)的铟锌合金)，及第二种：锌为20wt％(重量百分比)的铟锌合金(等同于锌为30.5at.％(原子百分比)的铟锌合金)。图中四条曲线代表如下：第一种：■代表起始成分中锌为16.3原子百分比(at.％)的铟锌合金随时间变化的液相线温度；◆代表起始成分中锌为16.3原子百分比(at.％)的铟锌合金随时间变化的锌成分；第二种：╳代表起始成分中锌为30.5原子百分比(at.％)的铟锌合金随时间变化的液相线温度；▲代表起始成分中锌为30.5原子百分比(at.％)的铟锌合金随时间变化的锌成分。由图中可看出，在回焊温度为250℃情况下，随着时间增加，锌在铟锌合金中所占的比例随之增加，同时铟锌合金的液相线温度也随之增加。举例而言，当经过300秒后，铟锌合金的液相线温度增加了约20℃。
参考图9，显示本发明半导体封装结构的另一实施例的剖视示意图。本实施例的半导体封装结构1a与图1所示的半导体封装结构1大致相同，其不同处如下所述。在本实施例的该半导体封装结构1a中，该散热片20更包括一镍层21，位于该散热片20的铜层上。该镍层21直接接触该热介面材料18。
参考图10，显示图9的区域B的局部放大示意图。如图所示，该热介面材料18中的铟与该散热片20的该镍层21反应而形成第二介金属化合物182a，且该第二介金属化合物182a为In27Ni10。因此，该第二介金属化合物182a包含铟而不包含锌。本实施例的半导体封装结构1a的制造方法与图3及图4所示的制造方法大致相同，其不同处仅在于该散热片20的铜层上先行成一镍层21，再将该该散热片20覆盖该半导体晶粒14以接触该热介面材料18。接着，进行回焊，以形成一半导体封装结构1a。在回焊过程中，该热介面材料18中的铟与该散热片20的该镍层21反应，因此，该热介面材料18中的锌所占比例会随时间而增加。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。
Claims (10)
1.一种半导体元件，包括：
一半导体晶粒，具有一第一表面及一第二表面；
一背侧镀金属，位于该半导体晶粒的第二表面；
一热介面材料，位于该背侧镀金属上，且包含铟锌合金；及
一第一介金属化合物，位于该背侧镀金属及该热介面材料之间，其中该第一介金属化合物是由该热介面材料与该背侧镀金属反应而形成，且包含铟而不包含锌；其中该热介面材料之铟锌合金中锌的含量为5wt％至30wt％。
2.如权利要求1的半导体元件，其特征在于，该背侧镀金属包含数层金属层，其中最上方金属层为铜层，且该第一介金属化合物为Cu11In9。
3.如权利要求2的半导体元件，其特征在于，该背侧镀金属的铜层是由一溅镀铜及一电镀铜所组成，且该电镀铜的厚度为5μm。
4.如权利要求2的半导体元件，其特征在于，该背侧镀金属依序包含一第一金属层、一第二金属层及一第三金属层，该第一金属层位于该半导体晶粒的第二表面上，且为铝层、钛层或铬层；该第二金属层位于该第一金属层上，且为镍层或镍钒合金层；该第三金属层位于该第二金属层上，且为铜层。
5.一种半导体元件，包括：
一半导体晶粒，具有一第一表面及一第二表面；
一背侧镀金属，位于该半导体晶粒的第二表面；
一热介面材料，位于该背侧镀金属上，且包含铟锌合金；及
一第一介金属化合物，位于该背侧镀金属及该热介面材料之间，其中该第一介金属化合物是经由一回焊工艺由该热介面材料与该背侧镀金属反应所形成，且该第一介金属化合物包含铟而不包含锌。
6.如权利要求5的半导体元件，其特征在于，该背侧镀金属包含数层金属层，其中最上方金属层为铜层，且该第一介金属化合物为Cu11In9。
7.如权利要求5的半导体元件，其特征在于，该背侧镀金属的铜层是由一溅镀铜及一电镀铜所组成，且该电镀铜的厚度为5μm。
8.如权利要求6的半导体元件，其特征在于，该背侧镀金属依序包含一第一金属层、一第二金属层及一第三金属层，该第一金属层位于该半导体晶粒的第二表面上，且为铝层、钛层或铬层；该第二金属层位于该第一金属层上，且为镍层或镍钒合金层；该第三金属层位于该第二金属层上，且为铜层。
9.一种半导体封装结构的制造方法，包括以下步骤：
(a)形成一背侧镀金属于一半导体晶粒的一第二表面上；
(b)将该半导体晶粒的一第一表面电性连接至一基板；
(c)形成一热介面材料于该背侧镀金属上，其中该热介面材料包含铟锌合金；
(d)将一散热片覆盖该半导体晶粒以接触该热介面材料；及
(e)进行回焊，以生成一第一介金属化合物及一第二介金属化合物，其中该第一介金属化合物位于该背侧镀金属及该热介面材料之间，且包含铟而不包含锌；该第二介金属化合物位于该热介面材料及该散热片之间，且包含铟而不包含锌。
10.如权利要求9的制造方法，其特征在于，步骤(c)中，该热介面材料的铟锌合金中锌的含量为5wt％至30wt％。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102121652 | 2013-06-19 | ||
| TW102121652A TWI529880B (zh) | 2013-06-19 | 2013-06-19 | 半導體元件，半導體封裝結構及其製造方法 |
| CN201310400313.1A CN103441109B (zh) | 2013-06-19 | 2013-09-05 | 半导体封装结构的制造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310400313.1A Division CN103441109B (zh) | 2013-06-19 | 2013-09-05 | 半导体封装结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105932004A CN105932004A (zh) | 2016-09-07 |
| CN105932004B true CN105932004B (zh) | 2019-03-15 |
Family
ID=49694797
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310400313.1A Active CN103441109B (zh) | 2013-06-19 | 2013-09-05 | 半导体封装结构的制造方法 |
| CN201610317373.0A Active CN105932004B (zh) | 2013-06-19 | 2013-09-05 | 半导体元件，半导体封装结构及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310400313.1A Active CN103441109B (zh) | 2013-06-19 | 2013-09-05 | 半导体封装结构的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (2) | CN103441109B (zh) |
| TW (1) | TWI529880B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356341A (zh) * | 2016-08-31 | 2017-01-25 | 华为技术有限公司 | 一种半导体装置及制造方法 |
| JP6641524B1 (ja) * | 2018-02-26 | 2020-02-05 | 新電元工業株式会社 | 半導体装置の製造方法 |
| CN110648987B (zh) * | 2019-10-11 | 2022-09-06 | 宁波施捷电子有限公司 | 一种界面导热材料层及其用途 |
| WO2021142766A1 (en) * | 2020-01-17 | 2021-07-22 | Tianjin Laird Technologies Limited | Systems for applying materials to components |
| CN112708400A (zh) * | 2020-12-17 | 2021-04-27 | 上海先方半导体有限公司 | 一种热界面材料及其制造方法 |
| TWI829986B (zh) * | 2020-12-28 | 2024-01-21 | 財團法人工業技術研究院 | 積層體及積層體的製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101420835A (zh) * | 2007-10-26 | 2009-04-29 | 财团法人工业技术研究院 | 低熔点合金热界面材料及其应用的散热模块 |
| CN102856273A (zh) * | 2012-09-06 | 2013-01-02 | 日月光半导体制造股份有限公司 | 具有散热片的半导体组装构造及其组装方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI237363B (en) * | 2003-12-31 | 2005-08-01 | Advanced Semiconductor Eng | Semiconductor package |
| US8030757B2 (en) * | 2007-06-29 | 2011-10-04 | Intel Corporation | Forming a semiconductor package including a thermal interface material |
| CN101315913A (zh) * | 2008-06-12 | 2008-12-03 | 上海芯光科技有限公司 | 一种轻质高导热效率的功率器的封装件 |
| CN102324409B (zh) * | 2011-10-11 | 2013-11-20 | 日月光半导体制造股份有限公司 | 具有散热结构的半导体封装及其制造方法 |
-
2013
- 2013-06-19 TW TW102121652A patent/TWI529880B/zh active
- 2013-09-05 CN CN201310400313.1A patent/CN103441109B/zh active Active
- 2013-09-05 CN CN201610317373.0A patent/CN105932004B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101420835A (zh) * | 2007-10-26 | 2009-04-29 | 财团法人工业技术研究院 | 低熔点合金热界面材料及其应用的散热模块 |
| CN102856273A (zh) * | 2012-09-06 | 2013-01-02 | 日月光半导体制造股份有限公司 | 具有散热片的半导体组装构造及其组装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105932004A (zh) | 2016-09-07 |
| CN103441109B (zh) | 2016-06-08 |
| TWI529880B (zh) | 2016-04-11 |
| CN103441109A (zh) | 2013-12-11 |
| TW201501257A (zh) | 2015-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105932004B (zh) | 半导体元件，半导体封装结构及其制造方法 | |
| CN102917835B (zh) | 接合材料、接合材料的制造方法以及接合结构的制造方法 | |
| TWI336512B (en) | Integrated circuit device incorporating metallurigacal bond to enhance thermal conduction to a heat sink | |
| JP6127833B2 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
| CN106663663B (zh) | 接合体及其制造方法、自带散热器的功率模块用基板及其制造方法、散热器及其制造方法 | |
| US10103035B2 (en) | Copper-ceramic bonded body and power module substrate | |
| US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JP2009147111A (ja) | 接合材、その製造方法および半導体装置 | |
| TW201145475A (en) | Reliability enhancement of metal thermal interface | |
| CN107546131A (zh) | 一种用于封装电子组件的金属外壳的制作方法 | |
| CN107427954A (zh) | 接合体的制造方法、自带散热器的功率模块用基板的制造方法及散热器的制造方法 | |
| Jee et al. | Zinc and tin-zinc via-filling for the formation of through-silicon vias in a system-in-package | |
| JP2009129983A (ja) | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
| US20190096743A1 (en) | Barrier for preventing eutectic break-through in through-substrate vias | |
| JP2012119609A (ja) | 半導体素子の接合構造体および半導体素子の接合構造体の製造方法 | |
| WO2017019385A1 (en) | Low-temperature bonding with spaced nanorods and eutectic alloys | |
| JP5723225B2 (ja) | 接合構造体 | |
| CN104979319B (zh) | 一种实现3d封装芯片互连的记忆焊点 | |
| US20110281136A1 (en) | Copper-manganese bonding structure for electronic packages | |
| TW200941637A (en) | Substrate structure and manufacturing method thereof | |
| CN112951786A (zh) | 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法 | |
| TWI555125B (zh) | 功率模組封裝體的製造方法 | |
| JP2015123485A (ja) | 接合方法および電力用半導体装置 | |
| JP6931869B2 (ja) | 半導体装置 | |
| TW200735292A (en) | Structure and method for packaging a semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |