CN105895628B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105895628B
CN105895628B CN201510243838.8A CN201510243838A CN105895628B CN 105895628 B CN105895628 B CN 105895628B CN 201510243838 A CN201510243838 A CN 201510243838A CN 105895628 B CN105895628 B CN 105895628B
Authority
CN
China
Prior art keywords
transistor
load current
sensor
area
transistor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510243838.8A
Other languages
English (en)
Other versions
CN105895628A (zh
Inventor
S·德克尔
R·伊玲
M·内尔希贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN201910305470.1A priority Critical patent/CN110265390B/zh
Publication of CN105895628A publication Critical patent/CN105895628A/zh
Application granted granted Critical
Publication of CN105895628B publication Critical patent/CN105895628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件，包括具有第一表面和与第一表面相对的第二表面的半导体本体。半导体本体包括负载电流部件和传感器部件，负载电流部件包括负载电流晶体管区域，并且传感器部件包括传感器晶体管区域。传感器晶体管区域包括第一晶体管区域部分和第三晶体管区域部分，第一晶体管区域部分和第三晶体管区域部分与在第一晶体管区域部分和第三晶体管区域部分之间的第二晶体管区域部分不同点在于在第二晶体管区域部分中不存在传感器晶体管区域元件。该不存在的传感器晶体管区域元件将第二晶体管区域部分与第一晶体管区域部分和第三晶体管区域部分的并联连接电断开。

Description

半导体器件
技术领域
本公开涉及半导体应用领域，更具体地涉及半导体器件。
背景技术
半导体应用中的关键部件是固态开关。作为示例，开关将汽车应用或者工业应用的负载接通和关断。固态开关通常包括例如场效应晶体管(FET)，像金属氧化物半导体FET(MOSFET)或者绝缘栅双极型晶体管(IGBT)。
为了实现自保护MOS功率开关，尤其常规的是集成电流传感器。电流传感器可以被实现为小的传感器晶体管，其提供与流过负载晶体管的负载电流成比例的电流。传感器晶体管显著更小，例如，比负载晶体管小1000-10000的因子，并且流过传感器晶体管的传感器电流理想地比流过负载晶体管的负载电流小两个晶体管(即，负载晶体管和传感器晶体管)的有源区域的几何比例。
在操作状态中，由于负载电流部件和传感器部件的不同的冷却性能，负载电流和传感器电流可以导致器件内的局部温度的不同的增加。传感器部件内的温度的过度增加可以导致传感器部件的退化。
因此，期望改善集成在负载电流部件中的传感器部件的操作特性。
发明内容
根据半导体器件的一个实施例，一种半导体器件包括具有第一表面和与第一表面相对的第二表面的半导体本体。半导体本体包括负载电流部件和传感器部件，负载电流部件包括负载电流晶体管区域，并且传感器部件包括传感器晶体管区域。传感器晶体管区域包括第一晶体管区域部分和第三晶体管区域部分，第一晶体管区域部分和第三晶体管区域部分与在第一晶体管区域部分和第三晶体管区域部分之间的第二晶体管区域部分不同，不同点在于在第二晶体管区域部分中不存在传感器晶体管区域元件。不存在的传感器晶体管区域元件将第二晶体管区域部分从第一晶体管区域部分和第三晶体管区域部分的并联连接电断开。
根据半导体器件的另一实施例，半导体器件包括具有第一表面和与第一表面相对的第二表面的半导体本体。半导体本体包括负载电流部件和传感器部件，负载电流部件包括负载电流晶体管区域，并且传感器部件包括传感器晶体管区域。负载电流晶体管区域和传感器晶体管区域共享相同的晶体管单元构造。负载电流晶体管区域包括第一晶体管区域部分和第二晶体管区域部分，并且传感器晶体管区域包括第三晶体管区域部分。第一晶体管区域部分和第三晶体管区域部分与在第一晶体管区域部分和第三晶体管区域部分之间的第二晶体管区域部分的不同点在于，在第二晶体管区域部分中不存在负载电流晶体管区域元件。不存在的负载电流晶体管区域元件将第二晶体管区域部分从第一晶体管区域部分和第二晶体管区域部分的并联连接电断开。
在阅读以下详细描述并且查看附图之后，本领域技术人员将认识到附加的特征和优势。
附图说明
附图被包括以提供对本发明的进一步的理解，并且被并入和构成说明书的一部分。附图图示了本发明的实施例，并且与描述一起用于解释本发明的原理。本发明的其他实施例和很多预期的优势将被容易地领会，因为通过参考以下详细描述，它们变得更好理解。附图的元件不一定相对于彼此成比例。同样的附图标记表示对应的相似部分。
图1是包括对根据一个实施例的半导体器件的一部分的示意图示的示意性平面图。
图2是包括对根据另一实施例的半导体器件的一部分的示意图示的示意性平面图。
图3是根据图1的实施例的半导体器件的一部分的示意性平面图。
图4A是根据一个实施例的沿着图3、图6的截平面A-A’截取的半导体器件的一部分的示意性截面图。
图4B是根据一个实施例的沿着图3、图6的截平面B-B’截取的半导体器件的一部分的示意性截面图。
图5A至图5C是根据不同的实施例的沿着图3的截平面C-C’截取的半导体器件的一部分的示意性截面图。
图6是根据图2的实施例的半导体器件的一部分的示意性平面图。
图7A至图7C是根据不同的实施例的沿着图6的截平面D-D’截取的半导体器件的一部分的示意性截面图。
具体实施方式
在以下详细描述中，参考附图，附图形成其一部分，并且在附图中，通过图示的方式示出了可以实践本发明的特定实施例。应当理解，其他实施例可以被利用，并且可以在不脱离本发明的范围的情况下进行结构和逻辑的变化。例如，针对一个实施例图示或者描述的特征可以被使用在其他实施例上或者与其他实施例相结合以获得进一步的实施例。本发明旨在包括这样的修改和变化。示例使用特定语言被描述，该语言不应当被解释为限制所附权利要求的范围。附图不一定成比例并且仅用于说明的目的。为了清楚起见，如果未另外说明，则对应的元件在不同附图中由相同的附图标记标示。
术语“具有”、“含有”、“包含”、“包括”等是开放式的，并且该术语指示所陈述的结构、元件或者特征的存在，但不排除附加的元件或者特征。
术语“依次”、“连续地”等指示元件的松散的排序，并不排除附加的元件被放置在有序元件之间。
冠词“一”、“一个”和“该”旨在包括单数和复数，除非上下文另外清楚地指出。
在本说明书中，n型或者n掺杂可以指代第一导电类型，而p型或者p掺杂被称为第二导电类型。半导体器件可以被形成有相反的掺杂关系，使得第一导电类型可以是p掺杂并且第二导电类型可以是n掺杂。此外，一些符号通过靠近掺杂类型指示“-”或者“+”来说明相对掺杂浓度。例如，“n-”意指比“n”掺杂区域的掺杂浓度更小的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更大的掺杂浓度。然而，指示相对掺杂浓度并不意指相同的相对掺杂浓度的掺杂区域具有相同的绝对掺杂浓度，除非另外声明。例如，两个不同的n+区域可以具有不同的绝对掺杂浓度。这同样适用于例如n+和p+区域。假设第二导电类型是互补型的，则第一导电类型可以是n型或者p型的。
术语“电连接”描述电连接元件之间的永久低欧姆连接，例如，所考虑的元件之间的直接接触，或者经由金属和/或高掺杂半导体的低欧姆连接。
应当理解，本文所描述的各个实施例的特征可以与彼此结合，除非另外明确说明。
图1是包括对根据一个实施例的半导体器件100的一部分的示意图示的示意性平面图。半导体器件100包括具有第一表面201和与第一表面201相对的第二表面202(例如，如图4A所示)的半导体本体200。半导体本体200包括负载电流部件300和传感器部件400，负载电流部件300包括负载电流晶体管区域310，并且传感器部件400包括传感器晶体管区域410。传感器晶体管区域410包括第一晶体管区域部分450、第二晶体管区域部分460和第三晶体管区域部分470。第一晶体管区域部分450和第三晶体管区域部分470与在第一晶体管区域部分450和第三晶体管区域部分470之间的第二晶体管区域部分460的不同点在于，在第二晶体管区域部分460中不存在传感器晶体管区域元件480。不存在的传感器晶体管区域元件480将第二晶体管区域部分460从第一晶体管区域部分450和第三晶体管区域部分470的并联连接电断开。
传感器晶体管区域元件480可以是传感器晶体管区域410的源极区域。在另一实施例中，传感器晶体管区域元件480可以是在传感器晶体管区域410的源极区域上的电接触结构。如从示意电路图可以看出的，导致第二晶体管区域部分400从第一晶体管区域部分450和第三晶体管区域部分470的并联连接断开的、围绕示意晶体管符号的虚线内的任何晶体管元件可以用作传感器晶体管区域元件480。
在图1中示出的实施例中，传感器晶体管区域410至少部分地由负载电流晶体管区域310围绕。传感器晶体管区域410也可以被布置在负载电流晶体管区域310的四侧中的一侧或者多侧的边界部分处。第一至第三晶体管区域部分450至470可以沿着第一横向方向x被布置。在这种情况下，第一和第三晶体管区域部分450、470的源极区域可以通过导电线482电耦合，导电线482沿着第一方向x延伸。在图1中示出的示意电路中，第一至第三晶体管区域部分450至470中的晶体管通过电耦合到源极端子S的公共源极线、导电线482而并联连接。第一至第三晶体管区域部分450至470中的晶体管经由电流路径484被连接到公共漏极端子D。第一至第三晶体管区域部分450至470中的晶体管由电耦合到栅极端子G的公共栅极线486控制。通过半导体器件100的电流的方向可以与第一横向方向x和第二横向方向y垂直，即垂直于第一表面201。
图2是包括对根据另一实施例的半导体器件100的一部分的示意图示的示意性平面图。在该实施例中，负载电流晶体管区域310和传感器晶体管区域410共享相同的晶体管单元构造。负载电流晶体管区域310包括第一晶体管区域部分350和第二晶体管区域部分360。传感器晶体管区域包括第三晶体管区域部分470。第一晶体管区域部分350和第三晶体管区域部分470与在第一晶体管区域部分350和第三晶体管区域部分470之间的第二晶体管区域部分360的不同点在于，在第二晶体管区域部分360中不存在负载电流晶体管区域元件490。在第二晶体管区域部分360中不存在的负载电流晶体管区域元件490将第二晶体管区域部分360从第一晶体管区域部分350和第二晶体管区域部分360的并联连接电断开。如从图2可以看出，传感器晶体管区域410的第三晶体管区域部分470中的晶体管通过与负载电流晶体管区域310的第一晶体管区域部分350和第二晶体管区域部分360的晶体管的源极线494靠近的分离的源极线492被连接到源极端子S。所有晶体管区域部分350、360、470的晶体管经由导电路径496被连接到公共漏极端子D。所有晶体管由连接到栅极端子G的公共栅极线498控制。
负载晶体管区域元件490可以是负载电流晶体管区域310的源极区域。在另一实施例中，负载电流晶体管区域元件490可以是在负载电流晶体管区域310的源极区域上的电接触结构。第一至第三晶体管区域部分350、360和370可以在第二横向方向y上被连续地布置。通过半导体器件100的电流可以在与第一和第二横向方向X、Y垂直的方向上被引导，其中公共漏极端子D可以被定位在半导体本体200的第二表面202处(例如，如图4A所示)。
由于图1中的传感器晶体管区域410内的第二晶体管区域部分460的去激活，或者图2中的负载电流晶体管区域310内的第二晶体管区域部分360的去激活，通过传感器部件400(图1)或者通过传感器部件400和负载电流部件300之间的过渡部分的电流密度可以被降低，由此抵消了例如由在传感器部件400和例如功率金属化之间缺失的电连接结构引起的、在传感器部件400和负载电流部件300之间的热耦合的失配。
图3是根据如图1所示的实施例的半导体器件100的一部分的示意性平面图。如从图3可以看出，传感器部件400包括传感器晶体管区域410，并且进一步包括非有源区域440，非有源区域440邻接包括第一至第三晶体管区域部分450至470的传感器晶体管区域410。非有源区域440与第一至第三晶体管区域部分450至470一起布置在第一横向方向x上。
在下文中，将关于图4A、关于图4B并且关于图5A至图5D详细地论述如图3的平面图中示出的半导体器件100的实施例，图4A是沿着截平面A-A’截取的图3的截面图的一个实施例，图4B是沿着截平面B-B’截取的图3的截面图的一个实施例，并且图5A至图5D是沿着图3的截平面C-C’的不同实施例的半导体器件100的部分的示意性截面图的一个实施例。
半导体器件100包括半导体本体200。半导体本体200包括半导体材料，例如，硅Si、碳化硅SiC、锗Ge、硅锗SiGe、氮化镓GaN或者砷化镓GaAs。半导体本体200可以包括具有在半导体衬底上的例如外延层的一个或者多个半导体层的半导体层结构。在所图示的部分之外，半导体本体200可以尤其包括例如其它掺杂和非掺杂部分、半导体层、绝缘和导电结构。
半导体本体200具有第一表面201和与第一表面201相对的第二表面202。第一表面201和第二表面202之间的距离被选择以实现特定电压阻挡性能，并且可以是至少50μm，例如至少175μm。其他实施例可以提供具有几百μm的厚度的半导体本体200。半导体本体200可以具有矩形形状，其中边缘长度在几毫米的范围。第一表面201和第二表面202的法线限定垂直方向，并且与法线方向垂直的方向是横向方向。
半导体器件100包括具有负载电流晶体管区域310的负载部件300和具有传感器晶体管区域410的传感器部件400。负载部件300和传感器部件400可以包括晶体管元件，例如，诸如IGBT(绝缘栅双极型晶体管)和IGFET(绝缘栅场效应晶体管)之类的晶体管单元，IGBT例如RC-IGBT(反向导通IGBT)、RB-IGBT(反向阻挡IGBT)，并且IGFET包括MOSFET(金属氧化物半导体场效应晶体管)。
在图4A中示出的实施例中，负载部件300包括在负载电流晶体管区域310内形成垂直IGFET的多个负载电流晶体管单元330。第一沟槽312在垂直方向上从第一表面201延伸到半导体本体200中。第一沟槽312在上部部分中形成有栅极电介质结构314，例如，邻近半导体本体的栅极氧化物结构。栅极电介质结构314合并到场电介质结构316(例如，在沟槽312的下部部分中的场氧化物结构)中。沟槽312由电极结构318填充。电极结构318在沟槽312的下部部分中用作场电极，并且在沟槽312的上部部分中用作用于控制负载电流晶体管单元330的沟道导电性的栅极电极。根据另一实施例，负载电流晶体管单元330可以包括栅极电极，但不包括场电极。根据又一实施例，负载电流晶体管单元330包括一个、两个、三个或者甚至更多的场电极。场电极可以通过电介质与彼此电隔离。场电极也可以被电耦合到相同的参考电压例如源极电势，或者被电耦合到不同的参考电压。
在每个负载电流晶体管单元330中，本体区320被附加地形成在相邻沟槽312之间的台面区中。在本体区320内，源极区322以邻近栅极电介质结构314的方式类似地被提供，源极区322远至半导体本体200的第一表面201。本体区320邻近漂移区324，漂移区324引导半导体本体200的第二表面202处的公共漏极区326与源极区322之间的受栅极控制的电流。第一沟槽312从第一表面201延伸通过本体区320到漂移区324中。源极区322、漂移区324和漏极区326是第一导电类型的，其中本体区320是第二导体类型的。在第二表面202上，漏极电极328可以被提供以电接触公共漏极区326。
传感器部件400包括多个传感器晶体管单元430，该多个传感器晶体管单元430在传感器晶体管区域410内形成垂直IGFET。如从图4A可以看出，负载电流晶体管单元330和传感器晶体管单元430的构造可以是相同的。详细地讲，关于如图4A所示的截面，在几何结构和构造方面，均包括栅极电介质结构414、场电介质结构416和电极结构418的第二沟槽412对应于均包括栅极电介质314、场电介质结构316和电极结构318的第一沟槽312。此外，传感器部件400的源极区422和本体区420的布置对应于负载电流部件300的源极区322和本体区320的布置。传感器部件400的漂移区424、漏极区域426和漏极电极328与负载电流部件300的漂移区324、漏极区326和漏极电极328是公共的。
因此，传感器晶体管区域410被集成到负载电流晶体管区域310中，而没有对晶体管单元布置的中断或者打断。此外，负载电流部件300的第一沟槽312和传感器部件400的传感器晶体管区域410的第二沟槽412共享相同的沟槽和台面尺寸。传感器晶体管区域410的源极区域422和负载电流晶体管区域310的源极区域322可以在半导体本体200的第一表面201处，其中公共漏极区域326、426可以在半导体本体200的第二表面202处。第一沟槽312和第二沟槽412均包括栅极电极(电极结构318)，其中栅极电极与彼此电耦合。因此，相同的栅极电势被分别地施加到第一沟槽312和第二沟槽214的栅极电极，包括在负载电流部件300和传感器部件400二者内的栅极电极。
如从图4A可以看出，第一隔离层500被形成在半导体本体200的第一表面201上。第一隔离层500上的第一布线层600包括负载电流接触结构610和传感器接触结构620，负载电流接触结构610被电耦合到负载电流晶体管区域310，并且传感器接触结构620被电耦合到传感器晶体管区域410。第二隔离层700被形成在第一布线层600上。在第二隔离层700上，第二布线层800与负载电流晶体管区域310和传感器晶体管区域410重叠。第二布线层800可以包括适于导通从半导体器件表面到第一布线层600的高电流的功率金属化，第一布线层600可以将电流分布到源极区322。第二布线层800借助于包括延伸通过第二绝缘层700的过孔810的电连接结构，被电耦合到负载电流接触结构610。第二布线层800与传感器接触结构620电绝缘，从而允许流过传感器部件400的电流关于负载电流部件300的分开测量。根据一个实施例，过孔810在横向平面方向x、y上可以具有矩形形式或者圆形形式。过孔810的直径可以在2μm至5μm的范围中。过孔810在横向平面x、y中可以具有方形形式并且可以具有2μm至5μm的范围的边长。
电接触结构625将传感器接触结构620与传感器晶体管区域410的源极区422电连接。电接触结构625延伸通过第一隔离层500。进一步的电接触结构615将负载电流接触结构610与负载电流晶体管区域310的源极区322电连接。进一步的电接触结构615也被延伸通过第一隔离层500。电接触结构625和进一步的电接触结构615可以被形成为过孔、栓塞或者形成为沿着横向方向(例如，沿着第一横向方向x)延伸的接触线。
如图4A所示，负载电流部件300的源极区322(和传感器部件400的源极区422)可以被形成为嵌在本体区320(或者420)内的条带并且在图3的第一横向方向x上(即，垂直于图4A的绘制平面)延伸。到源极区和本体区322、422、320、420的电接触可以从顶侧提供到源极区322、422和本体区320、420之间。可选的高掺杂本体接触区域可以被提供用于降低接触电阻。以同样的方式，第一沟槽312(和第二沟槽412)也可以在图3的第一横向方向x上延伸，其中相应的源极区322(或者422)直接地邻近第一沟槽312(或者第二沟槽412)。
在另一实施例中，源极区322(或者422)与本体区320(或者420)的本体接触区域沿着图3的第一横向方向x交替地布置。此外，可选的高掺杂本体接触区域可以被提供在本体接触区域中，用于降低接触电阻。
在又一个实施例中，第一沟槽312(或者第二沟槽412)之间的源极区可以被布置在本体区320(或者420)上，其中本体区320(或者420)可以经由延伸通过源极区的接触凹槽被接触，由此形成到源极区的横向电接触。
负载电流接触结构610和传感器电流接触结构620可以包括沿着图3的第一横向方向x平行地延伸的导电线。根据图4A的实施例，一个导电线610(或者620)经由两个电接触结构615(或者625)与两个晶体管单元330(或者430)连接。然而，也可以通过负载电流接触结构610(或者620)的一个导电线将三个晶体管单元330(或者430)或者更多晶体管单元电耦合在一起。此外，只有一个晶体管单元330(或者430)可以通过负载电流接触结构610(或者620)的一个导电线被单独地接触。
第一布线层600和第二布线层800可以由铝Al、铜Cu或者铝或铜的合金(例如，AlSi、AlCu或者AlSiCu)构成，或者包含铝Al、铜Cu或者铝或铜的合金(例如，AlSi、AlCu或者AlSiCu)作为主要成分。根据其他实施例，第一布线层600和第二布线层800可以包含一个、两个、三个或者更多子层，每个子层包含镍Ni、钛Ti、银Ag、金Au、钨W、铂Pt和钯Pd中的至少一种作为主要成分。例如，子层可以包含含Ni、Ti、Ag、Au、W、Pt和/或Pd的金属合金或者金属氮化物。
第一隔离层500和第二隔离层700可以包括适于隔离半导体本体200与第一布线层600或者隔离第一布线层600与第二布线层800的任何电介质或者电介质的组合。第一隔离层500和第二层700可以包括例如氧化物、氮化物、氮氧化物、高k材料、酰亚胺、绝缘树脂或者诸如正硅酸四乙酯(TEOS/非掺杂硅酸盐玻璃(USG))或者磷硅酸玻璃(PSG)或者硼磷硅酸盐玻璃(BPSG)之类的玻璃中的一个或者任何组合。
如从图4B可以看出，传感器电流接触结构620通过传感器部件400的非有源区域440内的第一隔离层500而与半导体本体200隔离。非有源区域440被提供以将传感器接触结构620引导到半导体器件100的边界部分，使得传感器部分400的接触能够与负载电流部件300分离。由于不存在过孔810引起的传感器电流接触结构620到第二布线层800的缺失的连接，由于降低的散热，可以导致传感器部件400中的与负载电流部件300相比增加的温度。
在下文中，将基于示出不同实施例的图5A至图5C讨论沿着图3的截平面C-C’截取的半导体器件的部分的示意性截面图。如从图3可以看出，截平面C-C’穿过传感器晶体管区域410的去激活区域，即，第二晶体管区域部分460，其从传感器晶体管区域410的有源区域(即，第一晶体管区域部分450和第三晶体管区域部分470)的并联连接断开。
如从图5A可以看出，在传感器晶体管区域410的第二晶体管区域部分460内的源极区422不存在，这可以从图4A中的示意性截面图(描绘了第一晶体管区域部分450或者第三晶体管区域部分470)和图5A的截面图(描绘了第二晶体管区域部分460)的对比中看出。因此，图1的传感器晶体管区域元件480是包括半导体本体200的第一表面201处的传感器晶体管区域410的源极区422的源极区域。由于不存在源极区422，防止电流从传感器接触结构620经由电接触结构625到半导体本体200中到漏极区域426。因此，由于不存在作为包括传感器晶体管区域410的源极区422的源极区域的传感器晶体管区域元件480，第二晶体管区域部分460从第一晶体管区域部分450和第三晶体管区域部分470的并联连接电断开。
图5B是根据另一实施例的沿着图3的截平面C-C’的半导体器件100的部分的示意性截面图。图5B的实施例的与图5A的实施例的特征相似的那些特征将不再次描述，并且参考上文给出的细节。
如从图5B可以看出，在第二晶体管区域部分460内不存在的传感器晶体管区域元件480是将传感器接触结构620与包括传感器晶体管区域410的源极区422的源极区域电连接的电接触结构625。由于由第一隔离层500的隔离引起的源极区422与传感器接触结构620缺失的电接触，没有电流流过第二晶体管区域部分460，从而导致第二晶体管区域部分460从第一晶体管区域部分450和第三晶体管区域部分470的并联连接电断开。
如图5C所示，不存在的传感器晶体管区域元件480也可以是直接地毗邻第一表面201和源极区域422的电接触结构425的一部分。在图5C的实施例中，电接触结构625的这个部分由位于第一隔离层500内的中间隔离层510代替。
图6是根据图2的实施例的半导体器件100的部分的示意性平面图。图6的实施例的与图3的实施例的特征类似的那些特征将不会再次描述，并且参考上文给出的细节。详细地讲，沿着图6的截平面A-A’和沿着截平面B-B’截取的半导体器件100的部分的截面图与图3的对应的截面图可比，并且已经关于图4A和图4B进行讨论。因此，下文中将只讨论沿着截平面D-D’的截面图。
图7A至图7C示出了根据不同的实施例的沿着图6的截平面D-D’截取的半导体器件100的部分的截面图。
如图7A所示，在负载电流晶体管区域310的第二晶体管区域部分360中不存在源极区322。因此，没有电流从第二布线层800流过过孔810到进一步的电接触结构615到半导体本体200中。不存在的负载电流晶体管区域元件490因此是包括半导体本体200的第一表面201处的负载电流晶体管区域310的源极区322的源极区域。第二晶体管区域部分350因此从第一晶体管区域部分350和第二晶体管区域部分360的并联连接电断开。如从图7A可以看出，负载电流晶体管区域310的所有晶体管单元330借助于连接到第二布线层800的过孔810并联连接，第二布线层800覆盖整个负载电流晶体管区域310。因此，第二晶体管区域部分360不仅从第一晶体管区域部分350和第二晶体管区域部分360的并联连接电断开，而且从除了第二晶体管区域部分360外的负载电流晶体管区域310的所有剩余部分的并联连接电断开。
图7B是根据另一实施例的沿着图6的截平面D-D’截取的半导体器件100的部分的示意性截面图。与图7A的实施例的特征类似的图7B的实施例的那些特征将不再描述，并且参考上文给出的细节。如从图7B可以看出，不存在的负载电流晶体管区域元件490是将负载电流接触结构610与包括负载电流晶体管区域310的源极区322的源极区域电连接的进一步的电接触结构615。
在如图7C所示的另一实施例中，在第一晶体管区域部分350和第三晶体管区域部分470之间的第二晶体管区域部分360中不提供过孔810。在第二晶体管区域360中不存在的负载电流晶体管区域元件490是将第二布线层800与负载电流接触结构610电连接的电连接结构(过孔810)，其延伸通过第二隔离层700。根据该实施例，负载电流接触结构610可以仅借助于过孔810和第二布线层800并联电连接，而不具有负载电流接触结构610的导电线之间的任何电耦合。不存在的过孔810导致第二晶体管区域部分360从第一晶体管区域部分350和第二晶体管区域部分470的并联连接的电断开。因为没有电流流过与传感器部件400的第二晶体管区域410直接邻接的第二晶体管区域360，因此传感器部件400的温度的增加可以被降低。虽然本文已经图示和描述了特定实施例，但是本领域技术人员将领会的是，在不脱离本发明的范围的情况下，各种备选和/或等价实施方式可以替代示出和描述的特定实施例。本申请旨在涵盖本文所描述的特定实施例的任何改编或者变化。因此，本发明旨在仅由权利要求及其等价方案限制。

Claims (20)

1.一种半导体器件，包括具有第一表面和与所述第一表面相对的第二表面的半导体本体，所述半导体本体包括：
负载电流部件，包括负载电流晶体管区域；以及
传感器部件，包括传感器晶体管区域，其中所述传感器部件被配置成使得流过所述传感器部件的传感器电流小于流过所述负载电流部件的负载电流；
其中所述传感器晶体管区域包括第一晶体管区域部分和第三晶体管区域部分，所述第一晶体管区域部分和所述第三晶体管区域部分与在所述第一晶体管区域部分和所述第三晶体管区域部分之间的第二晶体管区域部分的不同点在于在所述第二晶体管区域部分中不存在传感器晶体管区域元件，所述不存在的传感器晶体管区域元件将所述第二晶体管区域部分从所述第一晶体管区域部分和所述第三晶体管区域部分的并联连接电断开，其中所述第一晶体管区域部分、所述第二晶体管区域部分和所述第三晶体管区域部分分别具有本体区。
2.如权利要求1所述的半导体器件，其中所述传感器晶体管区域元件是所述传感器晶体管区域的源极区域。
3.如权利要求1所述的半导体器件，其中所述传感器晶体管区域元件是所述传感器晶体管区域的源极区域上的电接触结构。
4.如前述权利要求中任一项所述的半导体器件，其中所述第一至第三晶体管区域部分沿着第一横向方向被布置，所述第一晶体管区域部分和所述第三晶体管区域部分的源极区域通过沿着所述第一横向方向延伸的导电线进行电耦合。
5.如权利要求1所述的半导体器件，进一步包括：
第一隔离层，在所述半导体本体的所述第一表面上，
第一布线层，在所述第一隔离层上，所述第一布线层包括负载电流接触结构和传感器接触结构，所述负载电流接触结构被电耦合到所述负载电流晶体管区域，并且所述传感器接触结构被电耦合到所述传感器晶体管区域；
第二隔离层，在所述第一布线层上；以及
第二布线层，在所述第二隔离层上，与所述负载电流晶体管区域和所述传感器晶体管区域重叠，所述第二布线层被电耦合到所述负载电流接触结构并且与所述传感器接触结构隔离。
6.如权利要求5所述的半导体器件，其中所述负载电流接触结构和所述传感器电流接触结构包括平行延伸的导电线。
7.如权利要求5或者6中任一项所述的半导体器件，其中所述传感器晶体管区域元件是所述半导体本体的所述第一表面处的所述传感器晶体管区域的源极区域。
8.如权利要求5或者6中任一项所述的半导体器件，其中所述传感器晶体管区域元件是电接触结构，所述电接触结构将所述传感器接触结构与所述传感器晶体管区域的源极区域电连接，所述接触延伸通过所述第一隔离层。
9.如权利要求1-3、5和6中任一项所述的半导体器件，其中所述传感器晶体管区域的源极区域和所述负载电流晶体管区域的源极区域在所述第一表面处，并且公共漏极区域在所述半导体本体的所述第二表面处。
10.如权利要求9所述的半导体器件，其中所述负载电流部件包括第一沟槽，并且所述传感器部件包括第二沟槽，所述第一沟槽和所述第二沟槽均包括栅极电极，所述栅极电极与彼此电耦合。
11.一种半导体器件，包括具有第一表面和与所述第一表面相对的第二表面的半导体本体，所述半导体本体包括：
负载电流部件，包括负载电流晶体管区域；以及
传感器部件，包括传感器晶体管区域，其中所述传感器部件被配置成使得流过所述传感器部件的传感器电流小于流过所述负载电流部件的负载电流；
其中所述负载电流晶体管区域和所述传感器晶体管区域共享相同的晶体管单元构造，并且
其中所述负载电流晶体管区域包括第一晶体管区域部分和第二晶体管区域部分，并且所述传感器晶体管区域包括第三晶体管区域部分，在所述第一晶体管区域部分和所述第三晶体管区域部分之间的所述第二晶体管区域部分与所述第一晶体管区域部分和所述第三晶体管区域部分的不同点在于在所述第二晶体管区域部分中不存在负载电流晶体管区域元件，所述不存在的负载电流晶体管区域元件将所述第二晶体管区域部分从所述第一晶体管区域部分和所述第二晶体管区域部分的并联连接电断开。
12.如权利要求11所述的半导体器件，其中所述负载电流晶体管区域元件是所述负载电流晶体管区域的源极区域。
13.如权利要求11所述的半导体器件，其中所述负载电流晶体管区域元件是所述负载电流晶体管区域的源极区域上的电接触结构。
14.如权利要求11所述的半导体器件，进一步包括：
第一隔离层，在所述半导体本体的所述第一表面上，
第一布线层，在所述第一隔离层上，所述第一布线层包括负载电流接触结构和传感器接触结构，所述负载电流接触结构被电耦合到所述负载电流晶体管区域，并且所述传感器接触结构被电耦合到所述传感器晶体管区域；
第二隔离层，在所述第一布线层上；以及
第二布线层，在所述第二隔离层上，与所述负载电流晶体管区域和所述传感器晶体管区域重叠，所述第二布线层被电耦合到所述负载电流接触结构并且与所述传感器接触结构隔离。
15.如权利要求14所述的半导体器件，其中所述负载电流接触结构和所述传感器电流接触结构包括平行延伸的导电线。
16.如权利要求14和15中任一项所述的半导体器件，其中所述负载电流晶体管区域元件是所述半导体本体的所述第一表面处的所述负载电流晶体管区域的源极区域。
17.如权利要求14和15中任一项所述的半导体器件，其中所述负载电流晶体管区域元件是电接触结构，所述电接触结构将所述负载电流接触结构与所述负载电流晶体管区域的源极区域电连接，所述接触延伸通过所述第一隔离层。
18.如权利要求14所述的半导体器件，其中所述负载电流晶体管区域元件是电连接结构，所述电连接结构将所述第二布线层与所述负载电流接触结构电连接，所述接触延伸通过所述第二隔离层。
19.如权利要求11-15和18中任一项所述的半导体器件，其中所述传感器晶体管区域的源极区域和所述负载电流晶体管区域的源极区域在所述第一表面处，并且公共漏极区域在所述半导体本体的所述第二表面处。
20.如权利要求19所述的半导体器件，其中所述负载电流部件包括第一沟槽，并且所述传感器部件包括第二沟槽，所述第一沟槽和所述第二沟槽均包括栅极电极，所述栅极电极与彼此电耦合。
CN201510243838.8A 2014-05-14 2015-05-13 半导体器件 Active CN105895628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910305470.1A CN110265390B (zh) 2014-05-14 2015-05-13 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014106825.4 2014-05-14
DE102014106825.4A DE102014106825B4 (de) 2014-05-14 2014-05-14 Halbleitervorrichtung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910305470.1A Division CN110265390B (zh) 2014-05-14 2015-05-13 半导体器件

Publications (2)

Publication Number Publication Date
CN105895628A CN105895628A (zh) 2016-08-24
CN105895628B true CN105895628B (zh) 2019-05-14

Family

ID=54361519

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510243838.8A Active CN105895628B (zh) 2014-05-14 2015-05-13 半导体器件
CN201910305470.1A Active CN110265390B (zh) 2014-05-14 2015-05-13 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910305470.1A Active CN110265390B (zh) 2014-05-14 2015-05-13 半导体器件

Country Status (3)

Country Link
US (2) US10249612B2 (zh)
CN (2) CN105895628B (zh)
DE (1) DE102014106825B4 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3183753A4 (en) 2014-08-19 2018-01-10 Vishay-Siliconix Electronic circuit
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN109314139B (zh) * 2016-09-20 2022-04-15 富士电机株式会社 半导体装置和半导体装置的制造方法
CN106816437A (zh) * 2017-03-06 2017-06-09 北京世纪金光半导体有限公司 一种集成电流传感器的SiC晶体管器件及其制备方法
IT201700046614A1 (it) * 2017-04-28 2018-10-28 St Microelectronics Srl Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione
EP3719848A1 (en) * 2019-04-03 2020-10-07 Infineon Technologies Dresden GmbH & Co . KG Semiconductor device
JP7310356B2 (ja) * 2019-06-27 2023-07-19 富士電機株式会社 半導体装置
CN112817142B (zh) * 2020-12-31 2023-05-16 歌尔股份有限公司 Mems扫描镜
JP7253674B2 (ja) * 2021-03-29 2023-04-06 ヌヴォトンテクノロジージャパン株式会社 半導体装置、電池保護回路、および、パワーマネージメント回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
CN103367359A (zh) * 2012-04-06 2013-10-23 英飞凌科技股份有限公司 包括功率晶体管单元和连接线的集成电路
CN103545349A (zh) * 2012-07-14 2014-01-29 英飞凌科技股份有限公司 感测晶体管单元嵌入的电流感测晶体管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE202004021424U1 (de) 2003-12-30 2008-01-03 Fairchild Semiconductor Corp. Leistungshalbleitervorrichtungen
JP5109403B2 (ja) * 2007-02-22 2012-12-26 富士通セミコンダクター株式会社 半導体記憶装置およびその製造方法
JP2008218564A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 半導体装置
JP5453903B2 (ja) 2009-04-28 2014-03-26 富士電機株式会社 ワイドバンドギャップ半導体装置
US8207580B2 (en) 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
US8598655B1 (en) * 2012-08-03 2013-12-03 Infineon Technologies Dresden Gmbh Semiconductor device and method for manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
CN103367359A (zh) * 2012-04-06 2013-10-23 英飞凌科技股份有限公司 包括功率晶体管单元和连接线的集成电路
CN103545349A (zh) * 2012-07-14 2014-01-29 英飞凌科技股份有限公司 感测晶体管单元嵌入的电流感测晶体管

Also Published As

Publication number Publication date
US20150333060A1 (en) 2015-11-19
CN110265390B (zh) 2022-12-30
US10249612B2 (en) 2019-04-02
US20190157258A1 (en) 2019-05-23
DE102014106825B4 (de) 2019-06-27
CN105895628A (zh) 2016-08-24
DE102014106825A1 (de) 2015-11-19
US10396067B2 (en) 2019-08-27
CN110265390A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
CN105895628B (zh) 半导体器件
CN105428359B (zh) 具有电流传感器的半导体器件
CN105390484B (zh) 具有负载电流汇流导轨的低电感的电路装置
EP2881988B1 (en) Semiconductor device
CN102569361B (zh) 管芯封装
US9406668B2 (en) Power semiconductor element
US9728529B2 (en) Semiconductor device with electrostatic discharge protection structure
CN103367359B (zh) 包括功率晶体管单元和连接线的集成电路
JP2020098921A (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
CN110622320B (zh) 半导体装置
US20200126962A1 (en) Semiconductor device
JP2012064899A (ja) 半導体装置およびその製造方法
US9812411B2 (en) Semiconductor device, inverter circuit, and drive device
CN105609487A (zh) 半导体器件和绝缘栅双极晶体管
US9893015B2 (en) Semiconductor device
JP2018006360A (ja) 半導体装置
US11973065B2 (en) Semiconductor arrangements
JP2021168418A (ja) 半導体装置
CN108352381A (zh) 用于电动机的功率模块
US10199347B2 (en) Semiconductor device
JP2006156479A (ja) パワー半導体装置
CN106558579B (zh) 半导体装置
US20170200795A1 (en) Transistor Device with Segmented Contact Layer
US8853786B1 (en) Semiconductor device with switching and rectifier cells
CN109564918A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant