CN105428359B - 具有电流传感器的半导体器件 - Google Patents

具有电流传感器的半导体器件 Download PDF

Info

Publication number
CN105428359B
CN105428359B CN201510583954.4A CN201510583954A CN105428359B CN 105428359 B CN105428359 B CN 105428359B CN 201510583954 A CN201510583954 A CN 201510583954A CN 105428359 B CN105428359 B CN 105428359B
Authority
CN
China
Prior art keywords
semiconductor devices
field plate
source region
load transistor
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510583954.4A
Other languages
English (en)
Other versions
CN105428359A (zh
Inventor
M·胡茨勒
M·罗施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105428359A publication Critical patent/CN105428359A/zh
Application granted granted Critical
Publication of CN105428359B publication Critical patent/CN105428359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供了具有电流传感器的半导体器件。一种半导体器件包括半导体本体。半导体本体包括负载晶体管部分和传感器晶体管部分。负载晶体管部分的第一源极区域和传感器晶体管的第二源极区域彼此电分离。在公共栅极沟槽中的公共栅极电极从第一表面延伸至半导体本体中，其中公共栅极沟槽的第一部分在负载晶体管部分中，并且公共栅极沟槽的第二部分在传感器晶体管部分中。在场电极沟槽中的场电极从第一表面延伸至半导体本体中。场电极沟槽的平行于第一表面的最大尺寸小于场电极沟槽的深度。

Description

具有电流传感器的半导体器件
背景技术
在半导体应用中的关键部件是固态开关。作为示例，开关将汽车应用或工业应用的负载打开和关闭。固态开关通常包括，例如，场效应晶体管(FET)，像金属氧化物半导体FET(MOSFET)或绝缘栅双极型晶体管(IGBT)。
为了实现自我保护的功率开关，尤其常见的是集成电流传感器。电流传感器可以实现为小的传感器晶体管，其提供与流经负载晶体管的负载电流成比例的电流。传感器晶体管基本上更小，例如，比负载晶体管小1000-50000倍，并且流经传感器晶体管的传感器电流理想地按照两个晶体管(即负载晶体管和传感器晶体管)的有源区域的几何比例小于流经负载晶体管的负载电流。
流经负载晶体管电流和流经传感器晶体管的电流的实际比例可能取决于工艺变化以及像工作温度的工作环境。这是因为在感测晶体管和负载晶体管之间的部分公共使用的导通路径和部分分离的导通路径。因此期望提供一种半导体器件，其中降低了负载晶体管电流和传感器晶体管电流的实际比例与工艺变化和工作条件的相关性。
通过根据独立权利要求的教导实现上文目的。进一步的实施例在从属权利要求中限定。
发明内容
根据半导体器件的实施例，该半导体器件包括半导体本体。半导体本体包括负载晶体管部分和传感器晶体管部分。负载晶体管部分的第一源极区域和传感器晶体管的第二源极区域彼此电分离。在公共栅极沟槽中的公共栅极电极从第一表面延伸至半导体本体中，其中公共栅极沟槽的第一部分在负载晶体管部分中并且公共栅极沟槽的第二部分在传感器晶体管部分中。在场电极沟槽中的场电极从第一表面延伸至半导体本体中。场电极沟槽的平行于第一表面的最大尺寸比场电极沟槽的深度小。
本领域技术人员在阅读下面的详细描述和观看附图之后，将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的实施例的进一步理解，并且被并入本说明书并且组成本说明书的一部分。附图图示了本发明的实施例并且与描述一起用于解释原理。本发明的其他实施例以及预期的优点将容易地理解，因为通过参考下面详细的描述它们变得更好理解。附图的元件不一定相对于彼此成比例。同样的附图标记指定对应的相似部分。
图1A是根据实施例的半导体器件的一部分的示意平面图。
图1B是沿着图1A的截面平面G-G’截取的半导体器件的一部分的示意截面图。
图2A是根据另一实施例的半导体器件的一部分的示意平面图。
图2B是沿着图2A的截面平面A-A’截取的半导体器件的一部分的示意截面图。
图2C是沿着图2A的截面平面B-B’截取的半导体器件的一部分的示意截面图。
图3A是根据另一实施例的半导体器件的一部分的示意平面图。
图3B是沿着图3A的截面平面C-C’截取的半导体器件的一部分的示意截面图。
图3C是沿着图3A的截面平面D-D’截取的半导体器件的一部分的示意截面图。
图4A是根据另一实施例的半导体器件的一部分的示意平面图。
图4B是沿着图4A的截面平面E-E’截取的根据实施例的半导体器件的一部分的示意截面图。
图4C是沿着图4A的截面平面F-F’截取的根据实施例的半导体器件的一部分的示意截面图。
图4D是沿着图4A的截面平面E-E’截取的根据另一实施例的半导体器件的一部分的示意截面图。
图4E是沿着图4A的截面平面F-F’截取的根据另一实施例的半导体器件的一部分的示意截面图。
具体实施方式
在下面的详细描述中参考附图，附图形成其一部分并且其中通过图示的方式说明可以实践本发明的特定实施例。就这点而言，诸如“顶”、“底”、“前”、“后”、“在前”、“在后”等的方向性术语参考着被描述的附图的定向使用。由于本发明的实施例的部件可以按照许多不同的定向来定位，因此使用方向性术语是为了说明的目的而绝不是为了限制。应当理解可以采用其他实施例并且在不脱离由权利要求限定的范围的情况下可以做出结构或逻辑的改变。
如本文中使用的术语“具有”、“含有”、“包括”、“包含”等是指示陈述的元件或特征的存在但不排除附加的元件或特征的开放式术语。冠词“一”、“一个”和“该”意在包括单数和复数，除非上下文清楚地另外指明。
附图和描述通过在靠近掺杂类型“n”或“p”指示“-”或“+”来说明相对掺杂浓度。例如，“n-”意味着比“n”掺杂区域的掺杂浓度低的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域的掺杂浓度高的掺杂浓度。具有相同相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同“n”掺杂区域可以具有相同或不同的绝对掺杂浓度。在附图和描述中，为了更好的理解，掺杂部分经常指定为“p”或“n”掺杂。如清楚地理解的，该指定绝不意在限制。只要实现了描述的功能，掺杂类型可以是任意的。进一步地，在所有实施例中，掺杂类型可以反转。
如在该说明书中使用的，术语“耦合”和/或“电耦合”不是为了意味着元件必须直接地耦合在一起，可以在“耦合”或“电耦合”的元件之间提供中介元件。术语“电连接”意在描述在电连接在一起的元件之间的低欧姆电连接。
本说明书涉及掺杂半导体部分所利用的“第一”和“第二”导电类型的掺杂剂。第一导电类型可以是p型并且第二导电类型可以是n型，或者反之亦然。如一般已知的，取决于掺杂类型或源极区域和漏极区域的极性，MOSFET可以是n沟道MOSFET或p沟道MOSFET。例如，在n沟道MOSFET中，源极区域和漏极区域利用n型掺杂剂掺杂，并且电流方向是从漏极区域到源极区域。在p沟道MOSFET中，源极区域和漏极区域利用p型掺杂剂掺杂，并且电流方向是从源极区域到漏极区域。如应当清楚地理解的，在本说明书的上下文中，掺杂类型可以反转。如果使用方向性的语言描述特定的电流路径，应当理解该描述仅仅是为了指示路径而不是为了指示电流流动的极性，即晶体管是p沟道晶体管还是n沟道晶体管。附图可以包括极性敏感的部件，例如二极管。如应当清楚地理解的，这些极性敏感部件的特定布置是作为示例给出并且可以反转以实现描述的功能，取决于第一导电类型意指n型还是p型。
如在本说明书中使用的术语“横向的”和“水平的”意在描述平行于半导体衬底或半导体本体的第一表面的定向。例如，这可以是晶圆或裸片的表面。
如在本说明书中使用的术语“垂直的”意在描述与半导体衬底或半导体本体的第一表面垂直布置的定向。
在下面描述中使用的术语“晶圆”、“衬底”或“半导体本体”可以包括具有半导体表面的任何基于半导体的结构。晶圆和结构应当被理解成包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂或非掺杂的半导体、由基底半导体基础支持的硅的外延层以及其他半导体结构。半导体不需要是基于硅的。半导体也可以是锗硅、锗或砷化镓。根据其他实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。
应当理解，本文描述的各种实施例的特征可以与彼此组合，除非另外明确地指明。
图1A是根据实施例的半导体器件10的一部分的示意平面图。半导体器件10包括半导体本体100。半导体本体100包括负载晶体管部分400和传感器晶体管部分500。负载晶体管部分400的第一源极区域102和传感器晶体管部分500的第二源极区域104彼此电分离。在公共栅极沟槽108中的公共栅极电极106从第一表面100a延伸至半导体本体100中，其中公共栅极沟槽108的第一部分108a在负载晶体管部分400中并且公共栅极沟槽108的第二部分108b在传感器晶体管部分500中。如可以从图1B看到的，半导体本体100进一步包括在场电极沟槽中112中的、从第一表面100a延伸至半导体本体100中的场电极110。根据实施例，场电极沟槽112的平行于第一表面100a的最大尺寸小于场电极沟槽112的深度c。
图2A是根据另一实施例的半导体器件10的一部分的示意平面图。图2B和图2C是分别沿着图2A的截面平面A-A’和截面平面B-B’截取的半导体器件的一部分的示意截面图。
如可以从图2A到图2C所看到的，半导体器件10可以是包括晶体管元件的垂直半导体器件，晶体管单元是例如诸如IGBT(绝缘栅双极型晶体管)单元、例如RC-IGBT(反向导通IGBT)单元、RB-IGBT(反向阻断IGBT)单元和包括MOSFET(金属氧化物半导体场效应晶体管)单元的IGFET(绝缘栅场效应晶体管)单元。
半导体器件10包括半导体本体100。半导体本体100包括例如硅Si、碳化硅SiC、锗Ge、锗硅SiGe、氮化镓GaN或砷化镓GaAs的半导体材料。半导体本体100可以包括具有一个或多个半导体层(例如在半导体衬底上的外延层)的半导体层结构。在图示部分之外，半导体本体100可以尤其包括另外的掺杂和非掺杂部分、半导体层、绝缘和导电结构、包括例如结终端扩展(JTE)结构、横向变掺杂(VLD)结构、环结构、场板的边缘终端区域。
半导体本体100具有第一表面100a和与第一表面相对的第二表面100b。选择第一表面100a和第二表面100b之间的距离以实现特定电压阻断能力，并且该距离可以至少是30μm，例如至少100μm。在本文中，仅该距离的上部被用于电压阻断，剩余的是为了机械稳定性的原因。其他实施例可以提供具有几个100μm的厚度的半导体本体100。半导体本体100可以具有矩形形状，该矩形形状具有例如在几毫米范围内的边缘长度。第一表面100a和第二表面100b的法线定义了垂直方向，并且与法线方向正交的方向是横向方向。
从图2A和图2C可以进一步看出，多个栅极沟槽108布置在半导体本体100中，在平行于第一表面100a的第一方向x上延伸并且在第一表面100a俯视图中布置在条形结构中。进一步地，多个场电极沟槽112形成在半导体本体100中。栅极沟槽108和场电极沟槽112从半导体本体100的第一表面100a在方向z上朝向半导体本体100的第二表面100b延伸。
场电极沟槽112具有针形的空间闭合形状，并且局部地布置在栅极沟槽108之间。在第一表面100a的俯视图中，场电极沟槽112具有矩形形式，其中中心按照规则布置形成在规则栅格的格点处。在第一表面100a的俯视图中，场电极110和/或场电极沟槽112也可以具有圆形形状、多边形形状或者环形形状。在平行于半导体本体100的第一表面100a的截面图中，场电极110和/或场电极沟槽112可以具有环形、星形、六边形、菱形或任何其他合适的多边形形状。
场电极沟槽112在平行于主表面100a的第一方向x上具有尺寸a，并且在平行于主表面100a的第二方向y上具有尺寸b，其中第二方向y与第一方向x垂直。在图2A中所示的实施例中，平行于第一表面100a的场电极沟槽112的最大尺寸可以是在第一表面100a的俯视图中的矩形形状的场电极沟槽112的两个对角之间的对角线尺寸，在a等于b的情况下，对角线尺寸是√2*a。在圆形形状的场电极沟槽112的情况下，平行于第一表面100a的场电极沟槽112的最大尺寸可以是平行于第一表面100a的圆形形状的场电极沟槽112的直径。
根据实施例，平行于第一表面100a的场电极沟槽112的最大尺寸可以小于场电极沟槽112的深度c。场电极沟槽112的深度c是场电极沟槽112在垂直方向上的尺寸，即在垂直于第一方向x和第二方向y并且垂直于第一表面100a的第三方向z上的尺寸。场电极沟槽112可以具有在0.05到1的范围内的、平行于第一表面100a的最大尺寸与深度c的比例。另外，栅极沟槽108的深度可以小于场电极沟槽112的深度。取决于电压等级，场电极沟槽112可以具有0.1μm到7μm的平行于第一表面100a的最大尺寸并且可以具有0.5μm到30μm的深度。
在栅极沟槽108中形成栅极电极106，该栅极电极106也以条形的方式平行于第一表面100a延伸。栅极电极106通过栅极电介质114与半导体本体100绝缘。体区域116邻接栅极电介质114的表面，该栅极电介质114平行于第一表面100a在条形栅极沟槽108之间延伸。在朝向主表面100a的方向中，负载晶体管部分400中的第一源极区域102或传感器晶体管部分500中的第二源极区域104与体区域116相邻形成，也平行于主表面100a在条形栅极沟槽108之间延伸。体区域116是第一导电类型的，例如p型，而第一源极区域102和第二源极区域104是与第一导电类型相反的第二导电类型的，例如n型。
体区域116邻接漂移区域118，漂移区域118引导在第一源极区域102和第二源极区域104与在半导体本体100的第二表面100b处的公共漏极区120之间的栅极控制的电流。在图2A到图2C中所示的半导体器件10是包括在与第一表面100a相对的第二表面100b处的公共漏极120的垂直半导体器件。栅极沟槽108从第一表面100a延伸经过体区域116到漂移区118。漂移区118和漏极区120是与第一源极区域102和第二源极区域104相同的导电类型的，例如是第一导电类型的。在第二表面100b上，可以提供漏极电极122以电接触公共漏极区域120。
在场电极沟槽112中形成场电极110。场电极110借助于场电介质124与相邻的漂移区118绝缘。如例如在图2B和图2C中所示的，场电介质124可以被布置以完全地将场电极110与相邻的半导体本体100绝缘。根据另一实施例，场电介质124可以只布置在场电极沟槽112的下部中，并且场电极110的上部与相邻的半导体器件10的第一源极区域102或第二源极区域104接触。根据实施例，在栅极沟槽108中不存在诸如场电极110的任何场电极，并且在场电极沟槽112中不存在诸如栅极电极106的任何栅极电极。换句话说，根据该实施例，没有提供在场电极沟槽112的上部的附加的栅极结构，并且进一步地没有提供在栅极沟槽108内的栅极电极106下方并且连接到源极的例如多晶硅结构的场电极结构。垂直于第一方向x测量的栅极沟槽108的宽度可能小于垂直于第一方向x测量的场电极沟槽112的宽度。包括场电极沟槽的多个场电极沟槽112可以沿着第一方向x在两个相邻的栅极沟槽108之间布置。多个场电极沟槽112均可以具有与如关于图2A和图2B在上文描述的场电极沟槽112相同的结构。
由于场电极沟槽112的特定形状，每个场电极沟槽区域的半导体器件10的漂移区118的较大部分与条形板沟槽相比可以是电荷补偿的。这允许漂移区尺寸的增加并且因此允许导通状态阻抗的降低。更详细地，如在图2A中图示的，场电极110中的每个场电极可以关于布置成关于第一方向x和第二方向y相邻的半导体材料引起电荷补偿。
另一方面，场电极110中的每个场电极可以与例如源极端子的外部端子直接地接触，使得外部电势可以有效地施加到场电极110。
由于场电极沟槽112的设计，每个单个场电极的场电极110可以直接电耦合到源极板。这导致在所有场电极和源极板之间非常低的电阻性，即低欧姆连接。因此，由于可以降低或甚至避免局部发生的动态雪崩效应，所以器件可以以非常一致的方式开关。因此，可以降低或避免对器件的开关瞬变的负面影响。作为结果，可以实现更低的开关损耗和降低的与动态雪崩效应相关的损耗。与此同时，漏极源极电压过冲可以通过场电极材料的特定电阻来控制。
半导体器件10包括实施在传感器晶体管部分500中的电流传感器。传感器晶体管部分500具有与负载晶体管部分400相同的单元结构。因此，传感器晶体管部分500集成到负载晶体管部分400内而没有打断或干扰晶体管单元布置。此外，在负载晶体管部分400和传感器晶体管部分500中的栅极沟槽108和场电极沟槽112共享相同沟槽尺寸和台面尺寸。传感器晶体管部分500的有源区域具有与负载晶体管部分400的有源区域限定的比例，例如该比例可以在1000到50000的范围内。传感器晶体管部分500的晶体管单元和负载晶体管部分400的晶体管单元具有公共的漏极区域120。此外，为负载晶体管部分400中的晶体管单元和传感器晶体管部分500中的晶体管单元提供公共栅极电极106以在相应的部分400、500中施加相同的栅极电势。栅极沟槽108包括公共栅极沟槽108，其中公共栅极沟槽108的第一部分108a在负载晶体管部分400中并且公共栅极沟槽108的第二部分108b在传感器晶体管部分500中。如在图2A中所示，公共栅极沟槽108的第一部分108a和第二部分108b沿着第一方向x连续地布置。然而，也可以沿着第二方向y提供公共栅极沟槽108的第一部分108a和第二部分108b的分离。
负载晶体管部分400的第一源极区域102和传感器晶体管部分500的第二源极区域104与彼此电分离以提供负载晶体管部分400和传感器晶体管部分500的分离的电流路径。从传感器晶体管部分500的第二源极区域104流出的成比例降低的源极-漏极电流继而可以使用外部电路测量。
如可以从图2B和图2C看到的，隔离层200形成在半导体本体100的第一表面100a上。图案化的布线层300形成在第一表面100a上。如图2B和图2C所示，图案化的布线层300形成在隔离层200上。然而，图案化的布线层300也可以直接形成在第一表面100a上，其中在栅极沟槽108中的栅极电极106可以通过覆盖栅极电极106的电介质与图案化的布线层300隔离。
图案化的布线层300作为用于单独地接触负载晶体管部分400的第一源极区域102和传感器晶体管部分500的第二源极区域104的源极焊盘。因此，图案化的布线层300包括电连接到在负载晶体管部分400中的第一源极区域102的负载晶体管连接部分310以及电连接到在传感器晶体管部分500中的第二源极区域104的传感器晶体管连接部分320。如在图2B和图2C中所示的，图案化的布线层300包括堆叠金属层，堆叠金属层具有在第一表面100a上的隔离层200上的第一金属层330和在第一金属层330上的第二金属层340。图案化的布线层300的负载晶体管连接部分310通过电接触结构350连接到第一源极区域102、体区域116以及场电极110。电接触结构350延伸穿过在第一表面100a和图案化的布线层300之间的隔离层200。电接触结构350进一步延伸通过第一源极区域102至半导体本体100中以通过沟槽接触结构接触第一源极区域102和体区域116两者。电接触结构350可以是与第一金属层330相同的材料的。图案化的布线层300的传感器晶体管连接部分320通过穿过隔离层200的电接触结构350连接到第二源极区域104、体区域116以及场电极110。电接触结构350进一步延伸通过第二源极区域104到半导体本体100中以通过沟槽接触结构接触第一源极区域104和体区域116两者。
如图2A所示，图案化的布线层300进一步包括在负载晶体管部分400中的传感器晶体管互连部分360。传感器晶体管互连部分360电连接到传感器晶体管连接部分320并且与负载晶体管连接部分310和第一源极区域102电分离。传感器晶体管互连部分360可以是与传感器晶体管连接部分320一体形成的，和/或可以是与图案化的布线层300的传感器晶体管连接部分320相同的材料的。提供传感器晶体管互连部分360以将半导体器件10的传感器晶体管部分500与外部电路电连接以测量流过传感器晶体管部分500的电流。传感器晶体管互连部分360作为用于传感器晶体管部分500的供电线，其中在负载晶体管部分400的与传感器晶体管互连部分360重叠的区域中没有垂直电流流过。换句话说，负载晶体管部分400的布置在用于传感器晶体管部分500的电流供电线(即传感器晶体管互连部分360)下方的部分必须是未激活的或是与传感器晶体管互连部分360隔离的，以防止除了在传感器晶体管部分500中的垂直电流以外的附加的垂直电流从传感器晶体管互连部分360到半导体本体100中。因此，如可以从图2A和图2B看到的，在负载晶体管部分400的与传感器晶体管互连部分360重叠的区域中可以不存在第一源极区域102。提供传感器晶体管互连部分360以确保仅在负载晶体管部分400的中心部分的垂直电流的测量，而没有在邻近半导体器件10的边缘终端部分600的部分中的电流测量。如可以从图2A看到，提供了包括以栅格布置的多个场电极110的边缘终端结构，该边缘终端结构可以由闭合的场板沟槽环包围。例如也可以实施其他边缘终端结构，取决于电压阻断要求。例如，其他边缘终端结构的示例包括平面边缘终端结构和诸如浮置环结构、结终端扩展(JTE)结构、横向变掺杂(VLD)结构、多结终端扩展(MJTE)结构的台面边缘终端结构以及诸如正斜角边缘终端结构或负斜角边缘终端结构的斜角边缘终端结构。
在另一实施例，也可以在邻接半导体器件10的边缘终端部分600的部分中提供传感器晶体管连接部分320，其中第二源极区域104在传感器晶体管连接部分310的与传感器晶体管部分500重叠的区域中提供穿过半导体器件10的垂直电流。
第一金属层330可以含有一个、两个、三个或多个子层，每个子层含有镍Ni、钛Ti、银Ag、金Au、钨W、铂Pt和钯Pd中的至少一种作为主要成分。例如，子层可以含有金属氮化物或含有Ni、Ti、Ag、Au、W、Pt和/或Pd的合金。第二金属层340可以由铝Al、铜Cu或例如AlSi、AlCu或AlSiCu的铝或铜的合金组成作为主要成分，或含有铝Al、铜Cu或例如AlSi、AlCu或AlSiCu的铝或铜的合金作为主要成分。
第一隔离层200可以包括适于将半导体本体100与图案化的布线层300隔离的任意电介质或电介质的组合。例如，隔离层200可以包括氧化物、氮化物、低k材料、酰亚胺、绝缘树脂或诸如正硅酸乙酯(TEOS/非掺杂的硅酸盐玻璃(USG))或磷硅酸玻璃(PSG)或硼磷硅酸玻璃(BPSG)的玻璃中一种或任何组合。
第一金属层330的厚度可以在50nm到500nm的范围内，而第二金属层340的厚度可以在1μm到10μm的范围内。第二金属层340作为功率金属化层提供，其中第一金属层330可以适于利用高精度图案化。特别地，第一金属层330可以用在100nm到500nm之间或150nm到250nm之间的分辨率图案化。半导体器件10的晶体管单元的节距可以在1μm到10μm的范围内。如可以从图2A看到的，在负载晶体管部分400和传感器晶体管部分500之间的边界区域中不存在第二金属层340。本文中，只有第一金属层330存在于边界区域中并且没有被第二金属层340覆盖。第二金属层340可以在传感器晶体管部分500中和在传感器晶体管互连部分360内覆盖第一金属层330，以增加供电线(传感器晶体管互连部分360)和传感器部分(传感器晶体管部分500)的导电性，其中在与负载晶体管部分400和传感器晶体管部分之间的边界线相邻的区域中，薄的第一金属层330没有被厚的第二功率金属层340覆盖。在实施例中，在传感器晶体管部分500中可以不存在第二金属层340。因此，通过提供在边界区域，即与负载晶体管部分400和传感器晶体管部分500之间的边界线相邻的区域中不存在的或在传感器晶体管部分500中不存在的第一金属层330和第二金属层340的堆叠金属层结构，可以在负载晶体管部分400中提供功率金属化层，该功率金属化层提供流经第二金属层340的足够的电流，其中同时在不存在第二金属层340的区域中实现了高精度的图案化。因而，通过提供堆叠的金属层结构330、340，可以绕过用于图案化线路结构的设计规则。
如可以从图2A到2C看到的，负载晶体管部分400的第一源极区域102和传感器晶体管部分500的第二源极区域104与彼此电分离。如在图2A中所示，在至少两个相邻的栅极沟槽108之间提供断开部分126以将第一源极区域102和第二源极区域104电分离，其中在断开部分126中不存在第一源极区域102和第二源极区域104的掺杂剂。
图3A是根据另一实施例的半导体器件10的一部分的示意平面图。本文中，图3B和图3C分别是沿着图3A的截面平面C-C’或D-D’截取的半导体器件10的一部分的示意截面图。
在图2A到图2C和图3A到图3C中，用相同附图标记指示相似的区域和结构，使得关于与在图3A到3C中的区域或结构的结构和功能有关的对应的进一步的信息，参考对图2A到2C的先前描述。
如从图3A和图3C可以看出的，断开部分126是在至少两个相邻栅极沟槽108之间延伸的栅极沟槽以将第一源极区域102和第二源极区域104电分离。因此，根据图3A到图3C的实施例，第一源极区域102和第二源极区域104借助于横跨与在第一方向x上平行于第一表面100a布置的栅极沟槽108的分离沟槽结构与彼此电分离。在实施例中，用于分离第一源极区域102和第二源极区域104的沟槽在与第一方向x垂直的第二方向y上延伸。
图4A是根据另一实施例的半导体器件10的一部分的示意平面图。在本文，图4B和图4C针对图4A的半导体器件的实施例，图4C和图4E针对图4A的半导体器件10的另一实施例。
如从图4A可以看出，包括并且均具有与上文中关于图2A和图2B描述的公共栅极沟槽108相同结构的栅极沟槽108布置在第一表面100a的俯视图中的栅格形结构中。在该实施例中，包括并且均具有与上文中关于图2A和图2B描述的场电极沟槽112相同结构的多个场电极沟槽112布置在栅极沟槽108的栅格形结构的中心格点处。栅格形沟槽栅极结构提供与彼此电分离的并且布置在栅格中的多个源极区域，多个源极区域均通过周围的栅极沟槽108限定。因此，根据图4A的实施例，用于分离第一源极区域102和第二源极区域104的附加的断开部分126不是必需的。
根据图4A的半导体器件的实施例，如在图4B和图4C中所示，传感器晶体管部分500延伸到半导体器件10的边缘终端部分600。在图4B和图4C的实施例中没有提供与负载晶体管部分400的未激活部分重叠的传感器晶体管互连部分360。
根据半导体器件10的图4D和图4E的另一实施例，提供了传感器晶体管互连部分360，其中在负载晶体管部分400的与传感器晶体管互连部分360重叠的区域中不存在第一源极区域102。
将电流传感器结构集成到针形沟槽几何结构中具有不需要传感器边界的效果，导致降低的区域损耗。针形沟槽几何结构可以被限定为结构，其中提供了在场电极沟槽112中的场电极110，该电极从第一表面100a延伸到半导体本体100中，其中场电极沟槽112的平行于第一表面100a的最大尺寸小于场电极沟槽112的深度。该几何结构的得到的结构可以是在相应的针形场电极沟槽内的延伸至半导体本体100中的多个针形场电极110。此外，制造半导体器件10的工艺流程不需要为将传感器晶体管部分500的电流传感器结构集成到半导体器件10中而改变。而且，实现了较低的布局努力，因为由于在栅极沟槽栅格中的个体单元的隔离，源极光刻的改变是多余的。进一步地，到单元场中心的输入引脚的电流流动的贡献可以通过局部地消除源极注入而最小化。
此外，在传感器晶体管互连部分360中或传感器晶体管连接部分320中的第一金属层330可以用第二金属层340覆盖以降低传感器晶体管互连部分360的线电阻。
根据半导体器件10的实施例，传感器单元场优选地嵌入到半导体器件10的功率MOSFET单元场中。这导致单元场节距没有偏差。进一步地，可以实现感测和功率MOSFET之间的电流流动比例性的降低的偏差。而且，实现了流过负载晶体管的电流和流过传感器晶体管的电流的测量的几何比例的降低的差异。工艺的变化同样地影响传感器晶体管部分500和负载晶体管部分400，因此负载晶体管部分400和传感器晶体管部分500之间的相对变化被补偿。作为结果，实现了流过负载晶体管的电流和流过传感器晶体管的电流的比例的分布显著地变窄。
通过使用用于连接到不同源极焊盘的电分离的针形单元，抑制了边缘效应，导致一致的电流分布。根据实施例，针形沟槽几何结构利用线空间栅极沟槽108实施。一种选择是通过在源极掩膜中的中断将感测的源极和单元场分离。第二种选择是使用栅极沟槽矩形以将体和感应的源极和单元场隔离。
尽管已经在本文中图示和描述了特定的实施例，本领域技术人员将会理解多种备选的或等价的实施方式可以替代所示和描述的特定实施例而不脱离本发明的范围。本申请意在涵盖本文中讨论的实施例的任意改编或变化。因此，本发明意在只由权利要求及其等价方案限制。

Claims (20)

1.一种半导体器件(10)，包括：
半导体本体(100)，包括负载晶体管部分(400)和传感器晶体管部分(500)；
所述负载晶体管部分(400)的第一源极区域(102)和所述传感器晶体管部分(500)的第二源极区域(104)，所述第一源极区域(102)和所述第二源极区域(104)彼此电分离；
公共栅极电极(106)，在公共栅极沟槽(108)中，从第一表面(100a)延伸到所述半导体本体(100)中，其中所述公共栅极沟槽(108)的第一部分(108a)在所述负载晶体管部分(400)中并且所述公共栅极沟槽(108)的第二部分(108b)在所述传感器晶体管部分(500)中；以及
场电极(110)，在场电极沟槽(112)中，从所述第一表面(100a)延伸到所述半导体本体(100)中，其中所述场电极沟槽(112)的平行于所述第一表面(100a)的最大尺寸小于所述场电极沟槽(112)的深度。
2.根据权利要求1所述的半导体器件(10)，其中所述半导体器件(10)是垂直半导体器件，包括在与所述第一表面(100a)相对的第二表面(100b)处的公共漏极区域(120)。
3.根据权利要求1或2所述的半导体器件(10)，其中所述公共栅极沟槽(108)的深度小于所述场电极沟槽(112)的深度。
4.根据权利要求1或2所述的半导体器件(10)，其中所述场电极沟槽(112)具有在0.05到1的范围内的、平行于所述第一表面(100a)的最大尺寸与深度的比例。
5.根据权利要求1或2所述的半导体器件(10)，其中所述场电极沟槽(112)在所述第一表面(100a)的俯视图中具有圆形形状、多边形形状或环形形状。
6.根据权利要求1或2所述的半导体器件(10)，包括多个栅极沟槽，所述多个栅极沟槽包括所述公共栅极沟槽(108)，所述栅极沟槽在平行于所述第一表面(100a)的第一方向上延伸并且在所述第一表面的俯视图中布置在条形结构中。
7.根据权利要求6所述的半导体器件(10)，包括多个场电极沟槽，所述多个场电极沟槽包括沿着所述第一方向在两个相邻栅极沟槽之间布置的场电极沟槽(112)。
8.根据权利要求6所述的半导体器件(10)，进一步包括断开部分(126)，所述断开部分在至少两个相邻的栅极沟槽之间以将所述第一源极区域(102)和所述第二源极区域(104)电分离，其中在所述断开部分(126)中不存在所述第一源极区域和所述第二源极区域的掺杂剂。
9.根据权利要求6所述的半导体器件(10)，进一步包括栅极沟槽，所述栅极沟槽在至少两个相邻的栅极沟槽之间延伸以将所述第一源极区域(102)和所述第二源极区域(104)电分离。
10.根据权利要求1或2所述的半导体器件(10)，包括多个栅极沟槽，所述多个栅极沟槽包括所述公共栅极沟槽(108)，所述栅极沟槽在所述第一表面(100a)的俯视图中布置在栅格形结构中。
11.根据权利要求10所述的半导体器件(10)，包括多个场电极沟槽，所述多个场电极沟槽包括所述场电极沟槽(112)，所述场电极沟槽布置在所述栅极沟槽的所述栅格形结构的中心格点处。
12.根据权利要求1或2所述的半导体器件(10)，进一步包括图案化的布线层(300)，所述布线层在所述半导体本体(100)的所述第一表面(100a)上，所述图案化的布线层(300)包括电连接到所述第一源极区域(102)的负载晶体管连接部分(310)以及电连接到所述第二源极区域(104)的传感器晶体管连接部分(320)。
13.根据权利要求12所述的半导体器件(10)，其中所述图案化的布线层(300)进一步地电连接到所述场电极。
14.根据权利要求12所述的半导体器件(10)，其中所述图案化的布线层(300)包括堆叠的金属层结构，所述堆叠的金属层结构具有在所述第一表面(100a)上的第一金属层(330)以及在所述第一金属层(330)上的第二金属层(340)，其中在所述负载晶体管部分(400)和传感器晶体管部分(500)之间的边界区域中不存在所述第二金属层(340)。
15.根据权利要求14所述的半导体器件(10)，其中所述第一金属层(330)包括由Ni、Ti、Ag、Au、W、Pt和Pd组成的组中的至少一种，并且所述第二金属层(340)包括由Al、Cu、AlSi、AlCu和AlSiCu组成的元素的组中的至少一种。
16.根据权利要求14或15的所述半导体器件(10)，其中所述第一金属层(330)的厚度在50nm到500nm的范围内，并且所述第二金属层(340)的厚度在1μm到10μm的范围内。
17.根据权利要求12所述的半导体器件(10)，其中所述图案化的布线层(300)进一步包括在所述负载晶体管部分(400)中的传感器晶体管互连部分(360)，所述传感器晶体管互连部分(360)电连接到所述传感器晶体管连接部分(320)并且与所述负载晶体管连接部分(310)和所述第一源极区域(102)电分离。
18.根据权利要求17所述的半导体器件(10)，其中在所述负载晶体管部分(400)的与所述传感器晶体管互连部分(320)重叠的区域中不存在所述第一源极区域(102)。
19.根据权利要求1或2所述的半导体器件(10)，其中在所述栅极沟槽中不存在任何的场电极并且在所述场电极沟槽中不存在任何的栅极电极。
20.根据权利要求1或2所述的半导体器件(10)，其中所述公共栅极沟槽(108)的在垂直于第一方向测量的宽度小于所述场电极沟槽(112)的在垂直于所述第一方向测量的宽度。
CN201510583954.4A 2014-09-15 2015-09-14 具有电流传感器的半导体器件 Active CN105428359B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014113254.8 2014-09-15
DE102014113254.8A DE102014113254B4 (de) 2014-09-15 2014-09-15 Halbleitervorrichtung mit Stromsensor

Publications (2)

Publication Number Publication Date
CN105428359A CN105428359A (zh) 2016-03-23
CN105428359B true CN105428359B (zh) 2018-11-02

Family

ID=55405759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510583954.4A Active CN105428359B (zh) 2014-09-15 2015-09-14 具有电流传感器的半导体器件

Country Status (3)

Country Link
US (1) US9614044B2 (zh)
CN (1) CN105428359B (zh)
DE (1) DE102014113254B4 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
US10705123B2 (en) * 2015-12-18 2020-07-07 Rohm Co., Ltd. SiC semiconductor device with current sensing capability
CN105895575B (zh) * 2016-05-09 2018-09-25 中国科学院上海微系统与信息技术研究所 一种图形化绝缘体上硅衬底材料及其制备方法
US10032728B2 (en) * 2016-06-30 2018-07-24 Alpha And Omega Semiconductor Incorporated Trench MOSFET device and the preparation method thereof
CN106229313B (zh) * 2016-07-14 2019-12-06 王培林 功率器件及其制备方法
CN106024780B (zh) * 2016-07-14 2019-03-01 王培林 功率器件及其制备方法
US9905675B1 (en) * 2016-12-22 2018-02-27 Infineon Technologies Americas Corp. Gate and field electrode trench formation process
IT201700046614A1 (it) * 2017-04-28 2018-10-28 St Microelectronics Srl Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione
EP3511986A1 (en) 2018-01-16 2019-07-17 Infineon Technologies Austria AG Transistor arrangement with a load transistor and a sense transistor
JP7310356B2 (ja) * 2019-06-27 2023-07-19 富士電機株式会社 半導体装置
CN110875309A (zh) * 2019-07-29 2020-03-10 上海道之科技有限公司 一种带有内置电流传感器的沟槽igbt器件结构及制作方法
US11626317B2 (en) * 2020-10-24 2023-04-11 Texas Instruments Incorporated Deep trench isolation with segmented deep trench
US11495680B2 (en) * 2020-11-25 2022-11-08 Infineon Technologies Austria Ag Semiconductor device with integrated current sensor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972234A (zh) * 2013-01-30 2014-08-06 英飞凌科技股份有限公司 集成电路、半导体器件和制造半导体器件的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0122121D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in a trench-gate mosfet
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE102004063946B4 (de) * 2004-05-19 2018-03-22 Infineon Technologies Ag Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102004024887B4 (de) * 2004-05-19 2012-01-26 Infineon Technologies Ag Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE102006048625B4 (de) * 2006-10-13 2011-04-28 Infineon Technologies Austria Ag Halbleiterbauelement
US7800171B2 (en) * 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device
DE102007020248A1 (de) * 2007-04-30 2008-11-06 Infineon Technologies Ag Vertikaler Leistungstransistor und Verfahren zur Herstellung eines vertikalen Leistungstransistors
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6300316B2 (ja) * 2013-07-10 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972234A (zh) * 2013-01-30 2014-08-06 英飞凌科技股份有限公司 集成电路、半导体器件和制造半导体器件的方法

Also Published As

Publication number Publication date
US20160079377A1 (en) 2016-03-17
DE102014113254A1 (de) 2016-03-17
DE102014113254B4 (de) 2017-07-13
CN105428359A (zh) 2016-03-23
US9614044B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
CN105428359B (zh) 具有电流传感器的半导体器件
US11908868B2 (en) Semiconductor device
US10396067B2 (en) Semiconductor device having a load current component and a sensor component
KR101247696B1 (ko) 고전압 레지스터
CN105321992B (zh) 包括场电极的半导体器件
TW201807806A (zh) 具有叉指狀背對背mosfet的器件結構
US8704269B2 (en) Die package
JP2010278436A (ja) パワー集積回路デバイス
CN103367359B (zh) 包括功率晶体管单元和连接线的集成电路
CN107978633A (zh) 包含晶体管器件的半导体器件
CN107195628A (zh) 半导体器件
CN104979401B (zh) 半导体器件和集成电路
CN103022028A (zh) 具有集成霍尔传感器的半导体装置
CN105609487A (zh) 半导体器件和绝缘栅双极晶体管
JP6295012B2 (ja) 半導体装置および電力変換装置
JP6746978B2 (ja) 半導体装置
US11245007B2 (en) Wide-bandgap semiconductor device including gate fingers between bond pads
US10084441B2 (en) Electronic switching and reverse polarity protection circuit
JP7166387B2 (ja) 半導体装置及び制御システム
CN105448906A (zh) 半导体装置
US10811529B2 (en) Transistor device with gate resistor
KR20220155210A (ko) 적층 장치의 저항 측정 구조
EP4241309A1 (en) Protection structures for semiconductor devices with sensor arrangements

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant