CN105874580A - 用于制造电子组件的方法 - Google Patents

用于制造电子组件的方法 Download PDF

Info

Publication number
CN105874580A
CN105874580A CN201480071977.0A CN201480071977A CN105874580A CN 105874580 A CN105874580 A CN 105874580A CN 201480071977 A CN201480071977 A CN 201480071977A CN 105874580 A CN105874580 A CN 105874580A
Authority
CN
China
Prior art keywords
substrate
flexible
wafer
integrated circuit
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480071977.0A
Other languages
English (en)
Inventor
任戴星
金宙亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hana Micron Co Ltd
Original Assignee
Hana Micron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hana Micron Co Ltd filed Critical Hana Micron Co Ltd
Publication of CN105874580A publication Critical patent/CN105874580A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种用于制造具有柔性结构的电子组件的方法，所述方法可以包括步骤：形成具有可折叠、可展开柔性的结构的集成电路元件封装，该集成电路元件封装包括：第一基板，该第一基板具有可折叠、可展开且柔性结构且具有能够传递热量的热传递部分被图案化的结构；集成电路元件，该集成电路元件具有可折叠且可展开且柔性结构且具有含可电连接的一个表面的第一垫片；以及粘合膜，该粘合膜具有可折叠且可展开且柔性结构的粘合膜且设置在该基板与该集成电路元件之间使得该基板和该集成电路元件彼此粘合；形成第二基板，该第二基板具有可折叠且可展开且柔性的结构且具有含可电连接的一个表面的第二垫片；以及执行热压工艺以便将该集成电路元件封装粘合至该第二基板同时通过表面接触将该集成电路元件的第一垫片与该第二基板的第二垫片电连接，其中，在执行该热压工艺时通过该热传递部分热量从第一基板传递到第二基板。

Description

用于制造电子组件的方法
技术领域
本发明涉及一种用于制造电子组件的方法，更具体地，涉及一种用于制造具有可自由弯曲、可展开且柔性的结构的电子组件的方法。
背景技术
近来，电子产业的应用范围多样化扩展。因此，在用于集成电路元件，诸如半导体存储器的封装技术中，增加了对高容量、纤薄和紧凑性的需求，为了解决这种需求，已经开发了各种解决方法。具体地，近来已经开发了一种可弯曲且柔性(flexible)的集成电路元件，另外，已经开发了一种包括该集成电路元件的可弯曲且柔性的集成电路元件封装。
另外，本申请人制成了柔性的集成电路元件封装，并就此向韩国知识产权局提出申请，并被分配了韩国专利申请No.2012-0043584和No.2012-0043577。
但是，关于可弯曲且柔性的集成电路元件封装的技术仍处于发展阶段，并且，具有安装有柔性的集成电路元件封装的可弯曲或可展开且柔性的结构的电子组件的技术也仍处于发展阶段。
另外，在韩国专利申请No.2012-0043577中所公开的具有柔性结构的集成电路元件封装主要通过转移附接(transfer attachment)来制造，从而需要进行各种研究和开发。
发明内容
技术问题
本发明的一个目的是提供一种用于制造可以应用在弯曲或弯折的地方的具有柔性结构的电子组件的方法。
本发明的另一目的是提供一种用于制造具有可弯曲或可展开且柔性的结构的集成电路元件封装的方法，是通过不同于转移附接方法(transfer attachment method)的另一种方法。
技术方案
为了实现上述目标，本发明的示例性实施例提供一种用于制造具有柔性结构的电子组件的方法，所述方法包括：形成具有可弯曲或可展开且柔性的结构的集成电路元件封装，所述集成电路元件封装包括：第一基板，所述第一基板具有可弯曲或可展开且柔性的结构，并且具有能够传递热量的热传递部分被图案化的结构；集成电路元件，所述集成电路元件具有可弯曲或可展开且柔性的结构，并且所述集成电路元件的一个表面设置有可电连接的第一垫片；以及粘合膜，所述粘合膜具有可弯曲或可展开且柔性的结构并且设置在所述基板与所述集成电路元件之间，使得所述基板被接合至所述集成电路元件；形成第二基板，所述第二基板具有可弯曲或可展开且柔性的结构，并且所述第二基板的一个表面设置有可电连接的第二垫片；以及执行热压工艺，以便使所述集成电路元件的所述第一垫片与所述第二基板的所述第二垫片表面接触，并且将所述集成电路元件的所述第一垫片与所述第二基板的所述第二垫片电连接，并使所述集成电路元件封装与所述第二基板接触，其中，当执行所述热压工艺时，通过所述热传递部分将热量从所述第一基板传递至所述第二基板。
所述第一基板可以包括聚酰亚胺(PI)膜，所述集成电路元件可以具有1微米至50微米的厚度，其中，所述集成电路元件是可弯曲或可展开的，并且，所述粘合膜可以包括双面胶带或晶粒接合附接膜(die bonding attach film)。
所述热传递部分可以形成为具有将热传递材料填充在贯穿所述第一基板的通孔内的结构。
所述热传递部分可以形成为具有将热传递材料埋设在所述第一基板中的结构。
所述热传递部分可以形成为具有一字结构(straight structure)或将所述热传递部分以预定间隔设置的结构。
所述热传递部分可以包括选自由铜、铝和铁组成的组中的任意一种。
所述第二基板可以包括玻璃或柔性印刷电路板(flexible printed circuitboard)。
所述热压工艺可以在100～400摄氏度的温度下执行。
为了实现上述目标，本发明的另一示例性实施例提供一种用于制造具有柔性结构的电子组件的方法，所述方法包括：将第一载体附接至晶圆的上面形成有电路图案的一个表面上；使所述晶圆的背表面变薄，使得所述晶圆具有所述晶圆可弯曲或可折叠的厚度；将所述第一载体从所述晶圆的一个表面移除并将第二载体附接至所述晶圆的所述背表面；将锯切支持件附接在第二载体的背表面上，所述第二载体的背表面即为所述晶圆的一个表面的相对侧；锯切所述晶圆直至所述锯切支持件的表面，使得所述晶圆被分割成单独的晶粒；从所述锯切支持件拾取所述单独的晶粒中的每一个并将所述晶粒中的每一个设置在布线基板上，使得所述晶粒中的每一个的一个表面面向所述布线基板的一个表面，所述布线基板具有电线，具有柔性厚度且由柔性材料形成；以及从所述晶粒中的每一个的背表面移除所述第二载体，使得所述晶粒中的每一个的一个表面被暴露。
所述第一载体可以由绝缘材料形成。
所述第一载体和所述锯切支持件可以通过使用紫外胶带来附接，可以通过辐射紫外线来移除所述第一载体，并且，可以通过辐射紫外线来执行直至所述锯切支持件的所述表面的锯切。
所述第二载体可以通过使用热释放胶带(thermal release tape)来附接，并且，可以通过提供热量来移除所述锯切支持件和所述第二载体。
为了实现上述目标，本发明的又另一个示例性实施例提供一种用于制造具有柔性结构的电子组件的方法，所述方法包括：将载体附接到晶圆的上面形成有电路图案的一个表面上；使所述晶圆的背表面变薄，使得所述晶圆具有，所述晶圆可弯曲或可折叠的厚度；将锯切支持件附接到所述晶圆的执行变薄的背表面上；锯切所述晶圆直至所述锯切支持件的表面，使得所述晶圆被分割成单独的晶粒；从所述锯切支持件拾取所述晶粒中的每一个并将所述晶粒中的每一个设置在布线基板上，使得所述晶粒中的每一个的背表面面向所述布线基板的一个表面，所述布线基板具有电线、具有柔性的厚度且由柔性材料形成；将在所述晶粒中的每一个的一个表面上形成的所述载体移除，使得所述晶粒中的每一个的一个表面被暴露；以及将所述晶粒中的每一个的电路图案与所述布线基板的所述电线电连接。
所述载体可以由绝缘材料形成。
可以通过使用热释放胶带来附接所述载体，并且可以通过提供热量来移除所述载体。
可以通过使用紫外胶带和晶粒附接膜(die attach film)来附接所述锯切支持件，并且，可以通过辐射紫外线来执行直至所述锯切支持件的表面的锯切。
所述晶粒中的每一个的电路图案和所述布线基板的所述电线可以通过使用导线来电连接。
有益效果
根据本发明的用于制造具有柔性结构的电子组件的方法，为了解决当通过执行热压将柔性集成电路元件封装耦接至柔性基板时，由于基板和粘合膜属于柔性集成电路元件封装而使得热传递不容易的问题，能够传递热量的热传递部分被图案化在属于柔性集成电路元件封装的基板上，使得可以更容易地将柔性集成电路元件封装耦接至柔性基板。
因此，根据本发明的用于制造具有柔性结构的电子组件的方法可以更容易地解决当通过执行热压将柔性集成电路元件封装耦接至柔性基板时，由于热传递而导致柔性集成电路元件封装不能良好地耦接至柔性基板的问题，使得可以预期最近能够更容易地制造具有柔性结构的电子组件。
另外，根据本发明的用于制造具有柔性结构的电子组件的方法，可以通过应用使用胶带的粘合方法来制造柔性集成电路元件封装而不是通过转移附接的方法。
如上所述，本发明使用胶带进行粘合，使得可以甚至在不使用转移装置诸如转移附接方法的情况下制造柔性集成电路元件封装。因此，本发明即使使用简单方法也可以制造柔性集成电路元件封装。
附图说明
图1至图3是示意性图示根据本发明的示例性实施例的用于制造具有柔性结构的电子组件的方法的截面图；
图4是示意性图示通过图1至图3中的用于制造具有柔性结构的电子组件的方法所获得的具有柔性结构的电子组件的截面图；
图5是示意性图示根据本发明另一示例性实施例的用于制造具有柔性结构的电子组件的方法的截面图；
图6至图12是示意性图示根据本发明另一示例性实施例的用于制造具有柔性结构的电子组件的方法的截面图；
图13至图19是示意性图示根据本发明又另一示例性实施例的用于制造具有柔性结构的电子组件的方法的截面图。
具体实施方式
对于在文中所公开的本发明的示例性实施例，仅提供对特定结构和功能的描述来描述本发明的示例性实施例，并且，本发明的示例性实施例可以以各种形式来实行，且不应理解为本发明示例性实施例仅限于文中所述示例性实施例。本发明可以以各种方式修改并具有各种形式，因而在附图中示出特定示例性实施例并在文中对此详细描述。但是，并非意味着将本发明限定为特定的公开形式，且应理解，本发明包括在本发明精神和技术范围内所包含的所有修改、等同物或替代。
在本申请中所用的术语仅是为了描述特定示例性实施例，且并非意欲限制本发明。文中所用的单数形式也包含复数形式，除非其在上下文中具有确定的其他含义。在本申请中，应了解，术语“包括/包含”和“具有”意图表示在说明书中描述的特性、数字、步骤、操作、构成元素、组件及其组合的存在，且事先并不排除一个或多个其他特性、数字、步骤、操作、构成元素、组件或其组合的存在或添加的可能性。
如果没有被相反地定义，在本文中所用的包含技术或科学术语的所有术语具有与本领域一般技术人员通常意义上所理解的含义相同的含义。在常用词典中所定义的术语应被理解为具有与相关技术的背景中的含义相同的含义，但是，如果没有在本发明中清楚地定义的话，不应理解为理想或过于字面的含义。
下文中将参考附图详细描述本发明的示例性实施例。
图1至图3是示意性示出根据本发明示例性实施例的用于制造具有柔性结构的电子组件的方法的截面图。
参见图1，形成集成电路元件封装(integrated circuit element package)10。集成电路元件封装10可以包含第一基板11、集成电路元件17和粘合膜15，并且可以具有可弯曲或可展开且柔性的结构。
第一基板11属于集成电路元件封装10，并且可以具有可弯曲或可展开且柔性的结构(structure)。因此，第一基板11可以包括例如聚酰亚胺膜。第一基板11包括聚酰亚胺膜的原因在于第一基板11需要稳固地抵抗(firm resistant)在下述热压工艺(thermo-compression process)期间所施加的热量。也就是说，在本发明中，第一基板11需由具有优良的耐热性且柔性的材料形成。
另外，第一基板11需要能够容易地传递热量。原因在于在下述热压工艺期间热量需要容易地被传递至第二基板。当在下述热压工艺期间热量不能容易地被传递至(transferred up to)第二基板时，集成电路元件封装10和第二基板不耦接。
但是，如上所述，由于将具有优良耐热性的聚酰亚胺膜及类似物选择作为第一基板11，热量可能不能被容易地传递。也就是说，具有优良耐热性的聚酰亚胺膜及类似物在热传递方面较弱(weak)。
因此，在本发明中，第一基板11形成为具有能够传递热量的热传递部分13被图案化的结构。也就是说，在本发明中，第一基板11形成为具有热传递部分13被图案化的结构。
此处，当第一基板11形成为具有在第一基板11上热传递部分13被图案化的结构时，热传递部分13的形状不受到限制。因此，在本发明中的热传递部分13可以形成为具有热传递材料被填充在穿过第一基板11的通孔内的结构。
另外，可用作热传递部分13的热传递材料的实例包括铜、铝和铁，这些金属可以单独使用，也可以其中两种或两种以上组合使用。
如上所述，在本发明中，属于集成电路元件封装10的第一基板11可以形成为具有柔性结构，热传递部分13可以设置在第一基板11中。
另外，当在与本发明不同的通孔结构中形成热传递部分13时，在夹持(gripping)第一基板11时第一基板11可能会弯曲，因而可能会产生工艺缺陷。因此，在本发明中，热传递部分13形成在如上所述，热传递材料被填充在通孔的内部的结构中。
属于集成电路元件封装10的集成电路元件17可以包括半导体器件(semiconductor device)，诸如存储器件(memory device)和非存储器件，此外，可以包括有源器件(active device)、无源器件(passive device)等。
另外，集成电路元件17形成为具有可弯曲或可展开且柔性的结构。因此，集成电路元件17可以包括具有小厚度的硅基板。具体地，待用于集成电路元件17的具有小厚度的硅基板可以具有约几微米至几十微米(several to several tens ofμm)的厚度。例如，可弯曲的集成电路元件17的小厚度可以为约1.0至50微米，优选地为5.0至50.0微米。原因在于，当集成电路元件17的厚度小于约1.0微米时，不容易制造集成电路元件17，当集成电路元件17的厚度超过约50微米时，不容易使集成电路元件17弯曲。
另外，集成电路元件17可以包括在其一个表面上的可电连接的第一垫片19。因此，集成电路元件17可以具有通过第一垫片(pad)19将集成电路元件17与以下将描述的第二基板电连接或将集成电路元件17与第一基板11电连接的结构。
另外，第一基板11和集成电路元件17通过使用粘合膜15来接合(bonded)，使得第一基板11和集成电路元件17以集成电路元件封装10获得。也就是说，通过将粘合膜15插入到第一基板11与集成电路元件17之间来将第一基板11与集成电路元件17接合，使得第一基板11和集成电路元件17具有一体化的结构(integral structure)。
另外，第一基板11和集成电路元件17的接合可以通过以下方法来执行：首先，将粘合膜15接合至第一基板11，使用旋转辊(rotating roll)执行转移工艺(transferprocess)，然后通过使用被接合至第一基板11的粘合膜15来接合被接合至旋转辊的集成电路元件17。
此处，粘合膜15也形成为具有可弯曲或可展开且柔性的结构。因此，粘合膜15的实例可以包括双面胶带或晶粒接合贴装膜(die bonding attach film)。
另外，当通过使用粘合膜15来接合集成电路元件17时，集成电路元件17的另一个表面需要设置为被接合至粘合膜15。原因在于集成电路元件17的第一垫片(pad)19需要具有暴露于外部方向(outside direction)的结构。
如上所述，在本发明中，第一基板11、集成电路元件17和粘合膜15全部形成为具有可弯曲或可展开且柔性的结构，使得包括第一基板11、集成电路元件17和粘合膜15的集成电路元件封装10也可以具有可弯曲或可展开且柔性的结构。
另外，在本发明中，热传递部分13形成为被图案化在第一基板11上，使得可以形成在以下将要描述的热压工艺执行期间热量能更容易地被传递的环境。
另外，热传递部分13形成为被图案化在第一基板11上，使得热传递部分13能抑制在用于将集成电路元件17接合至第一基板11的转移工艺期间第一基板11发生弯曲的情形，从而减少第一基板11发生弯曲的情形并确保工艺的稳定性。
参见图2，形成第二基板20。此处，第二基板20将用附图标记20和21混合表示(mixed and denoted)。
在本发明中，第二基板21也具有可弯曲或可展开的结构。因此，第二基板21可以包括具有小厚度的玻璃或柔性印刷电路板(flexible printed circuit board)。
此处，当第二基板21是玻璃时，可以理解包括第二基板21的本发明的电子组件(electronic component)是显示装置(display device)，当第二基板21是柔性印刷电路板时，可以理解包括第二基板21的电子组件是可弯曲或可展开的存储卡等。
另外，当第二基板21是玻璃时，可以理解，下述热压工艺为玻璃上芯片(Chip OnGlass,COG)工艺，当第二基板21为柔性印刷电路板时，可以理解下述热压工艺为柔性PCB上芯片(Chip On Flexible PCB,COF)工艺。
另外，第二基板21可以包括在其一个表面上的可电连接的第二垫片23。也就是说，在本发明中，形成第二基板21，第二基板21具有可弯曲或可展开的结构且包括在其一个表面上的可电连接的第二垫片23。在这种情况下，第二垫片23可以形成为具有与电线(electric wire)25连接的结构。
参见图3，图1中所示的具有柔性结构的集成电路元件封装10与图2中所示的具有柔性结构的第二基板20耦接。也就是说，通过将集成电路元件封装10与第二基板20耦接使得集成电路元件封装10和第二基板20具有一体化的结构来形成电子组件。此处，当第二基板20为玻璃时，可以理解通过将集成电路元件封装10和第二基板20耦接使得集成电路元件封装10和第二基板20具有一体化的结构而获得的电子组件为具有可弯曲或可展开且柔性的结构的显示装置等，当第二基板20为柔性印刷电路板时，可以理解，通过将集成电路元件封装10和第二基板20耦接使得集成电路元件封装10和第二基板20具有一体化的结构而获得的电子组件为具有可弯曲或可展开且柔性的结构的存储卡等。
集成电路元件封装10和第二基板20的耦接可以主要通过热压工艺(thermo-compression process)来执行。在此情况中，包括在集成电路元件封装10中的集成电路元件17的第一垫片19和第二基板20的第二垫片23需要彼此电连接。因此，用于将集成电路元件封装10和第二基板20耦接的热压工艺可以在集成电路元件17的第一垫片19与第二基板20的第二垫片23表面接触的状态下执行。
该热压工艺可以主要通过使用包括接合头(bonding head)31和垫层材料(cushion material)33的热压装置30来实现。因此，该热压工艺可以在该热压装置设置在集成电路元件封装10的第一基板11上的状态下来执行。
因此，在该热压工艺中，仅当热量通过集成电路元件封装10的第一基板11容易地传递至第二基板20时，集成电路元件封装10和第二基板20才可以更容易地耦接。
因此，本发明具有热传递部分13被图案化在第一基板11中的结构，使得在热压工艺期间通过热传递部分13热量更容易地通过第一基板11传递至第二基板20，因此，可以更容易地将集成电路元件封装10与第二基板20耦接。
当没有在第一基板11中形成热传递部分13时，在第一基板11和在第一基板11下的粘合膜15的热压工艺期间热量不能容易地从第一基板11传递至第二基板20，使得集成电路元件封装10不能与第二基板20良好地耦接。因此，在本发明中，如上所述热量传递部分13形成在第一基板11中，使得在热压工艺期间热量通过热传递部分13从第一基板11充分地(sufficiently)传递至第二基板20，因此，可以将更容易地将集成电路元件封装10与第二基板20耦接。
另外，在热压工艺执行期间的热压温度低于约100摄氏度时，热压温度略低，因此可能存在集成电路元件封装10不能与第二基板20容易地耦接的问题，并且，当热压温度高于约400摄氏度时，可能存在集成电路元件封装10和第二基板20具有严重的热应力(serious thermal stress)等的问题。因此，在本发明中，在热压工艺期间的热压温度可以调整为约100摄氏度至约400摄氏度。
如上所述，在本发明中，通过执行热压工艺，可以更容易地将集成电路元件封装10与第二基板20耦接，使得集成电路元件封装10和第二基板20具有一体化的结构。如上所述，通过在第一基板11中形成为具有图案化结构的热传递部分13，热量可以容易地被传递，使得集成电路元件封装10和第二基板20可以容易地彼此耦接。
参见图4，通过执行图3中所示的热压工艺将图1中所示的集成电路元件封装10与图2中所示的第二基板20耦接使得集成电路元件封装10和第二基板20具有一体化的结构来获得本发明中的电子组件40。也就是说，通过执行热压工艺将集成电路元件封装10和第二基板20接合，电子组件40可以形成为具有一体化的结构。
此处，如上所述，在热压工艺期间，在第一基板11中形成的热传递部分13容易地传递热量，从而使得集成电路元件封装10和第二基板20容易地耦接，并且，当如图4所示在电子组件40中包括热传递部分13时，热传递部分13还可以用于释放电子组件40的热量。也就是说，热传递部分13可以用来在用于形成电子组件40的热压工艺期间传递热量，并且，当被包括在电子组件40中时，可以用来释放热量。
如上所述，在本发明中，集成电路元件封装10具有可弯曲或可展开且柔性的结构，并且第二基板20具有可弯曲或可展开且柔性的结构，使得可以获得具有完全可弯曲或可展开且柔性的结构的电子组件40。具体地，电子组件40具有可弯曲或可展开且柔性的结构并且形成有热传递部分13，使得热传递部分13用来在热压工艺期间传递热量，从而更容易地将集成电路元件封装10与第二基板20耦接，使得集成电路元件封装10和第二基板20具有一体化的结构，并且，在获得电子组件40时，热传递部分13用来释放热量，从而最小化电子组件40的热应力。
因此，在本发明的用于制造具有柔性结构的电子组件40的方法中，可以通过将能够传递热量的热传递部分13图案化至属于集成电路元件封装10的第一基板11上来更容易地将集成电路元件封装10耦接至第二基板20。因此，本发明的用于制造具有柔性结构的电子组件40的方法可以更容易地解决当通过执行热压来耦接集成电路元件封装10和第二基板20时，由于热传递而导致集成电路元件封装10与第二基板20不能良好地耦接的问题，使得近来可以更容易地制造具有柔性结构的电子组件40。
图5是示意性示出根据本发明另一示例性实施例的用于制造具有柔性结构的电子组件的方法的截面图。
在图5中，除了热传递部分53的结构，集成电路元件封装10具有与图1中的集成电路元件封装10的结构相同的结构，因此，对于相同的组件用相同的附图标记来表示并省略关于重复部分的详细描述。
参见图5，热传递部分53可以形成为具有埋设(buried)在第一基板11中的结构。也就是说，热传递部分53可以形成为具有热传递材料被埋设在第一基板11中的结构。
此处，热传递部分53形成为具有埋设在第一基板11中的结构以防止在工艺期间的缺陷，诸如在通孔的入口处可能产生的悬垂部分(overhang)或者当在图1中的通孔中填充热传递材料时，由于未能用热传递材料充分地填充通孔而产生的空隙。
因此，在本发明中，热传递部分53也可以形成为具有埋设在第一基板11中的结构。
另外，形成为具有埋设在第一基板11中的结构的热传递部分53也可以形成为具有在第一基板11的水平方向上的一字结构(straight structure)或热传递部分53以预定间隔设置的结构。
如上所述，在本发明中，热传递部分53也可以形成为具有各种结构。
图6至图12为示意性示出根据本发明的另一示例性实施例的用于制造具有柔性结构的电子组件的方法的截面图。
参见图6，第一载体150被接合至晶圆(wafer)110的上面形成有电路图案的一个表面。
此处，使用形成有电路图案的晶圆110的制造工艺可以在晶圆级(wafer level)执行，从形成有电路图案的每一晶圆110获得的柔性集成元件封装可以包括半导体器件，诸如存储器件(memory device)和非存储器件、有源器件和无源器件，与该电路图案电连接的凸块(bumps)130可以形成在晶圆110的一个表面上。
另外，附接第一载体150以容易地处理(handling)形成有电路图案的晶圆110，并且需要防止第一载体150向在晶圆110的一个表面上形成的电路图案施加电冲击(electricimpact)，因此第一载体150可以由绝缘材料形成。
另外，可以通过主要使用紫外胶带(ultraviolet tape)160将第一载体150附接至晶圆110的一个表面上。原因在于，通过辐射紫外线来移除(remove)第一载体150，如下文描述。
参见图7，使晶圆110的背表面变薄。在这种情况下，可以主要通过执行磨削(grinding)来使晶圆110的背表面变薄。
此处，晶圆110的背表面的变薄可以进行到晶圆110可弯曲或可折叠(foldable)的厚度范围，并且，当晶圆110的背表面变薄至具有小于约1微米的厚度时，加工误差(processerror)范围就会过小从而不容易控制该工艺，因此，小于约1微米的厚度不是优选的，而当晶圆110的背表面变薄至具有大于约50微米的厚度时，不可能获得具有可弯曲或可折叠且柔性结构的晶片170，因此，大于约50微米的厚度不是优选的。
因此，在本发明中，图6的晶圆110的背表面变薄以具有约1微米至50微米的厚度，如图7所示。因此，通过使晶圆110的背表面变薄，可以获得具有可弯曲或可折叠且柔性结构的晶圆170(下文中称作“柔性晶圆”)。
参见图8，从柔性晶圆(flexible wafer)170的一个表面移除第一载体150，并且将第二载体210附接到柔性晶圆170的背表面上。此处，移除第一载体110和附接第二载体210的顺序可以改变。
可以通过将紫外线辐射至柔性晶圆170的附接第一载体110的一个表面来移除第一载体110。如上所述通过使用紫外胶带160来附接第一载体110，使得可以通过辐射紫外线来移除第一载体110。
另外，将第二载体210附接至柔性晶圆170的背表面，并且第二载体210可以主要通过使用热释放胶带(thermal release tape)220来附接。原因在于，以下将描述通过提供热量来移除第二载体210。另外，附接第二载体210以容易地处理柔性晶圆170，第二载体210附接至柔性晶圆170的背表面，因此，第二载体210的材料可以不受限制。
参见图9，锯切支持件(sawing mount)230被附接至第二载体210的背表面。也就是说，锯切支持件230被附接至与柔性晶圆170的一个表面相对的第二载体210的背表面。因此，锯切支持件230、第二载体210和柔性晶圆170可以顺序地堆叠。在此情况下，柔性晶圆170的形成电路图案的一个表面可以被暴露。
此处，锯切支持件230为被附接的部件，用于在执行用于将下述晶圆级的结构分割(separate)成单独的晶粒(individual dies)的锯切工艺时支撑每个单独的晶粒。
另外，锯切支持件(sawing mount)230可以通过使用紫外胶带240来附接，以便在执行了下文将描述的用于将柔性晶圆170分割成单独的晶粒的锯切工艺之后，通过辐射紫外线来移除部分地暴露的紫外胶带240。也就是说，该锯切工艺需要被执行直至锯切支持件230的表面以便甚至移除(remove even)用于附接锯切支持件230的紫外胶带240。
另外，如上所述，由于通过热释放胶带(thermal release tape)220来附接第二载体210，所以在附接锯切支持件230时使用紫外胶带240。也就是说，当附接锯切支持件230时使用热释放胶带220，在锯切工艺中提供热量，在此情况下，锯切支持件230的表面可以被暴露，但是第二载体210可能被移除，因此，如上所述，通过使用紫外胶带240来附接锯切支持件230。
参见图10，执行该锯切(sawing)直到锯切支持件230的表面，使得晶圆级的柔性晶圆170被分割成单独的晶粒270。
也就是说，在图6至图9中，在晶圆级执行该工艺，使得通过执行如图10所示的锯切工艺，柔性晶圆170被分割成单独的晶粒270。
此处，该锯切工艺使用诸如金刚石砂轮(diamond wheel)的部件和紫外线的辐射，并且可以通过使用诸如金刚石砂轮的部件来锯切柔性晶片470，然后通过辐射紫外线来移除部分地暴露的紫外胶带240，来将柔性晶片470分割成单独的晶粒270
因此，在本发明中，执行该锯切工艺使得直到锯切支持件230的表面被暴露，并且通过执行该锯切工艺来将在晶圆级的柔性晶圆170分割成单独的晶粒270。
参见图11，将包含电线、具有柔性厚度且由柔性材料形成的布线基板(wiringsubstrate)310附接至执行了锯切的柔性晶圆170，也就是，各个晶粒270的一个表面上。
此处，布线基板310由具有柔性厚度的可弯曲或可折叠且柔性的材料形成，并且可以主要包括柔性印刷电路板。
另外，布线基板310和在单独的晶粒270中的每一个中的电路图案需要电连接。因此，在本发明中，如上所述，布线基板310被附接至单独的晶粒270中的每一个的一个表面，使得布线基板310的每个连接端子330分别与单独的晶粒270中的每一个的凸块130表面接触。
也就是说，从锯切支持件230拾取单独的晶粒270中的每一个并将单独的晶粒270中的每一个设置在布线基板310上，使得单独的晶粒270中的每一个的一个表面面向布线基板310的一个表面。此处，从锯切支持件230拾取单独的晶粒270中的每一个是在通过辐射紫外线使得紫外胶带240的粘合力变弱(weak)的状态下进行，使得可以容易地拾取单独的晶粒270中的每一个。
参见图12，从单独的晶粒270中的每一个，即为执行了锯切的晶片，的背表面移除第二载体210。
具体地，当移除第二载体210时，第二载体210为移除目标，使得可以通过提供热量来移除第二载体210。也就是说，如上所述，通过热释放胶带220来附接第二载体210，使得可以如上所述通过提供热量使热释放胶带220的粘合力变弱来移除第二载体210。
另外，在本发明中，由于通过锯切工艺将第二载体210彼此分离，可以通过使用移除胶带250来一次全部地(in a lump)移除第二载体210。也就是说，可以通过将移除胶带250附接至全部的彼此分离的第二载体，然后如上所述通过提供热量来使热释放胶带220的粘合力变弱来一次性全部地移除第二载体210。
因此，在本发明中，通过顺序地执行图6至图12中的过程，可以获得集成电路元件封装，即单独的晶粒270中的每一个均附接到布线基板310上的电子组件。具体地，由于布线基板310和单独的晶粒270中的每一个具有可弯曲或可折叠且柔性的结构，在本发明中可以获得具有柔性结构的电子组件，即单独的晶粒270中的每一个均附接到布线基板310上的柔性集成电路元件封装。
如上所述，在本发明中，可以通过使用紫外胶带160和240和热释放胶带220的粘合控制来获得具有柔性结构的电子组件，使得可以省去在转移附接(transfer attachment)中转移装置(transfer device)的使用。
图13至图19是示意性示出根据本发明又另一示例性实施例的用于制造具有柔性结构的电子组件的方法的截面图。
参见图13，载体450被附接到晶圆410的上面形成有电路图案的一个表面上。
此处，使用上面形成有电路图案的晶圆410的制造工艺可以在晶圆级执行，从形成电路图案的每一晶片410获得的柔性集成元件封装可以包括半导体器件，诸如存储器件和非存储器件、有源器件和无源器件，与电路图案电连接的凸块430可以形成在晶圆410的一个表面上。
另外，附接载体450以便容易地处理其上形成有电路图案的晶片410，并且，需要防止载体450向在晶圆410的一个表面上形成的电路图案施加电冲击，因此载体450可由绝缘材料形成。
另外，可以通过主要使用热释放胶带460将载体450附接至晶圆410的一个表面上。原因在于，通过提供热量来移除载体410，如下文所述。
参见图14，使晶圆410的背表面变薄。在此情况下，可以通过主要执行磨削来使晶片410的背表面变薄。
此处，晶片410的背表面的变薄可以被执行至晶片410可弯曲或可折叠的厚度范围，当使晶片410的背表面变薄至具有小于约1微米的厚度时，加工误差范围过小从而不容易控制工艺，因此，小于约1微米的厚度不是优选的，而当使晶片410的背表面变薄至具有大于约50微米的厚度时，不能获得具有可弯曲或可折叠且柔性结构的晶片470，因此，大于约50微米的厚度不是优选的。
因此，在本发明中，使图13中的晶片410的背表面变薄至具有约1微米至50微米的厚度，如图14所示。因此，可以通过使晶圆410的背表面变薄来获得具有可弯曲或可折叠且柔性结构的晶片470。
参见图15，锯切支持件510被附接到第二载体210柔性晶片470的执行了变薄的背表面上。因此，锯切支持件510、柔性晶片470和载体450可以顺序地堆叠。在此情况中，柔性晶片470的其上形成有电路图案的一个表面可以位于锯切支持件510与载体450之间。
此处，当执行用于将下文描述的在晶圆级的结构分割成单独的晶粒的锯切工艺时，锯切支持件510是被附接用于支撑单独的晶粒中的每一个的部件。
此处，可以通过使用紫外胶带530和晶粒附接膜(Die Attach Fillm，DAF)550来附接锯切支持件510。在此情况中，紫外胶带530被附接为面向锯切支持件510，DAF 550被附接为面向柔性晶圆470的一个表面。
此处，可以通过使用紫外胶带530来附接锯切支持件510，以便在执行了用于将柔性晶片470分割成单独的晶粒的锯切工艺之后通过辐射紫外线来移除部分地暴露的紫外胶带530，如下文描述。也就是说，锯切工艺需要执行直至锯切支持件510的表面以便甚至移除用于附接锯切支持件510的紫外胶带530。
另外，如上所述，由于载体450通过热释放胶带460来附接，所以在附接锯切支持件510时使用紫外胶带530。也就是说，当附接锯切支持件510时，使用热释放胶带460锯切支持件，在锯切工艺中提供热量，在此情况中，锯切支持件510的表面可以被暴露，但是载体450被移除，因此，如上所述，通过使用紫外胶带530来附接锯切支持件510。
参见图16，执行锯切直至锯切支持件510的表面，使得晶圆级的柔性晶片470被分割成单独的晶粒570。也就是说，在图13至图15中，在晶圆级执行该工艺，因此通过执行如图16所示的锯切工艺来将柔性晶片470分割成单独的晶粒470。
此处，锯切工艺使用诸如金刚石砂轮的部件和紫外线辐射，并且，通过使用诸如金刚石砂轮的部件锯切柔性晶圆170然后通过辐射紫外线来移除部分地暴露的紫外胶带，可以将柔性晶片470分割成单独的晶粒270。
因此，在本发明中，执行锯切工艺直至锯切支持件510的表面，并且可以通过执行锯切工艺将晶圆级的柔性晶片470分割成单独的晶粒570。
参见图17，通过锯切柔性晶片470获得的单独的晶粒570中的每一个被拾取并被设置在布线基板610上。
此处，布线基板610由具有柔性厚度的可弯曲或可折叠且柔性的材料形成，并且可以主要包括柔性印刷电路板。
另外，单独的晶粒570中的每一个可以设置为使得单独的晶粒570中的每一个的背表面面向布线基板610的一个表面。因此，单独的晶粒570中的每一个被设置为使得单独的晶粒570中的每一个的背表面面向布线基板610的一个表面，使得可以暴露载体450。
另外，单独的晶粒570中的每一个可以通过使用DAF 550被附接至布线基板610。也就是说，如图15所示通过预先制备DAF 550来将单独的晶粒570中的每一个附接至布线基板610。
参见图18，被附接至单独的晶粒570中的每一个的一个表面的载体450被移除，使得单独的晶粒570中的每一个的一个表面被暴露。
此处，通过将移除胶带650附接至具有暴露结构的载体450，然后通过提供热量来使热释放胶带460的粘合力变弱，可以移除载体450。也就是说，在通过施加热量使热释放胶带460的粘合力变弱的状态下，通过移除移除胶带650，可以将载体450一起移除。参见图19，将单独的晶粒570中的每一个的电路图案和布线基板610电连接。
此处，单独的晶粒570中的每一个的电路图案与布线基板610的电连接是将在单独的晶粒570中的每一个上形成的凸块430与在布线基板610上形成的连接端子630连接，并且主要通过使用导线670来将凸块430和连接端子630电连接。
因此，在本发明中，通过顺序地执行图13至图19的工艺，可以获得集成电路元件封装，即单独的晶粒570中的每一个被附接至布线基板610的电子组件。具体地，由于布线基板610和单独的晶粒570中的每一个具有可弯曲或可折叠且柔性的结构，因此在本发明中可以获得具有柔性结构的电子组件，即单独的晶粒570中的每一个被附接至布线基板610的柔性集成电路元件封装。
如上所述，在本发明中，可以通过使用紫外胶带530和热释放胶带460的粘合控制来获得柔性集成电路元件封装，因此，可以省去在转移附接中转移装置的使用。
尽管已经参考示例性实施例描述了本发明，但是本领域技术人员可以理解，可以在不偏离在所附权利要求书中所描述的本发明的精神和范围的前提下以各种方式修改和改变本发明。
<附图标记说明>
10：集成电路元件封装 11：第一基板
13、53：热传递部分 15：粘合膜
17：集成电路元件 19：第一垫片
20、21：第二基板 23：第二垫片
25：电线 30：热压装置
31：接合头 33：垫层材料
40：电子组件 110、410：晶片
130、430：凸块 160、240、530：紫外胶带
150、210、450：载体 170、470：柔性晶片
220、460：热释放胶带 230、510：锯切支持件
250、650：移除胶带 270、570：单独的晶粒
310、610：布线基板 330、630：连接端子
350：环氧树脂 550：晶粒附接膜
670：导线

Claims (15)

1.一种用于制造具有柔性结构的电子组件的方法，所述方法包括：
形成具有可弯曲或可展开且柔性的结构的集成电路元件封装，所述集成电路元件封装包括：第一基板，所述第一基板具有可弯曲或可展开且柔性的结构且具有能够传递热量的热传递部分被图案化的结构；集成电路元件，所述集成电路元件具有可弯曲或可展开且柔性的结构，并且所述集成电路元件的一个表面设置有可电连接的第一垫片；以及粘合膜，所述粘合膜具有可弯曲或可展开且柔性的结构且设置在所述基板与所述集成电路元件之间，使得所述基板被接合至所述集成电路元件；
形成第二基板，所述第二基板具有可弯曲或可展开且柔性的结构，并且所述第二基板的一个表面设置有可电连接的第二垫片；以及
执行热压工艺，以便使得所述集成电路元件的所述第一垫片与所述第二基板的所述第二垫片表面接触且将所述集成电路元件的所述第一垫片与所述第二基板的所述第二垫片电连接，并且使得所述集成电路元件封装与所述第二基板接触，其中，当执行所述热压工艺时，通过所述热传递部分将热量从所述第一基板传递至所述第二基板，
其中，所述第一基板包含聚酰亚胺(PI)膜，所述集成电路元件具有1微米至50微米的所述集成电路元件是可弯曲或可展开的厚度，并且，所述粘合膜包括双面胶带或晶粒接合附接膜。
2.根据权利要求1所述的方法，其中，所述热传递部分形成为具有热传递材料被填充在穿过所述第一基板的通孔内的结构。
3.根据权利要求1所述的方法，其中，所述热传递部分形成为具有热传递材料被埋设在所述第一基板中的结构。
4.根据权利要求3所述的方法，其中，所述热传递部分形成为具有一字结构或所述热传递部分以预定间隔设置的结构。
5.根据权利要求1所述的方法，其中，所述热传递部分包括选自由铜、铝和铁组成的组中的任意一种。
6.根据权利要求1所述的方法，其中，所述第二基板包括玻璃或柔性印刷电路板。
7.一种用于制造电子组件的方法，所述方法包括：
将第一载体附接至晶圆的上面形成有电路图案的一个表面上；
使所述晶圆的背表面变薄，使得所述晶圆具有所述晶圆可弯曲或可折叠的厚度；
从所述晶圆的一个表面移除所述第一载体并将第二载体附接至所述晶圆的背表面；
将锯切支持件附接至所述第二载体的背表面上，所述第二载体的背表面即为所述晶圆的一个表面的相对侧；
锯切所述晶圆直至所述锯切支持件的表面，使得所述晶圆被分割成单独的晶粒；
从所述锯切支持件拾取所述晶粒中的每一个并将所述晶粒中的每一个设置在布线基板上，使得所述晶粒中的每一个的一个表面面向所述布线基板的一个表面，所述布线基板具有电线、具有柔性厚度且由柔性材料形成；以及
从所述晶粒中的每一个的背表面移除所述第二载体，使得所述晶粒中的每一个的一个表面被暴露。
8.根据权利要求7所述的方法，其中，所述第一载体由绝缘材料形成。
9.根据权利要求7所述的方法，其中，通过使用紫外胶带来附接所述第一载体和所述锯切支持件，通过辐射紫外线来移除所述第一载体，以及通过辐射紫外线来执行直至所述锯切支持件的表面的锯切。
10.根据权利要求7所述的方法，其中，通过使用热释放胶带来附接所述第二载体，并且通过提供热量来移除所述第二载体。
11.一种用于制造电子组件的方法，所述方法包括：
将载体附接至晶圆的上面形成有电路图案的一个表面上；
使所述晶圆的背表面变薄，使得所述晶圆具有所述晶圆可弯曲或可折叠的厚度；
将锯切支持件附接至所述晶圆的执行变薄的背表面上；
锯切所述晶圆直至所述锯切支持件的表面，使得所述晶圆被分割成单独的晶粒；
从所述锯切支持件拾取所述晶粒中的每一个，并将所述晶粒中的每一个设置在布线基板上，使得所述晶粒中的每一个的背表面面向所述布线基板的一个表面，所述布线基板具有电线、具有柔性厚度且由柔性材料形成；
移除形成在所述晶粒中的每一个的一个表面上的所述载体，使得所述晶粒中的每一个的一个表面被暴露；以及
将所述晶粒中的每一个的电路图案与所述布线基板的所述电线电连接。
12.根据权利要求11所述的方法，其中，所述载体由绝缘材料形成。
13.根据权利要求11所述的方法，其中，通过使用热释放胶带来附接所述载体，并且通过提供热量来移除所述载体。
14.根据权利要求11所述的方法，其中，通过使用紫外胶带和晶粒附接膜来附接所述锯切支持件，并且通过辐射紫外线来执行直至所述锯切支持件的表面的锯切。
15.根据权利要求11所述的方法，其中，所述晶粒中的每一个的所述电路图案和所述布线基板的所述电线通过使用导线来电连接。
CN201480071977.0A 2013-10-30 2014-10-22 用于制造电子组件的方法 Pending CN105874580A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2013-0130082 2013-10-30
KR1020130130082A KR101532618B1 (ko) 2013-10-30 2013-10-30 전자 부품의 제조 방법
PCT/KR2014/009947 WO2015064953A1 (ko) 2013-10-30 2014-10-22 전자 부품의 제조 방법

Publications (1)

Publication Number Publication Date
CN105874580A true CN105874580A (zh) 2016-08-17

Family

ID=53004494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480071977.0A Pending CN105874580A (zh) 2013-10-30 2014-10-22 用于制造电子组件的方法

Country Status (4)

Country Link
US (1) US20160268226A1 (zh)
KR (1) KR101532618B1 (zh)
CN (1) CN105874580A (zh)
WO (1) WO2015064953A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106744660A (zh) * 2016-12-26 2017-05-31 电子科技大学 一种可拉伸柔性电子器件的制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3234992B1 (de) * 2016-01-29 2018-09-26 JENOPTIK Optical Systems GmbH Verfahren und vorrichtung zum herauslösen eines mikro-chips aus einem wafer und aufbringen des mikro-chips auf ein substrat
KR102237061B1 (ko) * 2017-03-28 2021-04-08 가부시키가이샤 신가와 전자부품 실장 장치
TWI671827B (zh) * 2017-03-30 2019-09-11 日商新川股份有限公司 接合裝置以及接合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031355A (ja) * 1998-07-07 2000-01-28 Nec Corp 半導体装置及びその製造方法
US20050135181A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20070254456A1 (en) * 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012146734A (ja) * 2011-01-07 2012-08-02 Panasonic Corp 半導体装置およびその製造方法ならびに実装体
KR101320973B1 (ko) * 2012-04-26 2013-10-23 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216990B1 (ko) * 1996-10-05 1999-09-01 윤종용 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
JP2005235825A (ja) * 2004-02-17 2005-09-02 Renesas Technology Corp 電子回路モジュール
KR20130040071A (ko) * 2011-10-13 2013-04-23 삼성전자주식회사 반도체 스택 패키지 장치
JP6093556B2 (ja) * 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
US9439326B1 (en) * 2015-05-28 2016-09-06 Hana Micron, Inc. Electronic components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031355A (ja) * 1998-07-07 2000-01-28 Nec Corp 半導体装置及びその製造方法
US20050135181A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20070254456A1 (en) * 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012146734A (ja) * 2011-01-07 2012-08-02 Panasonic Corp 半導体装置およびその製造方法ならびに実装体
KR101320973B1 (ko) * 2012-04-26 2013-10-23 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106744660A (zh) * 2016-12-26 2017-05-31 电子科技大学 一种可拉伸柔性电子器件的制作方法

Also Published As

Publication number Publication date
KR20150049468A (ko) 2015-05-08
US20160268226A1 (en) 2016-09-15
WO2015064953A1 (ko) 2015-05-07
KR101532618B1 (ko) 2015-07-09

Similar Documents

Publication Publication Date Title
US20090127686A1 (en) Stacking die package structure for semiconductor devices and method of the same
EP1119049A2 (en) Laminate type semiconductor apparatus
US20140131897A1 (en) Warpage Control for Flexible Substrates
TW200834846A (en) Semiconductor device and method for manufacturing the same
CN105874580A (zh) 用于制造电子组件的方法
Malik et al. Flip Chip integration of ultra-thinned dies in low-cost flexible printed electronics; the effects of die thickness, encapsulation and conductive adhesives
US9147600B2 (en) Packages for multiple semiconductor chips
CN103681458A (zh) 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN103632981B (zh) 配线板及配线板的制造方法
KR101261104B1 (ko) 반도체 장치 및 그 제조 방법
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
CN106711053A (zh) 薄芯片柔性封装方法及所制备的封装结构
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
CN101095225A (zh) 具有嵌入式散热体的半导体器件
CN108573933B (zh) 半导体装置及其制造方法
CN101771026B (zh) 用于堆叠晶片封装体的多晶片构造块
CN101656247A (zh) 半导体封装结构
CN104934296A (zh) 一种柔性基板弯折设备及方法
US10276487B1 (en) Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
JP2001345418A (ja) 両面実装構造体の製造方法及びその両面実装構造体
CN105742276A (zh) 一种采用三维集成封装的t/r组件的电源调制模块及其封装方法
CN110993517A (zh) 一种芯片堆叠封装方法及封装结构
TWI250597B (en) Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips
TW201110248A (en) Process for manufacturing semiconductor chip packaging module
KR20100093857A (ko) 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160817

WD01 Invention patent application deemed withdrawn after publication