WO2015064953A1 - 전자 부품의 제조 방법 - Google Patents

전자 부품의 제조 방법 Download PDF

Info

Publication number
WO2015064953A1
WO2015064953A1 PCT/KR2014/009947 KR2014009947W WO2015064953A1 WO 2015064953 A1 WO2015064953 A1 WO 2015064953A1 KR 2014009947 W KR2014009947 W KR 2014009947W WO 2015064953 A1 WO2015064953 A1 WO 2015064953A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
wafer
sawing
carrier
flexible
Prior art date
Application number
PCT/KR2014/009947
Other languages
English (en)
French (fr)
Inventor
임재성
김주형
Original Assignee
하나마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나마이크론(주) filed Critical 하나마이크론(주)
Priority to US15/033,700 priority Critical patent/US20160268226A1/en
Priority to CN201480071977.0A priority patent/CN105874580A/zh
Publication of WO2015064953A1 publication Critical patent/WO2015064953A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a method for manufacturing an electronic component, and more particularly, to a method for manufacturing an electronic component having a flexible structure that can be flexed or unfolded freely.
  • the integrated circuit device package having a flexible structure disclosed in Patent Application No. 2012-0043577 is mainly manufactured by the transfer attachment, a situation that requires a variety of research and development.
  • One object of the present invention is to provide a method for manufacturing an electronic component having a flexible structure that can be applied to bent or curved.
  • Another object of the present invention is to provide an integrated circuit device package having a flexible structure that can be bent or folded, but also by a method other than transfer attachment.
  • a method of manufacturing an electronic component having a flexible structure includes a first substrate having a structure in which a heat transfer part capable of heat transfer is patterned while being made of a flexible structure that can be bent or unfolded.
  • An integrated circuit device having a flexible structure capable of being stretched or unfolded and having a first pad electrically connected to one surface thereof, and a flexible structure that can be bent or unfolded, wherein the substrate and the integrated circuit device are bonded to each other.
  • the first substrate may include a polyimide (PI) film
  • the integrated circuit device may be bent or unfolded from 1 to 1.
  • the adhesive film may include a double-sided tape or an attach film for die bonding.
  • the heat transfer part may be formed to have a structure in which a heat transfer material is filled in a through hole passing through the first substrate.
  • the heat transfer part may be formed to have a structure in which a heat transfer material is embedded in the first substrate.
  • the thermal shear portion may have a straight structure or a structure arranged at regular intervals.
  • the heat transfer part may include any one selected from the group consisting of copper, aluminum and iron.
  • the second substrate may include a glass or a flexible printed circuit board.
  • thermocompression process may be performed at a temperature of 100 to 400 °C.
  • a method of manufacturing an electronic component having a flexible structure comprising: attaching a first carrier to one surface of a wafer on which a circuit pattern is formed; Thinning the back surface of the wafer such that the wafer has a thickness that can be bent or folded; Removing the first carrier from one side of the wafer and attaching a second carrier to the back side of the wafer; Attaching a sawing mount to a back side of the second carrier opposite the one side of the wafer; Sawing the wafer to the surface of the sawing mount such that the wafer is separated into individual dies; Picking up each of the dies from the sawing mount and placing them on the wiring board such that one surface of each of the dies faces the one surface of the wiring board made of flexible thickness and flexible material having electrical wiring; And removing the second carrier from the back side of each die so that one side of each die is exposed.
  • the first carrier may be made of an insulating material.
  • the first carrier and the sawing mount are attached using ultraviolet tape, and the first carrier is irradiated with ultraviolet rays. Removal, and sawing up to the surface of the sawing mount can be achieved by irradiating ultraviolet light.
  • the second carrier is attached using a thermal release tape, and the sawing mount and the second carrier are It can be removed by providing heat.
  • a method of manufacturing an electronic component having a flexible structure comprising: attaching a carrier to one surface of a wafer on which a circuit pattern is formed; Thinning the back surface of the wafer such that the wafer has a thickness that can be bent or folded; Attaching a sawing mount to a back surface of the wafer on which thinning has been performed; Sawing the wafer to the surface of the sawing mount such that the wafer is separated into individual dies; Picking up each of the dies from the sawing mount and placing them on the wiring board such that the back surface of each die faces one surface of a wiring board made of a flexible thickness and a flexible material having electrical wiring; Removing the carrier formed on one side of each die such that one side of each die is exposed; And electrically connecting the circuit pattern of each of the dies and the electrical wiring of the wiring board.
  • the carrier may be made of an insulating material.
  • the carrier can be attached using a thermal release tape, and the carrier can be removed by providing heat. have.
  • the sawing mount is attached using an ultraviolet tape and a die attach film, and sawing up to the surface of the sawing mount Can be achieved by irradiating ultraviolet light.
  • the circuit pattern of each of the die and the electrical wiring of the wiring board may be electrically connected using wires.
  • the flexible integrated circuit device package is not easy to transfer heat when the thermal bonding is performed by bonding to the flexible substrate due to the substrate and the adhesive film attached to the flexible integrated circuit device package.
  • the flexible integrated circuit device package may be more easily coupled to the flexible substrate by patterning a heat transfer part capable of heat transfer to a substrate attached to the flexible integrated circuit device package.
  • the method of manufacturing an electronic component having a flexible structure according to the present invention is more flexible by solving the problem of poor coupling due to heat transfer when performing a thermocompression bonding of a flexible integrated circuit device package and a flexible substrate.
  • the advantage that the electronic component which has a structure can be manufactured more easily can be expected.
  • a flexible integrated circuit device package can be manufactured by applying a method using an adhesive using a tape, not a method by transfer attachment.
  • the present invention utilizes the adhesive using the tape, so that the flexible integrated circuit device package can be manufactured without using the transfer device as in the transfer attachment method. Therefore, the present invention has the advantage of manufacturing a flexible integrated circuit device package by a simple method.
  • 1 to 3 are schematic cross-sectional views illustrating a method of manufacturing an electronic component having a flexible structure according to an embodiment of the present invention.
  • FIGS. 1 to 3 are schematic cross-sectional views showing an electronic component having a flexible structure obtained by the method for manufacturing an electronic component having the flexible structure of FIGS. 1 to 3.
  • FIG. 5 is a schematic cross-sectional view illustrating a method of manufacturing an electronic component having a flexible structure according to another embodiment of the present invention.
  • 6 to 12 are cross-sectional views schematically illustrating a method of manufacturing an electronic component having a flexible structure according to another embodiment of the present invention.
  • FIG. 13 to 19 are cross-sectional views schematically illustrating a method of manufacturing an electronic component having a flexible structure according to still another embodiment of the present invention.
  • 1 to 3 are schematic cross-sectional views illustrating a method of manufacturing an electronic component having a flexible structure according to an embodiment of the present invention.
  • the integrated circuit device package 10 may include a first substrate 11, an integrated circuit device 17, and an adhesive film 15, and may have a flexible structure that can be bent or unfolded.
  • the first substrate 11 is attached to the integrated circuit device package 10 and may have a flexible structure that can be bent or unfolded.
  • an example of the first substrate 11 may include a polyimide film.
  • the inclusion of the polyimide film as the first substrate 11 is because it must be firm to the heat applied during the thermo-compression process described later. That is, the first substrate 11 in the present invention should be made of a material having excellent heat resistance and a flexible material.
  • the first substrate 11 should be easy to transfer heat. This is because heat transfer should be easily performed to the second substrate in the thermocompression process described below. This is because the integrated circuit device package 10 and the second substrate are not coupled when heat transfer is not easily performed to the second substrate in the thermocompression process described below.
  • the first substrate 11 selects a polyimide film having excellent heat resistance as mentioned above, heat transfer may not be easily performed. That is, a polyimide film having excellent heat resistance is vulnerable to heat transfer.
  • the first substrate 11 is formed to have a structure in which the heat transfer part 13 capable of heat transfer is patterned. That is, in the present invention, the heat transfer part 13 is formed on the first substrate 11 so as to have a structure.
  • the heat transfer part 13 is not limited to its shape when formed to have a structure patterned on the first substrate 11.
  • the heat transfer part 13 of the present invention may be formed to have a structure in which a heat transfer material is filled in the through hole penetrating the first substrate 11.
  • heat transfer material that can be used as the heat transfer unit 13
  • copper, aluminum, iron, etc. may be mentioned, these may be used alone or used by mixing two or more.
  • the first substrate 11 attached to the integrated circuit device package 10 may be formed to have a flexible structure, and the heat transfer part 13 may be disposed on the first substrate 11. It can be formed to have.
  • the thermal shear portion 13 when the thermal shear portion 13 is formed in a through hole structure, process defects may occur due to a situation in which the first substrate 11 is bent when the first substrate 11 is gripped.
  • the heat transfer part 13 may be formed in a structure in which the heat transfer material is filled in the through hole.
  • the integrated circuit device 17 included in the integrated circuit device package 10 may include a semiconductor device such as a memory device, a non-memory device, or the like, and may also include an active device, a passive device, and the like.
  • the integrated circuit device 17 is formed to have a flexible structure that can be bent or unfolded.
  • the integrated circuit device 17 may include a silicon substrate having a thin thickness.
  • a silicon substrate having a thin thickness for use as the integrated circuit device 17 may be provided to have a thickness of about several tens of micrometers.
  • the thinnable thickness may be about 1.0 to 50 ⁇ m, preferably 5.0 to 50.0 ⁇ m. This is because, when the thickness of the integrated circuit device 17 is less than about 1.0 ⁇ m, the manufacture of the integrated circuit device 17 is not easy, and when the integrated circuit device 17 exceeds about 50 ⁇ m, This is because the bending is not easy.
  • the integrated circuit device 17 may be provided with a first pad 19 that is electrically connected to one surface. Accordingly, the integrated circuit device 17 may electrically connect the integrated circuit device 17 and the second substrate or the integrated circuit device 17 and the first substrate 11 to be described later through the first pad 19. It can have a structure that connects.
  • the first substrate 11 and the integrated circuit device using the adhesive film 15 so that the first substrate 11 and the integrated circuit device 17 are obtained as the integrated circuit device package 10). 17). That is, the adhesive film 15 is interposed between the first substrate 11 and the integrated circuit device 17 so that the first substrate 11 and the integrated circuit device 17 have an integrated structure. 1 The substrate 11 and the integrated circuit device 17 are bonded together.
  • the adhesion of the first substrate 11 and the integrated circuit device 17 is performed by first bonding the adhesive film 15 to the first substrate 11 and then performing a transfer process using a rotation-roll. Adhesion may be made to the adhesive film 15 in which the integrated circuit device 17 bonded to the rotation-roll is adhered to the first substrate 11.
  • the adhesive film 15 is formed to have a flexible structure that can be bent or unfolded.
  • examples of the adhesive film 15 include a double-sided tape or an attach film for die bonding.
  • the other surface of the integrated circuit device 17 may be disposed to adhere to the adhesive film 15. This is because the first pad 19 of the integrated circuit device 17 should have a structure exposed outward.
  • the first substrate 11, the integrated circuit device 17, and the adhesive film 15 are formed to have a flexible structure that can be bent or unfolded.
  • the integrated circuit device package 10 including the integrated circuit device 17 and the adhesive film 15 may also have a flexible structure that can be bent or unfolded.
  • the heat transfer part 13 is formed on the first substrate 11 so as to pattern the heat transfer part 13 to have an environment in which heat transfer occurs more easily during the thermocompression process described later.
  • the heat transfer part 13 is formed on the first substrate 11 so that the heat transfer part 13 is formed during a transfer process for adhering the integrated circuit device 17 to the first substrate 11. Since the state in which the first substrate 11 is bent is suppressed, the state in which the first substrate 11 is bent may be reduced to secure process stability.
  • a second substrate 20 is formed.
  • reference numerals 20 and 21 may be used interchangeably.
  • the second substrate 21 in the present invention also has a structure that can be bent or unfolded.
  • the second substrate 21 may include a glass or a flexible printed circuit board having a thin thickness.
  • the electronic component of the present invention including the second substrate 21 may be understood as a display element, and the second substrate 21 may be a flexible printed circuit board. In one case, it can be understood as a memory card that can be bent or opened.
  • the thermal compression process described later may be understood as a chip on glass (COG) process, and when the second substrate 21 is a flexible printed circuit board.
  • COG chip on glass
  • the thermocompression process described below can be understood as a COF (chip on flexible PCB) process.
  • a second pad 23 that may be electrically connected to one surface of the second substrate 21 may be provided. That is, in the present invention, the second substrate 21 is formed to have a structure that can be bent or unfolded, and has a second pad 23 electrically connected to one surface thereof. In this case, the second pad 23 may be formed to have a structure that is connected to the electrical wire 25.
  • the integrated circuit device package 10 having the flexible structure in FIG. 1 and the second substrate 20 having the flexible structure in FIG. 2 are combined. That is, the electronic component is formed by combining the integrated circuit device package 10 and the second substrate 20 to have an integrated structure.
  • the electronic component obtained by combining the integrated circuit device package 10 and the second substrate 20 to have an integral structure may have a flexible structure that can be bent or unfolded. It can be understood as a display element having a second, and when the second substrate 20 is a flexible printed circuit board, the electron obtained by combining the integrated circuit device package 10 and the second substrate 20 to have an integral structure
  • the product can be understood as a memory card having a flexible structure that can be bent or extended.
  • the integration of the integrated circuit device package 10 and the second substrate 20 may be mainly performed by performing a thermocompression bonding process.
  • the first pad 19 of the integrated circuit device 17 attached to the integrated circuit device package 10 and the second pad 23 of the second substrate 20 should be electrically connected to each other.
  • the thermocompression process for bonding the integrated circuit device package 10 and the second substrate 20 may be performed by the first pad 19 and the second substrate 20 of the integrated circuit device 17.
  • the second pad 23 may be in a state of being interviewed with each other.
  • thermocompression process can be accomplished by using a thermocompression apparatus 30 which is mainly provided with a bonding head 31 and a cushion material 33. Therefore, in the thermocompression process, the thermocompression device may be disposed on the first substrate 11 of the integrated circuit device package 10.
  • thermocompression process heat transfer is easily performed through the first substrate 11 of the integrated circuit device package 10 to the second substrate 20.
  • Combination of 20 can be made easier.
  • the heat transfer part 13 is formed on the first substrate 11 so as to have a structure for patterning the heat transfer part 13 through the first substrate 11 by the heat transfer part 13 during the thermocompression process.
  • Heat transfer to the second substrate 20 is made easier, and as a result, coupling of the integrated circuit device package 10 and the second substrate 20 can be more easily achieved.
  • the heat transfer part 13 is formed on the first substrate 11, the first substrate 11 and the adhesive film 15 below the first substrate 11 are formed during the thermocompression bonding process. Since the heat transfer is not easy from the second substrate 20 to the second substrate 20, the integrated circuit device package 10 and the second substrate 20 are not easily coupled. Accordingly, in the present invention, as mentioned above, the heat transfer part 13 is formed on the first substrate 11 so that the heat transfer part 13 is formed from the first substrate 11 through the heat transfer part 13 during the thermocompression bonding process. By sufficient heat transfer to (20), the coupling of the integrated circuit device package 10 and the second substrate 20 can be more easily achieved.
  • thermocompression temperature when the thermocompression temperature is less than about 100 ° C. in the performance of the thermocompression process, the thermocompression temperature is rather low, so that the integrated circuit device package 10 and the second substrate 20 are not easily coupled. In this case, when the thermal compression temperature exceeds about 400 ° C., the integrated circuit device package 10 and the second substrate 20 may have a serious thermal stress.
  • the thermocompression temperature during the thermocompression process may be adjusted to have about 100 to 400 ° C.
  • the integrated circuit device package 10 and the second substrate 20 may be more easily coupled to each other by performing the thermocompression bonding process. This is possible because, as mentioned, there is easy heat transfer by the heat transfer part 13 formed to have a patterning structure on the first substrate 11.
  • thermocompression process of FIG. 3 is performed on the integrated circuit device package 10 of FIG. 1 and the second substrate 20 of FIG. 2 as the electronic component 40 of the present invention. It is obtained by bonding to have a unitary structure by. That is, the electronic component 40 may be formed to have an integrated structure by combining the integrated circuit device package 10 and the second substrate 20 by performing a thermocompression bonding process.
  • the heat transfer part 13 formed on the first substrate 11 may facilitate heat transfer during the thermocompression process, so that the integrated circuit device package 10 and the second substrate 20 may be formed.
  • the heat transfer part 13 when provided with the electronic component 40 as shown in Figure 4 may be responsible for the heat dissipation function of the electronic component 40. That is, the heat transfer part 13 may perform a heat transfer function in the thermocompression process for forming the electronic component 40 and a heat release function in the electronic component 40.
  • the integrated circuit device package 10 having the flexible structure that can be bent or unfolded and the second substrate 20 having the flexible structure that can be bent or unfolded can be bent or unfolded as a whole.
  • An electronic component 40 having a flexible structure can be obtained.
  • the electronic component 40 forms a heat transfer part 13 while having a flexible structure that can be bent or unfolded
  • the electronic component 40 is responsible for a heat transfer function during the thermocompression bonding process so that the integrated circuit device package 10 and the second substrate are provided.
  • 20 can be more easily combined to have an integral structure, and can also be in charge of heat dissipation when the electronic component 40 is obtained, thereby minimizing thermal stress of the electronic component 40.
  • the integration is performed by patterning a heat transfer part 13 capable of heat transfer to the first substrate 11 attached to the integrated circuit device package 10.
  • the circuit device package 10 may be more easily coupled to the second substrate 20. Accordingly, in the method of manufacturing the electronic component 40 having the flexible structure of the present invention, when the integrated circuit device package 10 and the second substrate 20 are coupled by performing thermocompression bonding, the coupling is well performed due to heat transfer. By more easily solving the problem of not being able to easily manufacture the electronic component 40 having the recent flexible structure.
  • FIG. 5 is a schematic cross-sectional view illustrating a method of manufacturing an electronic component having a flexible structure according to another embodiment of the present invention.
  • the integrated circuit device package 10 of FIG. 5 has the same structure as the integrated circuit device package 10 of FIG. 1 except for the structure of the heat transfer part 53, the same reference numerals are used for the same components. The detailed description thereof will be omitted.
  • the heat transfer part 53 may be formed to have a structure embedded in the first substrate 11. That is, the heat transfer part 53 may be formed to have a structure in which a heat transfer material is embedded in the first substrate 11.
  • the heat transfer part 53 may be formed to have a structure embedded in the first substrate 11. An overhang that may occur at the inlet of the through hole when the heat transfer material is filled in the through hole in FIG. 1 or This is to prevent process defects such as voids or the like that may occur due to insufficient filling of the heat transfer material in the penetration.
  • the heat transfer part 53 may be formed to have a structure embedded in the first substrate 11.
  • the heat transfer part 53 formed to have a structure embedded in the first substrate 11 may be formed to have a straight structure along the horizontal direction of the first substrate 11 or may be arranged at regular intervals. It may be formed to have.
  • the heat transfer part 53 may be formed to have various structures.
  • 6 to 12 are cross-sectional views schematically illustrating a method of manufacturing an electronic component having a flexible structure according to another embodiment of the present invention.
  • the first carrier 150 is attached to one surface of the wafer 110 on which a circuit pattern is formed.
  • the manufacturing process using the wafer 110 on which the circuit pattern is formed may be performed at the wafer level, and the flexible integrated circuit device package obtained from each of the wafers 110 on which the circuit pattern is formed may be a semiconductor such as a memory device or a non-memory device.
  • a device 130 may include a device, an active device, a passive device, and the like, and a bump 130 may be formed on one surface of the wafer 110 to be electrically connected to a circuit pattern.
  • the first carrier 150 may be formed of an insulating material because it does not apply an electric shock to the circuit pattern formed on one surface of the wafer 110 by attaching for easy handling of the wafer 110 on which the circuit pattern is formed. have.
  • the attachment of the first carrier 150 on one surface of the wafer 110 may be mainly performed by using the ultraviolet tape 160. This is because the first carrier 150 is removed by ultraviolet irradiation as described later.
  • the back surface of the wafer 110 is thinned.
  • thinning of the back surface of the wafer 110 may be mainly performed by performing grinding.
  • the thinning of the back surface of the wafer 110 may be made to a range having a thickness capable of bending or folding the aforementioned wafer 110, and thinning the back surface of the wafer 110 to have a thickness of less than about 1 ⁇ m.
  • the process error range is too small to facilitate process control, and the wafer having a flexible structure that can be bent or folded when thinning the back surface of the wafer 110 to have a thickness exceeding about 50 ⁇ m. It is not preferable because (170) cannot be obtained.
  • the back surface of the wafer 110 is thinned to have a thickness of about 1 to 50 ⁇ m as shown in FIG. 7. Accordingly, by thinning the back surface of the wafer 110 mentioned above, a wafer 170 having a flexible structure that can be bent or folded (hereinafter, referred to as a “flexible wafer”) can be obtained.
  • the first carrier 150 is removed from one surface of the flexible wafer 170, and the second carrier 210 is attached to the rear surface of the flexible wafer 170.
  • the removal of the first carrier 110 and the attachment of the second carrier 210 are irrelevant in that order.
  • the first carrier 110 mentioned above may be removed by irradiating ultraviolet rays to one surface of the flexible wafer 170 to which the first carrier 110 is attached. As described above, since the first carrier 110 is attached using the ultraviolet tape 160, the first carrier 110 may be removed by irradiating ultraviolet rays.
  • the second carrier 210 may be attached to the rear surface of the flexible wafer 170, and may be attached using a thermal release tape 220. This is because the second carrier 210 is removed by providing heat as described below.
  • the second carrier 210 mentioned above is attached to the flexible wafer 170 for easy handling, and thus may not be limited in material because it is attached to the rear surface of the flexible wafer 170.
  • the sawing mount 230 is attached to the rear surface of the second carrier 210. That is, the sawing mount 230 is attached to the rear surface of the second carrier 210 opposite to one surface of the flexible wafer 170. Accordingly, the sawing mount 230, the second carrier 210, and the flexible wafer 170 may be sequentially stacked. In this case, one surface of the flexible wafer 170 on which the circuit pattern is formed may have an exposed structure.
  • the sawing mount 230 mentioned above is a member to be attached to support each of the individual dies when performing the sawing process of separating each of the individual dies from the wafer-level structure described below.
  • the sawing mount 230 mentioned above may be attached using an ultraviolet tape 240, which is performed after the sawing process of separating the flexible wafer 170 into individual dies as described below. This is to remove the partially exposed ultraviolet light tape 240 by ultraviolet irradiation. That is, the sawing process mentioned above should be made up to the surface of the sawing mount 230, to remove the ultraviolet tape 240 used for the attachment of the sawing mount 230.
  • the ultraviolet tape 240 is used to attach the sawing mount 230 because the second carrier 210 is attached by the thermal release tape 220. That is, when the thermal release tape 220 is used to attach the sawing mount 230, heat is provided in the sawing process mentioned above, in which case the exposure of the surface of the sawing mount 230 can be achieved but the second carrier Since the situation in which 210 is removed may occur, the sawing mount 230 is attached using the ultraviolet tape 240 as mentioned.
  • sawing is performed to the surface of sawing mount 230 such that the wafer-level flexible wafer 170 is separated into individual dies 270. That is, in the case of FIGS. 6 to 9, the process is performed at the wafer level, so that the individual dies 270 may be separated by performing the sawing process as shown in FIG. 10.
  • the sawing process mentioned above uses ultraviolet rays and a member such as a diamond wheel, and the like, the ultraviolet tape exposed by partially irradiating ultraviolet rays after sawing the flexible wafer 170 using a member such as a diamond wheel ( By removing 240).
  • a wiring wafer 310 made of a flexible thickness and a flexible material is attached to one surface of each of the sawed flexible wafer 170, that is, each of the individual dies 270.
  • the aforementioned wiring board 310 is made of a flexible thickness and a flexible material that can be bent or folded, and may mainly include a flexible printed circuit board.
  • each of the connection terminals 330 of the wiring board 310 and the bumps 130 of each of the individual dies 270 are interviewed with each other.
  • the wiring board 310 is attached. That is, each of the individual dies 270 is picked up from the sawing mount 230 and disposed on the wiring board 310 such that one surface of each of the aforementioned individual dies 270 faces one surface of the wiring board 310.
  • the second carrier 210 is removed from the back surface of each individual die 270, which is a sawing wafer.
  • the removal of the second carrier 210 may be achieved by providing heat since the second carrier 210 is a removal target. That is, as mentioned above, since the second carrier 210 is attached by the thermal release tape 220, the second carrier 210 may be weakened by providing heat as mentioned above to weaken the adhesive force of the thermal release tape 220. 210) can be removed.
  • the second carrier 210 since the second carrier 210 has a structure separated from each other by the aforementioned sawing process, the second carrier 210 may be removed in a batch using the removal tape 250. That is, the adhesive tape 250 is attached to both of the second carriers 210 having the structure separated from each other, and then heat is provided to weaken the adhesive force of the thermal release tape 220 as mentioned. ) Can be removed at once.
  • an integrated circuit device package that is, an electronic component, to which each individual die 270 is attached to the wiring board 310 may be obtained.
  • an integrated circuit device package that is, an electronic component, to which each individual die 270 is attached to the wiring board 310.
  • a flexible integrated circuit device package in which each of the individual dies 270 is attached to the wiring board 310 is provided. It is possible to obtain an electronic component having a flexible structure.
  • the electronic component having a flexible structure can be obtained through adhesion control using the ultraviolet tapes 160 and 240 and the thermal release tape 220, the use of the transfer apparatus as in transfer attachment is omitted. can do.
  • FIG. 13 to 19 are cross-sectional views schematically illustrating a method of manufacturing an electronic component having a flexible structure according to still another embodiment of the present invention.
  • the carrier 450 is attached to one surface of the wafer 410 on which the circuit pattern is formed.
  • the manufacturing process using the wafer 410 on which the circuit pattern is formed may be performed at the wafer level, and the flexible integrated circuit device package obtained from each of the wafers 410 on which the circuit pattern is formed may be a semiconductor such as a memory device or a non-memory device.
  • the device may include a device, an active device, a passive device, and the like, and a bump 430 may be formed on one surface of the wafer 410 to be electrically connected to a circuit pattern.
  • the carrier 450 may be attached to the wafer 410 on which the circuit pattern is formed for easy handling. Therefore, the carrier 450 may be made of an insulating material because electrical shock should not be applied to the circuit pattern formed on one surface of the wafer 410.
  • the attachment of the carrier 450 to one surface of the wafer 410 mentioned may be mainly by using the thermal release tape 460. This is because the carrier 450 is removed by providing heat as described below.
  • the back surface of the wafer 410 is thinned.
  • thinning of the back surface of the wafer 410 may be mainly performed by performing grinding.
  • the thinning of the back surface of the wafer 410 may be made to a range having a thickness capable of bending or folding the aforementioned wafer 410, and thinning the back surface of the wafer 410 to have a thickness of less than about 1 ⁇ m.
  • the wafer since the process error range is too small to facilitate the process control, the wafer has a flexible structure that can be bent or folded when thinning the back surface of the wafer 410 so as to have a thickness exceeding about 50 ⁇ m. It is not preferable because 470 cannot be obtained.
  • the back surface of the wafer 410 is thinned to have a thickness of about 1 to 50 ⁇ m as shown in FIG. 14.
  • a wafer 470 having a flexible structure that can be bent or folded can be obtained.
  • the sawing mount 510 is attached to the back surface of the flexible wafer 470 where thinning is performed.
  • the sawing mount 510, the flexible wafer 470, and the carrier 450 may be stacked in a sequential order.
  • one surface of the flexible wafer 470 on which the circuit pattern is formed may be located between the sawing mount 510 and the carrier 450.
  • the sawing mount 510 mentioned above is a member to be attached to support each of the individual dies when performing the sawing process of separating each of the individual dies from the wafer-level structure described below.
  • the sawing mount 510 may be attached using an ultraviolet tape 530 and a die attach film (DAF) 550.
  • the ultraviolet tape 530 is attached to face the sawing mount 510
  • the die attach film 550 is attached to face one surface of the flexible wafer 470.
  • the sawing mount 510 is attached using an ultraviolet tape 530, which is partially exposed after the sawing process of separating the flexible wafer 470 into individual dies as described below. This is to remove 530 by ultraviolet irradiation. That is, the sawing process mentioned above is to be made up to the surface of the sawing mount 510, so as to remove the ultraviolet tape 530 used to attach the sawing mount 510.
  • the use of the ultraviolet tape 530 in the attachment of the sawing mount 510 is because the carrier 450 is attached by the thermal release tape 460. That is, when the thermal release tape 460 is used to attach the sawing mount 510, heat is provided in the sawing process mentioned above. In this case, the surface of the sawing mount 510 may be exposed but the carrier 450 may be achieved. As mentioned above, a situation in which a) may be removed may be used to attach the sawing mount 510 using the ultraviolet tape 530.
  • sawing is performed to the surface of sawing mount 510 so that the wafer level flexible wafer 470 is separated into individual dies 570. That is, in the case of FIGS. 13 to 15, the process is performed at the wafer level, so that the individual dies 570 may be separated by performing the sawing process as shown in FIG. 16.
  • the aforementioned sawing process uses a member such as a diamond wheel or the like and irradiates with ultraviolet rays.
  • the ultraviolet tape is partially exposed by irradiating ultraviolet rays after sawing the flexible wafer 470 using a member such as a diamond wheel ( By removing 530.
  • the wafer-level flexible wafer 470 can be separated into individual dies 570, respectively. Can be.
  • each of the individual dies 570 obtained by sawing the flexible wafer 470 is picked up and placed on the wiring substrate 610.
  • the aforementioned wiring board 610 is made of a flexible thickness and a flexible material that can be bent or folded, and may mainly include a flexible printed circuit board.
  • each of the aforementioned individual dies 570 may be disposed such that the back surface of each of the individual dies 570 faces one surface of the wiring board 610. Accordingly, the carrier 450 may be exposed by arranging the back surface of each of the aforementioned individual dies 570 to face one surface of the wiring board 610.
  • attachment at the wiring substrate 610 to each of the individual dies 570 mentioned may be accomplished by the die attach film 550 mentioned. That is, as shown in FIG. 15, by attaching the die attach film 550 in advance, attachment to the wiring board 610 can be achieved.
  • the carrier 450 attached to one surface of each of the individual dies 570 is removed so that one surface of each of the individual dies 570 is exposed.
  • the removal of the aforementioned carrier 450 is performed by attaching the removal tape 650 to the carrier 450 having the exposed structure and then providing heat to thereby thermally release the tape 460 used to attach the carrier 450. It can be achieved by weakening the adhesion of. That is, the carrier 450 can be removed together by removing the aforementioned removal tape 650 while weakening the adhesion of the thermal release tape 460 mentioned by providing heat.
  • a circuit pattern of each of the individual dies 570 and the wiring board 610 are electrically connected to each other.
  • the electrical connection between the circuit pattern of each of the individual dies 570 and the wiring board 610 is formed between the bump 430 formed on each of the individual dies 570 and the connection terminal 630 formed on the wiring board 610. By connecting, it is mainly to connect electrically using the wire 670.
  • the processes of FIGS. 13 to 19 may be sequentially performed to obtain an integrated circuit device package, that is, an electronic component, to which each of the individual dies 570 is attached to the wiring board 610.
  • an integrated circuit device package that is, an electronic component
  • each of the wiring board 610 and the individual die 570 has a flexible structure that can be bent or folded
  • a flexible integrated circuit device package in which each of the individual dies 570 is attached to the wiring board 610 is provided. It is possible to obtain an electronic component having a flexible structure.
  • the flexible integrated circuit device package can be obtained through adhesion control using the ultraviolet tape 530 and the thermal release tape 460, the use of the transfer device can be omitted as in the transfer attachment. .
  • connection terminal 350 epoxy resin
  • die attach film 670 wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

유연한 구조를 갖는 전자 부품의 제조 방법은 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 열전달이 가능한 열전달부가 패터닝되는 구조를 갖는 제1 기판, 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 일면에 전기 연결이 가능한 제1 패드가 구비되는 집적회로 소자, 및 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 상기 기판과 상기 집적회로 소자가 서로 접착되도록 상기 기판과 상기 집적회로 소자 사이에 구비되는 접착 필름을 포함하는 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 집적회로 소자 패키지를 형성하는 단계; 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 일면에 전기 연결이 가능한 제2 패드가 구비되는 제2 기판을 형성하는 단계; 및 상기 집적회로 소자의 제1 패드와 상기 제2 기판의 제2 패드를 서로 면접시켜 전기적으로 연결시키면서 상기 제2 기판에 상기 집적회로 소자 패키지가 접착되도록 열압착(thermo-compression) 공정을 수행하고, 상기 열압착 공정을 수행할 때 상기 열전달부를 통하여 상기 제1 기판으로부터 상기 제2 기판으로 열전달이 이루어지는 단계를 포함할 수 있다.

Description

전자 부품의 제조 방법
본 발명은 전자 부품의 제조 방법에 관한 것으로써, 보다 상세하게는 자유자재로 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 전자 부품의 제조 방법에 관한 것이다.
현재 전자 산업은 그 응용 범위를 다양하게 넓혀가고 있다. 이에, 반도체 메모리 등과 같은 집적회로 소자에 대한 패키징 기술도 점점 고용량화, 박형화, 소형화 등에 대한 요구가 높아지고 있고, 이를 해결하기 위한 다양한 솔루션이 개발되고 있다. 특히, 최근에는 휘어짐이 가능한 유연한 집적회로 소자가 개발되고, 나아가 언급한 집적회로 소자를 구비하는 휘어짐이 가능한 유연한 집적회로 소자 패키지가 개발되고 있다.
그리고 본 출원인은 언급한 유연한 집적회로 소자 패키지를 발명하고, 이를 대한민국 특허청에 특허출원 제2012-0043584호, 특허출원 제2012-0043577호 등을 출원한 바 있다.
그러나 휘어짐이 가능한 유연한 집적회로 소자 패키지에 대한 기술은 아직도 개발 단계에 머물고 있고, 아울러 유연한 집적회로 소자 패키지를 탑재하는 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 전자 부품에 대한 기술 또한 개발 단계에 머물고 있다.
아울러, 특허출원 제2012-0043577호에 개시된 유연한 구조를 갖는 집적회로 소자 패키지는 주로 전사 부착에 의해 제조되는 것으로써, 다양한 연구 개발이 필요한 실정이다.
본 발명의 일 목적은 구부러지거나 또는 휘어진 곳에도 적용이 가능한 유연한 구조를 갖는 전자 부품의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 휘어지거나 접을 수 있는 유연한 구조를 갖는 집적회로 소자 패키지를 전사 부착이 아닌 다른 방법으로도 제조하는 것을 제공하는데 있다.
언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법은 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 열전달이 가능한 열전달부가 패터닝되는 구조를 갖는 제1 기판, 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 일면에 전기 연결이 가능한 제1 패드가 구비되는 집적회로 소자, 및 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 상기 기판과 상기 집적회로 소자가 서로 접착되도록 상기 기판과 상기 집적회로 소자 사이에 구비되는 접착 필름을 포함하는 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 집적회로 소자 패키지를 형성하는 단계; 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 일면에 전기 연결이 가능한 제2 패드가 구비되는 제2 기판을 형성하는 단계; 및 상기 집적회로 소자의 제1 패드와 상기 제2 기판의 제2 패드를 서로 면접시켜 전기적으로 연결시키면서 상기 제2 기판에 상기 집적회로 소자 패키지가 접착되도록 열압착(thermo-compression) 공정을 수행하고, 상기 열압착 공정을 수행할 때 상기 열전달부를 통하여 상기 제1 기판으로부터 상기 제2 기판으로 열전달이 이루어지는 단계를 포함할 수 있다.
언급한 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 제1 기판은 폴리이미드(PI : polyimide) 필름을 포함하고, 상기 집적회로 소자는 휘어지거나 펼칠 수 있는 1 내지 50㎛의 두께를 갖고, 상기 접착 필름은 양면 테이프 또는 다이 본딩용 어테치 필름을 포함할 수 있다.
언급한 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 열전달부는 상기 제1 기판을 관통하는 관통홀 내에 열전달 물질이 채워지는 구조를 갖도록 형성될 수 있다.
언급한 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 열전달부는 상기 제1 기판에 열전달 물질이 내장되는 구조를 갖도록 형성될 수 있다.
언급한 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 열전단부는 일자 구조를 갖거나 또는 일정 간격마다 배치되는 구조를 갖도록 형성될 수 있다.
언급한 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 열전달부는 구리, 알루미늄 및 철로 구성되는 그룹으로부터 선택되는 어느 하나를 포함할 수 있다.
언급한 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 제2 기판은 글래스 또는 플렉시블 인쇄회로기판을 포함할 수 있다.
언급한 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 열압착 공정은 100 내지 400℃의 온도에서 수행할 수 있다.
언급한 다른 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법은 회로 패턴이 형성된 웨이퍼의 일면에 제1 캐리어를 부착시키는 단계; 상기 웨이퍼가 휘거나 접을 수 있는 두께를 갖도록 상기 웨이퍼의 이면을 씨닝하는 단계; 상기 웨이퍼의 일면으로부터 상기 제1 캐리어를 제거시킴과 아울러 상기 웨이퍼의 이면에 제2 캐리어를 부착시키는 단계; 상기 웨이퍼의 일면과 반대편인 상기 제2 캐리어의 이면에 소잉용 마운트를 부착시키는 단계; 상기 웨이퍼가 개별 다이 각각으로 분리되도록 상기 웨이퍼를 상기 소잉용 마운트의 표면까지 소잉하는 단계; 상기 다이 각각의 일면이 전기 배선을 가지면서 유연한 두께 및 유연한 재질로 이루어지는 배선 기판의 일면을 향하도록 상기 다이 각각을 상기 소잉용 마운트로부터 픽업하여 상기 배선 기판에 배치시키는 단계; 및 상기 다이 각각의 일면이 노출되도록 상기 다이 각각의 이면으로부터 상기 제2 캐리어를 제거하는 단계를 포함할 수 있다.
언급한 본 발명의 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 제1 캐리어는 절연 재질로 이루어질 수 있다.
언급한 본 발명의 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 제1 캐리어 및 상기 소잉용 마운트는 자외선 테이프를 사용하여 부착시키고, 상기 제1 캐리어는 자외선을 조사시킴에 의해 제거하고, 그리고 상기 소잉용 마운트의 표면까지의 소잉은 자외선을 조사시킴에 의해 달성될 수 있다.
언급한 본 발명의 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 제2 캐리어는 써멀 릴리즈(thermal release) 테이프를 사용하여 부착시키고, 그리고 상기 소잉용 마운트 및 상기 제2 캐리어는 열을 제공함에 의해 제거할 수 있다.
언급한 다른 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법은 회로 패턴이 형성된 웨이퍼의 일면에 캐리어를 부착시키는 단계; 상기 웨이퍼가 휘거나 접을 수 있는 두께를 갖도록 상기 웨이퍼의 이면을 씨닝하는 단계; 상기 씨닝이 이루어진 상기 웨이퍼의 이면에 소잉용 마운트를 부착시키는 단계; 상기 웨이퍼가 개별 다이 각각으로 분리되도록 상기 웨이퍼를 상기 소잉용 마운트의 표면까지 소잉하는 단계; 상기 다이 각각의 이면이 전기 배선을 가지면서 유연한 두께 및 유연한 재질로 이루어지는 배선 기판의 일면을 향하도록 상기 다이 각각을 상기 소잉용 마운트로부터 픽업하여 상기 배선 기판에 배치시키는 단계; 상기 다이 각각의 일면이 노출되도록 상기 다이 각각의 일면에 형성된 상기 캐리어를 제거하는 단계; 및 상기 다이 각각의 회로 패턴과 상기 배선 기판의 전기 배선을 전기적으로 연결시키는 단계를 포함할 수 있다.
언급한 본 발명의 또 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 캐리어는 절연 재질로 이루어질 수 있다.
언급한 본 발명의 또 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 캐리어는 써멀 릴리즈(thermal release) 테이프를 사용하여 부착시키고, 그리고 상기 캐리어는 열을 제공함에 의해 제거할 수 있다.
언급한 본 발명의 또 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 소잉용 마운트는 자외선 테이프 및 다이 어태치 필름을 사용하여 부착시키고, 그리고 상기 소잉용 마운트의 표면까지의 소잉은 자외선을 조사시킴에 의해 달성될 수 있다.
언급한 본 발명의 또 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법에서, 상기 다이 각각의 회로 패턴과 상기 배선 기판의 전기 배선은 와이어를 사용하여 전기적으로 연결시킬 수 있다.
본 발명의 유연한 구조를 갖는 전자 부품의 제조 방법에 따르면, 유연한 집적회로 소자 패키지는 유연한 집적회로 소자 패키지에 부속되는 기판 및 접착 필름으로 인하여 유연한 기판에 열압착을 수행하여 결합시킬 때 열전달이 용이하지 않아 발생할 수 있는 문제점을 해결하기 위한 것으로써, 유연한 집적회로 소자 패키지에 부속되는 기판에 열전달이 가능한 열전단부를 패터닝함 의해 유연한 집적회로 소자 패키지를 유연한 기판에 보다 용이하게 결합시킬 수 있다.
따라서 본 발명의 유연한 구조를 갖는 전자 부품의 제조 방법은 열압착을 수행하여 유연한 집적회로 소자 패키지와 유연한 기판을 결합시킬 때 열전달로 인하여 결합이 잘 이루어지지 않는 문제점을 보다 용이하게 해결함으로써 최근의 유연한 구조를 갖는 전자 부품을 보다 용이하게 제조할 수 있는 이점을 기대할 수 있다.
또한, 본 발명의 유연한 구조를 갖는 전자 부품의 제조 방법에 따르면, 전사 부착에 의한 방법이 아닌 테이프를 사용한 점착을 이용한 방법을 적용하여 유연 집적회로 소자 패키지를 제조할 수 있다.
이와 같이, 본 발명은 테이프를 사용한 점착을 이용하기 때문에 전사 부착의 방법에서와 같이 전사 장치를 사용하지 않고도 유연 집적회로 소자 패키지를 제조할 수 있다. 따라서 본 발명은 간단한 방법으로도 유연 집적회로 소자 패키지를 제조할 수 있는 이점이 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법을 나타내는 개략적인 단면도들이다.
도 4는 도 1 내지 도 3의 유연한 구조를 갖는 전자 부품의 제조 방법에 의해 수득하는 유연한 구조를 갖는 전자 부품을 나타내는 개략적인 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법을 나타내는 개략적인 단면도이다.
도 6 내지 도 12는 본 발명의 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 13 내지 도 19는 본 발명의 또 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법을 개략적으로 나타내는 단면도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법을 나타내는 개략적인 단면도들이다.
도 1을 참조하면, 집적회로 소자 패키지(10)를 형성한다. 상기 집적회로 소자 패키지(10)는 제1 기판(11), 집적회로 소자(17) 및 접착 필름(15)을 포함할 수 있고, 그리고 휘어지거나 펼칠 수 있는 유연한 구조를 가질 수 있다.
상기 제1 기판(11)은 상기 집적회로 소자 패키지(10)에 부속되는 것으로써, 휘어지거나 펼칠 수 있는 유연한 구조로 이루어질 수 있다. 이에, 상기 제1 기판(11)의 예로서는 폴리이미드(polyimide) 필름을 포함할 수 있다. 이와 같이, 상기 제1 기판(11)으로 폴리이미드 필름을 포함하는 것은 후술하는 열압착(thermo-compression) 공정시 가해지는 열에 견고해야 하기 때문이다. 즉, 본 발명에서의 상기 제1 기판(11)은 내열성이 우수한 재질 및 유연한 재질로 이루어져야 한다.
그리고 상기 제1 기판(11)은 열전달이 용이해야 한다. 이는 후술하는 열압착 공정시 열전달이 제2 기판까지로 용이하게 이루어져야 하기 때문이다. 만약 후술하는 열압착 공정시 열전달이 제2 기판까지 용이하게 이루어지지 않을 경우 상기 집적회로 소자 패키지(10)와 제2 기판이 결합되지 않기 때문이다.
그러나 상기 제1 기판(11)은 언급한 바와 같이 내열성이 우수한 폴리이미드 필름 등을 선택하기 때문에 열전달이 용이하게 이루어지지 않을 수 있다. 즉, 내열성이 우수한 폴리이미드 필름 등의 경우 열전달에는 취약하기 때문이다.
이에, 본 발명에서는 열전달이 가능한 열전달부(13)가 패터닝되는 구조를 갖도록 제1 기판(11)을 형성한다. 즉, 본 발명에서는 상기 제1 기판(11)에 상기 열전달부(13)가 패터닝되는 구조를 갖도록 형성하는 것이다.
여기서, 상기 열전달부(13)는 상기 제1 기판(11)에 패터닝되는 구조를 갖도록 형성할 경우에는 그 모양에 한정되지 않는다. 이에, 본 발명에서의 상기 열전달부(13)는 상기 제1 기판(11)을 관통하는 관통홀 내에 열전달 물질이 채워지는 구조를 갖도록 형성할 수 있다.
그리고 상기 열전달부(13)로 사용할 수 있는 열전달 물질의 예로서는 구리, 알루미늄, 철 등을 들 수 있고, 이들은 단독으로 사용하거나 둘 이상을 혼합하여 사용할 수 있다.
이와 같이, 본 발명에서는 상기 집적회로 소자 패키지(10)에 부속되는 제1 기판(11)을 유연한 구조를 갖도록 형성함과 아울러 상기 제1 기판(11)에 열전달부(13)가 배치되는 구조를 갖도록 형성할 수 있다.
또한, 본 발명에서와 달리 상기 열전단부(13)를 관통홀 자체 구조로 형성할 경우에는 제1 기판(11)의 파지시 상기 제1 기판(11)이 휘어지는 상황이 발생함으로 인하여 공정 불량이 발생할 수 있기 때문에 본 발명에서는 언급한 바와 같이 상기 관통홀 내에 상기 열전달 물질이 채워지는 구조로 상기 열전달부(13)를 형성하는 것이다.
상기 집적회로 소자 패키지(10)에 부속되는 상기 집적회로 소자(17)는 메모리 소자, 비메모리 소자 등과 같은 반도체 소자를 포함할 수 있고, 이외에도 능동 소자, 수동 소자 등을 포함할 수 있다.
그리고 상기 집적회로 소자(17)의 경우에도 휘거나 펼칠 수 있는 유연한 구조를 갖도록 형성한다. 이에, 상기 집적회로 소자(17)는 얇은 두께를 갖는 실리콘 기판을 포함할 수 있다. 특히, 상기 집적회로 소자(17)로 사용하기 위한 얇은 두께를 갖는 실리콘 기판의 경우에는 약 수 내지 수십 ㎛의 두께를 갖도록 구비할 수 있다. 예를 들어, 휘어짐이 가능한 얇은 두께는 약 1.0 내지 50㎛일 수 있고, 바람직하게는 5.0 내지 50.0㎛일 수 있다. 이는, 상기 집적회로 소자(17)의 두께가 약 1.0㎛ 미만일 경우에는 상기 집적회로 소자(17)의 제조가 용이하지 않기 때문이고, 약 50㎛를 초과할 경우에는 상기 집적회로 소자(17)의 휘어짐이 용이하기 않기 때문이다.
아울러, 상기 집적회로 소자(17)는 일면에 전기적 연결이 가능한 제1 패드(19)가 구비될 수 있다. 이에, 상기 집적회로 소자(17)는 제1 패드(19)를 통하여 상기 집적회로 소자(17)와 후술하는 제2 기판 또는 상기 집적회로 소자(17)와 상기 제1 기판(11) 사이를 전기적으로 연결하는 구조를 가질 수 있다.
그리고 상기 제1 기판(11)과 상기 집적회로 소자(17)가 상기 집적회로 소자 패키지(10)로 수득되도록 상기 접착 필름(15)을 사용하여 상기 제1 기판(11)과 상기 집적회로 소자(17)를 접착시킨다. 즉, 상기 제1 기판(11)과 상기 집적회로 소자(17)가 일체 구조를 갖도록 상기 제1 기판(11)과 상기 집적회로 소자(17) 사이에 상기 접착 필름(15)을 개재시켜 상기 제1 기판(11)과 상기 집적회로 소자(17)를 접착시키는 것이다.
아울러, 상기 제1 기판(11)과 상기 집적회로 소자(17)의 접착은 상기 제1 기판(11)에 상기 접착 필름(15)을 먼저 접착시킨 후 회전-롤을 사용하는 전사 공정을 수행함에 의해 회전-롤에 접착되는 상기 집적회로 소자(17)를 상기 제1 기판(11)에 접착시킨 상기 접착 필름(15)으로 접착이 이루어질 수 있다.
여기서, 상기 접착 필름(15)의 경우에도 휘어지거나 펼칠 수 있는 유연한 구조를 갖도록 형성한다. 이에, 상기 접착 필름(15)의 예로서는 양면 테이프 또는 다이 본딩용 어태치 필름 등을 들 수 있다.
그리고 상기 접착 필름(15)을 사용한 상기 집적회로 소자(17)의 접착시 상기 집적회로 소자(17)의 타면이 상기 접착 필름(15)에 접착되도록 배치해야 한다. 이는, 상기 집적회로 소자(17)의 제1 패드(19)가 외부 방향으로 노출되는 구조를 가져야 하기 때문이다.
이와 같이, 본 발명에서는 상기 제1 기판(11), 상기 집적회로 소자(17) 및 상기 접착 필름(15) 모두를 휘어지거나 펼칠 수 있는 유연한 구조를 갖도록 형성함으로써 상기 제1 기판(11), 상기 집적회로 소자(17) 및 상기 접착 필름(15)으로 이루어지는 상기 집적회로 소자 패키지(10)도 휘어지거나 펼칠 수 있는 유연한 구조를 가질 수 있다.
아울러, 본 발명에서는 상기 제1 기판(11)에 상기 열전달부(13)가 패터닝되도록 형성함으로써 후술하는 열압착 공정의 수행시 열전달이 보다 용이하게 일어나는 환경을 가질 수 있다.
또한, 상기 제1 기판(11)에 상기 열전달부(13)가 패터닝되도록 형성함으로써 상기 제1 기판(11)에 상기 집적회로 소자(17)를 접착시키기 위한 전사 공정시 상기 열전달부(13)가 상기 제1 기판(11)이 휘어지는 상황을 억제하기 때문에 상기 제1 기판(11)이 휘어지는 상황을 감소시켜 공정 상의 안정성을 확보할 수 있는 이점도 있다.
도 2를 참조하면, 제2 기판(20)을 형성한다. 여기서, 상기 제2 기판(20)의 경우 도면 부호 20과 21을 혼용하여 표기할 수도 있다.
본 발명에서의 상기 제2 기판(21)의 경우에도 휘어지거나 펼칠 수 있는 구조를 갖는다. 이에, 상기 제2 기판(21)은 얇은 두께를 갖는 글래스 또는 플랙시블 인쇄회로기판 등을 포함할 수 있다.
여기서, 상기 제2 기판(21)이 글래스일 경우에는 상기 제2 기판(21)을 포함하는 본 발명의 전자 부품은 디스플레이 소자로 이해할 수 있고, 상기 제2 기판(21)이 플랙시블 인쇄회로기판일 경우에는 휘어지거나 펼침이 가능한 메모리 카드 등으로 이해할 수 있다.
또한, 상기 제2 기판(21)이 글래스일 경우에는 후술하는 열압착 공정을 씨오지(COG : chip on glass) 공정으로 이해할 수 있고, 상기 제2 기판(21)이 플랙시블 인쇄회로기판일 경우에는 후술하는 열압착 공정을 씨오에프(COF : chip on flexible PCB) 공정으로 이해할 수 있다.
그리고 상기 제2 기판(21)의 일면에도 전기 연결이 가능한 제2 패드(23)가 구비될 수 있다. 즉, 본 발명에서는 휘어지거나 펼칠 수 있는 구조로 이루어지면서 일면에 전기 연결이 가능한 제2 패드(23)가 구비되는 제2 기판(21)을 형성하는 것이다. 이때, 상기 제2 패드(23)는 전기 배선(25)과 연결되는 구조를 갖도록 형성될 수 있다.
도 3을 참조하면, 도 1에서의 유연한 구조를 갖는 집적회로 소자 패키지(10)와 도 2에서의 유연한 구조를 갖는 제2 기판(20)을 결합시킨다. 즉, 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)을 일체 구조를 갖도록 결합시켜 전자 부품을 형성하는 것이다. 여기서, 상기 제2 기판(20)이 글래스일 경우에는 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)을 일체 구조를 갖도록 결합시켜 수득하는 전자 부품은 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 디스플레이 소자 등으로 이해할 수 있고, 상기 제2 기판(20)이 플렉시블 인쇄회로기판일 경우에는 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)을 일체 구조를 갖도록 결합시켜 수득하는 전자 푸품은 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 메모리 카드 등으로 이해할 수 있다.
상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)의 결합은 주로 열압착 공정을 수행함에 의해 이루어질 수 있다. 이때, 상기 집적회로 소자 패키지(10)에 부속되는 집적회로 소자(17)의 제1 패드(19)와 상기 제2 기판(20)의 제2 패드(23)는 서로 전기적으로 연결되어야 한다. 이에, 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)의 결합을 위한 상기 열압착 공정은 상기 집적회로 소자(17)의 제1 패드(19)와 상기 제2 기판(20)의 제2 패드(23)를 서로 면접시킨 상태에서 이루어질 수 있다.
상기 열압착 공정은 주로 본딩 해드(bonding head)(31) 및 쿠션 머티리얼(cushion material)(33)을 구비하는 열압착 장치(30)를 사용함에 의해 달성될 수 있다. 따라서 상기 열압착 공정에서는 상기 집적회로 소자 패키지(10)의 제1 기판(11) 상에 열압착 장치를 배치시킨 상태에서 이루어질 수 있다.
따라서 상기 열압착 공정에서는 상기 집적회로 소자 패키지(10)의 제1 기판(11)을 통하여 상기 제2 기판(20)으로 열전달이 용이하게 이루어져야만 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)의 결합이 보다 용이하게 이루어질 수 있다.
이에, 본 발명에서는 상기 제1 기판(11)에 상기 열전달부(13)를 패터닝되는 구조를 갖도록 형성함으로써 상기 열압착 공정시 상기 열전달부(13)에 의해 상기 제1 기판(11)을 통하여 상기 제2 기판(20)으로 열전달이 보다 용이하게 이루어지고, 그 결과 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)의 결합을 보다 용이하게 달성할 수 있다.
만약 상기 제1 기판(11)에 상기 열전달부(13)가 형성되어 있지 않을 경우에는 상기 제1 기판(11) 및 그 하부의 접착 필름(15)이 상기 열압착 공정시 상기 제1 기판(11)으로부터 상기 제2 기판(20)으로 열전달이 용이하게 이루어지지 않기 때문에 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)의 결합이 잘 이루어지지 않는다. 따라서 본 발명에서는 언급한 바와 같이 상기 제1 기판(11)에 상기 열전달부(13)를 형성함으로써 상기 열압착 공정시 상기 열전달부(13)를 통하여 상기 제1 기판(11)으로부터 상기 제2 기판(20)으로 열전달이 충분하게 이루어짐에 의해 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)의 결합을 보다 용이하게 달성할 수 있는 것이다.
그리고 상기 열압착 공정의 수행에서 열압착 온도가 약 100℃ 미만일 경우에는 열압착 온도가 다소 낮기 때문에 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)의 결합이 용이하게 이루어지지 않는 문제점이 발생할 수 있고, 열압착 온도가 약 400℃를 초과할 경우에는 상기 집적회로 소자 패키지(10) 및 상기 제2 기판(20)이 열적 스트레스 등을 심각하게 받을 수 있는 문제점이 발생할 수 있다. 이에, 본 발명에서는 상기 열압착 공정시 열압착 온도를 약 100 내지 400℃를 갖도록 조정될 수 있다.
이와 같이, 본 발명에서는 상기 열압착 공정을 수행함에 의해 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)이 일체 구조를 갖도록 보다 용이하게 결합시킬 수 있다. 이는, 언급한 바와 같이 상기 제1 기판(11)에 패터닝 구조를 갖도록 형성하는 상기 열전달부(13)에 의한 용이한 열전달이 있기 때문에 가능하다.
도 4를 참조하면, 본 발명에서의 전자 부품(40)으로써 도 1에서의 상기 집적회로 소자 패키지(10)와 도 2에서의 상기 제2 기판(20)을 도 3에서의 열압착 공정을 수행함에 의해 일체 구조를 갖도록 결합시켜 수득한다. 즉, 상기 전자 부품(40)은 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)을 열압착 공정을 수행하여 결합시킴에 의해 일체 구조를 갖도록 형성할 수 있는 것이다.
여기서, 상기 제1 기판(11)에 형성되는 상기 열전달부(13)는 언급한 바와 같이 상기 열압착 공정시 열전달을 용이하게 함으로써 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)의 결합을 용이하게 할 수 있을 뿐만 아니라 도 4에서와 같이 상기 전자 부품(40)으로 구비될 경우 상기 전자 부품(40)의 열방출 기능을 담당할 수도 있다. 즉, 상기 열전달부(13)는 상기 전자 부품(40)의 형성을 위한 열압착 공정시에는 열전달 기능을 그리고 상기 전자 부품(40)으로의 구비시에는 열방출 기능을 할 수 있는 것이다.
이와 같이, 본 발명에서는 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 상기 집적회로 소자 패키지(10) 및 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 상기 제2 기판(20)으로 이루어짐에 따라 전체적으로도 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 전자 부품(40)을 수득할 수 있다. 특히, 상기 전자 부품(40)은 휘어지거나 펼칠 수 있는 유연한 구조를 가지면서도 열전달부(13)를 형성하기 때문에 열압착 공정시 열전달 기능을 담당하여 상기 집적회로 소자 패키지(10) 및 상기 제2 기판(20)을 일체 구조를 갖도록 보다 용이하게 결합시킬 수 있고, 아울러 전자 부품(40)의 수득시 열방출 기능을 담당하여 상기 전자 부품(40)의 열적 스트레스를 최소화할 수 있다.
따라서 본 발명의 유연한 구조를 갖는 전자 부품(40)의 제조 방법은 상기 집적회로 소자 패키지(10)에 부속되는 상기 제1 기판(11)에 열전달이 가능한 열전단부(13)를 패터닝함 의해 상기 집적회로 소자 패키지(10)를 상기 제2 기판(20)에 보다 용이하게 결합시킬 수 있다. 이에, 본 발명의 유연한 구조를 갖는 전자 부품(40)의 제조 방법은 열압착을 수행하여 상기 집적회로 소자 패키지(10)와 상기 제2 기판(20)을 결합시킬 때 열전달로 인하여 결합이 잘 이루어지지 않는 문제점을 보다 용이하게 해결함으로써 최근의 유연한 구조를 갖는 전자 부품(40)을 보다 용이하게 제조할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법을 나타내는 개략적인 단면도이다.
도 5에서의 집적회로 소자 패키지(10)는 열전달부(53)의 구조를 제외하고는 도 1에서의 집적회로 소자 패키지(10)와 동일한 구조를 갖기 때문에 동일 부품에 대해서는 동일 부호를 사용하고, 그 상세한 설명은 생략하기로 한다.
도 5를 참조하면, 열전달부(53)가 상기 제1 기판(11) 내에 내장되는 구조를 갖도록 형성할 수 있다. 즉, 상기 열전달부(53)는 상기 제1 기판(11)에 열전달 물질이 내장되는 구조를 갖도록 형성할 수 있는 것이다.
여기서, 상기 열전달부(53)는 상기 제1 기판(11) 내에 내장되는 구조를 갖도록 형성하는 것은 도 1에서의 관통홀 내에 열전달 물질을 채워 넣을 때 관통홀 입구에서 발생할 수 있는 오버행(overhang) 또는 관통내에 열전달 물질이 충분하게 채워지지 않음으로 발생할 수 있는 보이드(void) 등과 같은 공정 상의 결함을 방지하기 위함이다.
이에, 본 발명에서는 상기 열전달부(53)를 상기 제1 기판(11)에 내장되는 구조를 갖도록 형성할 수도 있는 것이다.
아울러, 상기 제1 기판(11)에 내장되는 구조를 갖도록 형성되는 상기 열전달부(53)는 상기 제1 기판(11)의 수평 방향을 따라 일자 구조를 갖도록 형성하거나 또는 일정 간격마다 배치되는 구조를 갖도록 형성할 수도 있다.
언급한 바와 같이, 본 발명에서는 상기 열전달부(53)를 다양한 구조를 갖도록 형성할 수도 있다.
도 6 내지 도 12 본 발명의 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 6을 참조하면, 회로 패턴이 형성된 웨이퍼(110)의 일면에 제1 캐리어(150)를 부착시킨다.
여기서, 회로 패턴이 형성된 웨이퍼(110)를 이용한 제조 공정은 웨이퍼 레벨에서 이루어지는 것일 수 있고, 회로 패턴이 형성된 웨이퍼(110) 각각으로부터 수득하는 유연 집적회로 소자 패키지는 메모리 소자, 비메모리 소자 등과 같은 반도체 소자, 능동 소자, 수동 소자 등을 포함할 수 있고, 또한 웨이퍼(110)의 일면에는 회로 패턴과 전기적으로 연결되는 범프(130)가 형성될 수 있다.
그리고 제1 캐리어(150)는 회로 패턴이 형성된 웨이퍼(110)의 용이한 핸들링을 위하여 부착하는 것으로써, 웨이퍼(110)의 일면에 형성된 회로 패턴에 전기적 충격을 가하지 않아야 하기 때문에 절연 재질로 이루어질 수 있다.
또한, 언급한 웨이퍼(110)의 일면에서의 제1 캐리어(150)의 부착은 주로 자외선 테이프(160)를 사용함에 의해 이루어질 수 있다. 이는, 후술하는 바와 같이 자외선 조사에 의해 제1 캐리어(150)를 제거하기 때문이다.
도 7을 참조하면, 웨이퍼(110)의 이면을 씨닝(thinning)한다. 이때, 언급한 웨이퍼(110)의 이면의 씨닝은 주로 그라인딩을 수행함에 의해 이루어질 수 있다.
여기서 웨이퍼(110)의 이면의 씨닝은 언급한 웨이퍼(110)를 휘거나 접을 수 있는 두께를 갖는 범위까지로 이루어질 수 있는 것으로써, 약 1㎛ 미만의 두께를 갖도록 웨이퍼(110)의 이면을 씨닝할 경우에는 공정 오차 범위가 너무 작아 공정 제어가 용이하지 않기 때문에 바람직하지 않고, 약 50㎛를 초과하는 두께를 갖도록 웨이퍼(110)의 이면을 씨닝할 경우에는 휘거나 접을 수 있는 유연한 구조를 갖는 웨이퍼(170)를 수득할 수 없기 때문에 바람직하지 않다.
따라서 본 발명에서는 언급한 도 6의 웨이퍼(110)를 대상으로 도 7에서와 같이 약 1 내지 50㎛의 두께를 갖도록 웨이퍼(110)의 이면을 씨닝하는 것이다. 이에, 언급한 웨이퍼(110)의 이면을 씨닝함에 따라 휘거나 접을 수 있는 유연한 구조를 갖는 웨이퍼(170)(이하, '유연 웨이퍼'라 한다)를 수득할 수 있다.
도 8을 참조하면, 유연 웨이퍼(170)의 일면으로부터 제1 캐리어(150)를 제거시킴과 아울러 유연 웨이퍼(170)의 이면에 제2 캐리어(210)를 부착시킨다. 여기서, 제1 캐리어(110)의 제거와 제2 캐리어(210)의 부착은 그 순서에 상관없다.
언급한 제1 캐리어(110)는 제1 캐리어(110)가 부착되는 유연 웨이퍼(170)의 일면으로 자외선을 조사시킴에 의해 제거할 수 있다. 이는, 언급한 바와 같이 제1 캐리어(110)를 자외선 테이프(160)를 사용하여 부착시켰기 때문에 자외선을 조사함에 의해 제거할 수 있는 것이다.
그리고 제2 캐리어(210)는 유연 웨이퍼(170)의 이면에 부착되는 것으로써, 주로 써멀 릴리즈(thermal release) 테이프(220)를 사용하여 부착시킬 수 있다. 이는, 후술하는 바와 같이 열을 제공함에 의해 제2 캐리어(210)를 제거하기 때문이다. 아울러, 언급한 제2 캐리어(210)는 유연 웨이퍼(170)의 용이한 핸들링을 위하여 부착하는 것으로써, 유연 웨이퍼(170)의 이면에 부착되기 때문에 재질적으로 한정되지 않을 수 있다.
도 9를 참조하면, 제2 캐리어(210)의 이면에 소잉용 마운트(230)를 부착시킨다. 즉, 유연 웨이퍼(170)의 일면과 반대편인 제2 캐리어(210)의 이면에 소잉용 마운트(230)를 부착시키는 것이다. 이에, 소잉용 마운트(230), 제2 캐리어(210), 및 유연 웨이퍼(170)가 순차적으로 적층되는 구조를 가질 수 있다. 이때, 회로 패턴이 형성된 유연 웨이퍼(170)의 일면은 노출되는 구조를 가질 수 있다.
여기서, 언급한 소잉용 마운트(230)는 후술하는 웨이퍼 레벨의 구조로부터 개별 다이 각각으로 분리시키는 소잉 공정을 수행할 때 개별 다이 각각을 지지하기 위하여 부착시키는 부재이다.
아울러, 언급한 소잉용 마운트(230)는 자외선 테이프(240)를 사용하여 부착시킬 수 있는 것으로써, 이는 후술하는 바와 같이 유연 웨이퍼(170)를 개별 다이 각각으로 분리시키는 소잉 공정을 수행한 이후에 부분적으로 노출되는 자외선 테이프(240)를 자외선 조사에 의해 제거하기 위함이다. 즉, 언급한 소잉 공정이 소잉용 마운트(230)의 표면까지 이루어져야 하는 것으로써, 소잉용 마운트(230)의 부착을 위하여 사용하는 자외선 테이프(240)까지를 제거하기 위함인 것이다.
또한, 언급한 바와 같이 소잉용 마운트(230)의 부착시 자외선 테이프(240)를 사용하는 것은 써멀 릴리즈 테이프(220)에 의해 제2 캐리어(210)가 부착되어 있기 때문이다. 즉, 소잉용 마운트(230)의 부착시 써멀 릴리즈 테이프(220)를 사용할 경우 언급한 소잉 공정에서 열을 제공하는데, 이 경우 소잉용 마운트(230)의 표면의 노출은 달성할 수 있으나 제2 캐리어(210)가 제거되는 상황이 발생할 수 있기 때문에 언급한 바와 같이 자외선 테이프(240)를 사용하여 소잉용 마운트(230)를 부착시키는 것이다.
도 10을 참조하면, 웨이퍼 레벨의 유연 웨이퍼(170)가 개별 다이(270) 각각으로 분리되도록 소잉용 마운트(230)의 표면까지 소잉을 수행한다. 즉, 도 6 내지 도 9의 경우 웨이퍼 레벨에서 공정이 이루어지는 것으로써, 도 10에서와 같이 소잉 공정을 수행함에 의해 개별 다이(270) 각각으로 분리시킬 수 있는 것이다.
여기서, 언급한 소잉 공정은 다이아몬드 휠 등과 같은 부재 및 자외선 조사를 이용하는 것으로써, 다이아몬드 휠 등과 같은 부재를 이용하여 유연 웨이퍼(170)를 소잉한 후 자외선을 조사시킴에 의해 부분적으로 노출되는 자외선 테이프(240)를 제거함으로써 달성할 수 있다.
이에, 본 발명에서는 소잉용 마운트(230)의 표면까지 노출되도록 소잉 공정을 수행하는 것으로써, 언급한 소잉 공정을 수행함에 의해 웨이퍼 레벨의 유연 웨이퍼(170)를 개별 다이(270) 각각으로 분리시킬 수 있다.
도 11을 참조하면, 소잉이 이루어진 유연 웨이퍼(170), 즉 개별 다이(270)들 각각의 일면에 전기 배선을 가지면서 유연한 두께 및 유연한 재질로 이루어지는 배선 기판(310)을 부착시킨다.
여기서, 언급한 배선 기판(310)은 휘어지거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 것으로써, 주로 연성인쇄회로기판을 포함할 수 있다.
아울러, 배선 기판(310)과 개별 다이(270) 각각에서의 회로 패턴은 전기적으로 연결되어야 한다. 이에, 배선 기판(310)의 연결 단자(330) 각각과 개별 다이(270) 각각의 범프(130)들을 서로 면접시키는 구조를 갖도록 본 발명에서는 언급한 바와 같이 개별 다이(270)들 각각의 일면에 배선 기판(310)을 부착시키는 것이다. 즉, 언급한 개별 다이(270) 각각의 일면이 배선 기판(310)의 일면을 향하도록 개별 다이(270) 각각을 소잉용 마운트(230)로부터 픽업하여 배선 기판(310)에 배치시키는 것이다.
여기서, 언급한 소잉용 마운트(230)로부터의 개별 다이(270) 각각의 픽업은 자외선을 조사함에 의해 자외선 테이프(240)의 접착력이 약화된 상태에서 수행하기 때문에 용이한 실시가 가능하다.
도 12를 참조하면, 소잉이 이루어진 웨이퍼인 개별 다이(270) 각각의 이면으로부터 제2 캐리어(210)를 제거한다.
특히, 언급한 제2 캐리어(210)의 제거에서는 제2 캐리어(210)가 제거 대상이기 때문에 열을 제공함에 의해 제2 캐리어(210)의 제거를 달성할 수 있다. 즉, 언급한 바와 같이 써멀 릴리즈 테이프(220)에 의해 제2 캐리어(210)가 부착되는 구조를 갖기 때문에 언급한 바와 같이 열을 제공하여 써멀 릴리즈 테이프(220)의 접착력을 약화시킴으로 제2 캐리어(210)를 제거할 수 있는 것이다.
아울러, 본 발명에서는 제2 캐리어(210)가 언급한 소잉 공정에 의해 서로 분리된 구조를 갖기 때문에 제거용 테이프(250)를 사용하여 일괄적으로 제거할 수 있다. 즉, 서로 분리된 구조를 갖는 제2 캐리어(210) 모두에 제거용 테이프(250)를 접착시킨 후 언급한 바와 같이 열을 제공하여 써멀 릴리즈 테이프(220)의 접착력을 약화시킴으로 제2 캐리어(210)를 일괄적으로 제거할 수 있는 것이다.
이에, 본 발명에서는 언급한 도 6 내지 도 12의 공정을 순차적으로 수행함으로써 배선 기판(310) 상에 개별 다이(270) 각각이 부착되는 집적회로 소자 패키지, 즉 전자 부품을 수득할 수 있다. 특히, 배선 기판(310) 및 개별 다이(270) 각각이 휘어지거나 접을 수 있는 유연한 구조를 갖기 때문에 본 발명에서는 배선 기판(310) 상에 개별 다이(270) 각각이 부착되는 유연 집적회로 소자 패키지인 유연한 구조를 갖는 전자 부품을 수득할 수 있는 것이다.
이와 같이, 본 발명에서는 자외선 테이프(160, 240) 및 써멀 릴리즈 테이프(220)를 사용하는 점착 제어를 통하여 유연한 구조를 갖는 전자 부품을 수득할 수 있기 때문에 전사 부착에서와 같이 전사 장치의 사용을 생략할 수 있다.
도 13 내지 도 19는 본 발명의 또 다른 실시예에 따른 유연한 구조를 갖는 전자 부품의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 13을 참조하면, 회로 패턴이 형성된 웨이퍼(410)의 일면에 캐리어(450)를 부착시킨다.
여기서, 회로 패턴이 형성된 웨이퍼(410)를 이용한 제조 공정은 웨이퍼 레벨에서 이루어지는 것일 수 있고, 회로 패턴이 형성된 웨이퍼(410) 각각으로부터 수득하는 유연 집적회로 소자 패키지는 메모리 소자, 비메모리 소자 등과 같은 반도체 소자, 능동 소자, 수동 소자 등을 포함할 수 있고, 또한 웨이퍼(410)의 일면에는 회로 패턴과 전기적으로 연결되는 범프(430)가 형성될 수 있다.
그리고 캐리어(450)는 회로 패턴이 형성된 웨이퍼(410)의 용이한 핸들링을 위하여 부착하는 것으로써, 웨이퍼(410)의 일면에 형성된 회로 패턴에 전기적 충격을 가하지 않아야 하기 때문에 절연 재질로 이루어질 수 있다.
또한, 언급한 웨이퍼(410)의 일면에서의 캐리어(450)의 부착은 주로 써멀 릴리즈 테이프(460)를 사용함에 의해 이루어질 수 있다. 이는, 후술하는 바와 같이 열을 제공함에 의해 캐리어(450)를 제거하기 때문이다.
도 14를 참조하면, 웨이퍼(410)의 이면을 씨닝(thinning)한다. 이때, 언급한 웨이퍼(410)의 이면의 씨닝은 주로 그라인딩을 수행함에 의해 이루어질 수 있다.
여기서 웨이퍼(410)의 이면의 씨닝은 언급한 웨이퍼(410)를 휘거나 접을 수 있는 두께를 갖는 범위까지로 이루어질 수 있는 것으로써, 약 1㎛ 미만의 두께를 갖도록 웨이퍼(410)의 이면을 씨닝할 경우에는 공정 오차 범위가 너무 작아 공정 제어가 용이하지 않기 때문에 바람직하지 않고, 약 50㎛를 초과하는 두께를 갖도록 웨이퍼(410)의 이면을 씨닝할 경우에는 휘거나 접을 수 있는 유연한 구조를 갖는 웨이퍼(470)를 수득할 수 없기 때문에 바람직하지 않다.
따라서 본 발명에서는 언급한 도 13의 웨이퍼(410)를 대상으로 도 14에서와 같이 약 1 내지 50㎛의 두께를 갖도록 웨이퍼(410)의 이면을 씨닝하는 것이다. 이에, 언급한 웨이퍼(410)의 이면을 씨닝함에 따라 휘거나 접을 수 있는 유연한 구조를 갖는 웨이퍼(470)를 수득할 수 있다.
도 15를 참조하면, 씨닝이 이루어진 유연 웨이퍼(470)의 이면에 소잉용 마운트(510)를 부착시킨다. 이에, 소잉용 마운트(510), 유연 웨이퍼(470), 및 캐리어(450)가 순착적으로 적층되는 구조를 가질 수 있다. 이때, 회로 패턴이 형성된 유연 웨이퍼(470)의 일면은 소잉용 마운트(510) 및 캐리어(450) 사이에 위치할 수 있다.
여기서, 언급한 소잉용 마운트(510)는 후술하는 웨이퍼 레벨의 구조로부터 개별 다이 각각으로 분리시키는 소잉 공정을 수행할 때 개별 다이 각각을 지지하기 위하여 부착시키는 부재이다.
그리고 언급한 소잉용 마운트(510)는 자외선 테이프(530) 및 다이 어태치 필름(die attach film : DAF)(550)을 사용하여 부착시킬 수 있다. 이때, 자외선 테이프(530)는 소잉용 마운트(510)를 향하도록 부착되고, 다이 어태치 필름(550)은 유연 웨이퍼(470)의 일면을 향하도록 부착된다.
여기서, 소잉용 마운트(510)는 자외선 테이프(530)를 사용하여 부착시키는데, 이는 후술하는 바와 같이 유연 웨이퍼(470)를 개별 다이 각각으로 분리시키는 소잉 공정을 수행한 이후에 부분적으로 노출되는 자외선 테이프(530)를 자외선 조사에 의해 제거하기 위함이다. 즉, 언급한 소잉 공정이 소잉용 마운트(510)의 표면까지 이루어져야 하는 것으로써, 소잉용 마운트(510)의 부착을 위하여 사용하는 자외선 테이프(530)까지를 제거하기 위함인 것이다.
또한, 언급한 바와 같이 소잉용 마운트(510)의 부착시 자외선 테이프(530)를 사용하는 것은 써멀 릴리즈 테이프(460)에 의해 캐리어(450)가 부착되어 있기 때문이다. 즉, 소잉용 마운트(510)의 부착시 써멀 릴리즈 테이프(460)를 사용할 경우 언급한 소잉 공정에서 열을 제공하는데, 이 경우 소잉용 마운트(510)의 표면의 노출은 달성할 수 있으나 캐리어(450)가 제거되는 상황이 발생할 수 있기 때문에 언급한 바와 같이 자외선 테이프(530)를 사용하여 소잉용 마운트(510)를 부착시키는 것이다.
도 16을 참조하면, 웨이퍼 레벨의 유연 웨이퍼(470)가 개별 다이(570) 각각으로 분리되도록 소잉용 마운트(510)의 표면까지 소잉을 수행한다. 즉, 도 13 내지 도 15의 경우 웨이퍼 레벨에서 공정이 이루어지는 것으로써, 도 16에서와 같이 소잉 공정을 수행함에 의해 개별 다이(570) 각각으로 분리시킬 수 있는 것이다.
여기서, 언급한 소잉 공정은 다이아몬드 휠 등과 같은 부재 및 자외선 조사를 이용하는 것으로써, 다이아몬드 휠 등과 같은 부재를 이용하여 유연 웨이퍼(470)를 소잉한 후 자외선을 조사시킴에 의해 부분적으로 노출되는 자외선 테이프(530)를 제거함으로써 달성할 수 있다.
이에, 본 발명에서는 소잉용 마운트(510)의 표면까지 노출되도록 소잉 공정을 수행하는 것으로써, 언급한 소잉 공정을 수행함에 의해 웨이퍼 레벨의 유연 웨이퍼(470)를 개별 다이(570) 각각으로 분리시킬 수 있다.
도 17을 참조하면, 유연 웨이퍼(470)를 소잉함에 의해 수득하는 개별 다이(570) 각각을 픽업(pick up)하여 배선 기판(610) 상에 배치시킨다.
여기서, 언급한 배선 기판(610)은 휘어지거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 것으로써, 주로 연성인쇄회로기판을 포함할 수 있다.
아울러, 언급한 개별 다이(570) 각각은 개별 다이(570) 각각의 이면이 배선 기판(610)의 일면을 향하도록 배치시킬 수 있다. 이에, 언급한 개별 다이(570) 각각의 이면이 배선 기판(610)의 일면을 향하도록 배치시킴에 의해 캐리어(450)가 노출되는 구조를 가질 수 있다.
또한, 언급한 개별 다이(570) 각각에 대한 배선 기판(610)에서의 부착은 언급한 다이 어태치 필름(550)에 의해 달성될 수 있다. 즉, 도 15에서와 같이 다이 어태치 필름(550)을 미리 준비함으로써 배선 기판(610)에서의 부착을 달성할 수 있는 것이다.
도 18을 참조하면, 개별 다이(570) 각각의 일면이 노출되도록 개별 다이(570) 각각의 일면에 부착된 캐리어(450)를 제거한다.
여기서, 언급한 캐리어(450)의 제거는 노출된 구조를 갖는 캐리어(450)에 제거용 테이프(650)를 부착시킨 후 열을 제공함에 의해 캐리어(450)의 부착시 사용한 써멀 릴리즈 테이프(460)의 접착력을 약화시킴에 의해 달성할 수 있다. 즉, 열을 제공함에 의해 언급한 써멀 릴리즈 테이프(460)의 접착력을 약화시킨 상태에서 언급한 제거용 테이프(650)를 제거함으로써 캐리어(450)가 함께 제거될 수 있는 것이다.
도 19를 참조하면, 개별 다이(570) 각각의 회로 패턴과 배선 기판(610)을 전기적으로 연결시킨다.
여기서, 언급한 개별 다이(570) 각각의 회로 패턴과 배선 기판(610)의 전기적 연결은 개별 다이(570) 각각에 형성된 범프(430)와 배선 기판(610)에 형성된 연결 단자(630) 사이를 연결시키는 것으로써, 주로 와이어(670)를 사용하여 전기적으로 연결시키는 것이다.
이에, 본 발명에서는 언급한 도 13내지 도 19의 공정을 순차적으로 수행함으로써 배선 기판(610) 상에 개별 다이(570) 각각이 부착되는 집적회로 소자 패키지, 즉 전자 부품을 수득할 수 있다. 특히, 배선 기판(610) 및 개별 다이(570) 각각이 휘어지거나 접을 수 있는 유연한 구조를 갖기 때문에 본 발명에서는 배선 기판(610) 상에 개별 다이(570) 각각이 부착되는 유연 집적회로 소자 패키지인 유연한 구조를 갖는 전자 부품을 수득할 수 있는 것이다.
이와 같이, 본 발명에서는 자외선 테이프(530) 및 써멀 릴리즈 테이프(460)를 사용하는 점착 제어를 통하여 유연 집적회로 소자 패키지를 수득할 수 있기 때문에 전사 부착에서와 같이 전사 장치의 사용을 생략할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
* 부호의 설명
10 : 집적회로 소자 패키지 11 : 제1 기판
13, 53 : 열전달부 15 : 접착 필름
17 : 집적회로 소자 19 : 제1 패드
20, 21 : 제2 기판 23 : 제2 패드
25 : 전기 배선 30 : 열압착 장치
31 : 본딩 헤드 33 : 큐선 머티리얼
40 : 전자 부품 110, 410 : 웨이퍼
130, 430 : 범프 160, 240, 530 : 자외선 테이프
150, 210, 450 : 캐리어 170, 470 : 유연 웨이퍼
220, 460 : 써멀 릴리즈 테이프
230, 510 : 소잉용 마운트 250, 650 : 제거용 테이프
270, 570 : 개별 다이 310, 610 : 배선 기판
330, 630 : 연결 단자 350 : 에폭시 수지
550 : 다이 어태치 필름 670 : 와이어

Claims (15)

  1. 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 열전달이 가능한 열전달부가 패터닝되는 구조를 갖는 제1 기판, 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 일면에 전기 연결이 가능한 제1 패드가 구비되는 집적회로 소자, 및 휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 상기 기판과 상기 집적회로 소자가 서로 접착되도록 상기 기판과 상기 집적회로 소자 사이에 구비되는 접착 필름을 포함하는 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 집적회로 소자 패키지를 형성하는 단계;
    휘어지거나 펼칠 수 있는 유연한 구조로 이루어지면서 일면에 전기 연결이 가능한 제2 패드가 구비되는 제2 기판을 형성하는 단계; 및
    상기 집적회로 소자의 제1 패드와 상기 제2 기판의 제2 패드를 서로 면접시켜 전기적으로 연결시키면서 상기 제2 기판에 상기 집적회로 소자 패키지가 접착되도록 열압착(thermo-compression) 공정을 수행하고, 상기 열압착 공정을 수행할 때 상기 열전달부를 통하여 상기 제1 기판으로부터 상기 제2 기판으로 열전달이 이루어지는 단계를 포함하고,
    상기 제1 기판은 폴리이미드(PI : polyimide) 필름을 포함하고, 상기 집적회로 소자는 휘어지거나 펼칠 수 있는 1 내지 50㎛의 두께를 갖고, 상기 접착 필름은 양면 테이프 또는 다이 본딩용 어테치 필름을 포함하는 것을 특징으로 하는 유연한 구조를 갖는 전자 부품의 제조 방법.
  2. 제1 항에 있어서, 상기 열전달부는 상기 제1 기판을 관통하는 관통홀 내에 열전달 물질이 채워지는 구조를 갖도록 형성되는 것을 특징으로 하는 유연한 구조를 갖는 전자 부품의 제조 방법.
  3. 제1 항에 있어서, 상기 열전달부는 상기 제1 기판에 열전달 물질이 내장되는 구조를 갖도록 형성되는 것을 특징으로 하는 유연한 구조를 갖는 전자 부품의 제조 방법.
  4. 제3 항에 있어서, 상기 열전단부는 일자 구조를 갖거나 또는 일정 간격마다 배치되는 구조를 갖도록 형성되는 것을 특징으로 하는 유연한 구조를 갖는 전자 부품의 제조 방법.
  5. 제1 항에 있어서, 상기 열전달부는 구리, 알루미늄 및 철로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 유연한 구조를 갖는 전자 부품의 제조 방법.
  6. 제1 항에 있어서, 상기 제2 기판은 글래스 또는 플렉시블 인쇄회로기판을 포함하는 것을 특징으로 하는 유연한 구조를 갖는 전자 부품의 제조 방법.
  7. 회로 패턴이 형성된 웨이퍼의 일면에 제1 캐리어를 부착시키는 단계;
    상기 웨이퍼가 휘거나 접을 수 있는 두께를 갖도록 상기 웨이퍼의 이면을 씨닝하는 단계;
    상기 웨이퍼의 일면으로부터 상기 제1 캐리어를 제거시킴과 아울러 상기 웨이퍼의 이면에 제2 캐리어를 부착시키는 단계;
    상기 웨이퍼의 일면과 반대편인 상기 제2 캐리어의 이면에 소잉용 마운트를 부착시키는 단계;
    상기 웨이퍼가 개별 다이 각각으로 분리되도록 상기 웨이퍼를 상기 소잉용 마운트의 표면까지 소잉하는 단계;
    상기 다이 각각의 일면이 전기 배선을 가지면서 유연한 두께 및 유연한 재질로 이루어지는 배선 기판의 일면을 향하도록 상기 다이 각각을 상기 소잉용 마운트로부터 픽업하여 상기 배선 기판에 배치시키는 단계; 및
    상기 다이 각각의 일면이 노출되도록 상기 다이 각각의 이면으로부터 상기 제2 캐리어를 제거하는 단계를 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  8. 제7 항에 있어서, 상기 제1 캐리어는 절연 재질로 이루어지는 것을 특징으로 하는 전자 부품의 제조 방법.
  9. 제7 항에 있어서, 상기 제1 캐리어 및 상기 소잉용 마운트는 자외선 테이프를 사용하여 부착시키고, 상기 제1 캐리어는 자외선을 조사시킴에 의해 제거하고, 그리고 상기 소잉용 마운트의 표면까지의 소잉은 자외선을 조사시킴에 의해 달성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  10. 제7 항에 있어서, 상기 제2 캐리어는 써멀 릴리즈(thermal release) 테이프를 사용하여 부착시키고, 그리고 상기 제2 캐리어는 열을 제공함에 의해 제거하는 것을 특징으로 하는 전자 부품의 제조 방법.
  11. 회로 패턴이 형성된 웨이퍼의 일면에 캐리어를 부착시키는 단계;
    상기 웨이퍼가 휘거나 접을 수 있는 두께를 갖도록 상기 웨이퍼의 이면을 씨닝하는 단계;
    상기 씨닝이 이루어진 상기 웨이퍼의 이면에 소잉용 마운트를 부착시키는 단계;
    상기 웨이퍼가 개별 다이 각각으로 분리되도록 상기 웨이퍼를 상기 소잉용 마운트의 표면까지 소잉하는 단계;
    상기 다이 각각의 이면이 전기 배선을 가지면서 유연한 두께 및 유연한 재질로 이루어지는 배선 기판의 일면을 향하도록 상기 다이 각각을 상기 소잉용 마운트로부터 픽업하여 상기 배선 기판에 배치시키는 단계;
    상기 다이 각각의 일면이 노출되도록 상기 다이 각각의 일면에 형성된 상기 캐리어를 제거하는 단계; 및
    상기 다이 각각의 회로 패턴과 상기 배선 기판의 전기 배선을 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
  12. 제11 항에 있어서, 상기 캐리어는 절연 재질로 이루어지는 것을 특징으로 하는 전자 부품의 제조 방법.
  13. 제11 항에 있어서, 상기 캐리어는 써멀 릴리즈(thermal release) 테이프를 사용하여 부착시키고, 그리고 상기 캐리어는 열을 제공함에 의해 제거하는 것을 특징으로 하는 전자 부품의 제조 방법.
  14. 제11 항에 있어서, 상기 소잉용 마운트는 자외선 테이프 및 다이 어태치 필름을 사용하여 부착시키고, 그리고 상기 소잉용 마운트의 표면까지의 소잉은 자외선을 조사시킴에 의해 달성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  15. 제11 항에 있어서, 상기 다이 각각의 회로 패턴과 상기 배선 기판의 전기 배선은 와이어를 사용하여 전기적으로 연결시키는 것을 특징으로 하는 전자 부품의 제조 방법.
PCT/KR2014/009947 2013-10-30 2014-10-22 전자 부품의 제조 방법 WO2015064953A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/033,700 US20160268226A1 (en) 2013-10-30 2014-10-22 Method for Manufacturing Electronic Component
CN201480071977.0A CN105874580A (zh) 2013-10-30 2014-10-22 用于制造电子组件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0130082 2013-10-30
KR1020130130082A KR101532618B1 (ko) 2013-10-30 2013-10-30 전자 부품의 제조 방법

Publications (1)

Publication Number Publication Date
WO2015064953A1 true WO2015064953A1 (ko) 2015-05-07

Family

ID=53004494

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/009947 WO2015064953A1 (ko) 2013-10-30 2014-10-22 전자 부품의 제조 방법

Country Status (4)

Country Link
US (1) US20160268226A1 (ko)
KR (1) KR101532618B1 (ko)
CN (1) CN105874580A (ko)
WO (1) WO2015064953A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6301565B1 (ja) * 2016-01-29 2018-03-28 イエーノプティーク オプティカル システムズ ゲーエムベーハー マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
CN106744660A (zh) * 2016-12-26 2017-05-31 电子科技大学 一种可拉伸柔性电子器件的制作方法
CN110709971B (zh) * 2017-03-28 2023-07-25 株式会社新川 电子零件封装装置
TWI671827B (zh) * 2017-03-30 2019-09-11 日商新川股份有限公司 接合裝置以及接合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025884A (ko) * 1996-10-05 1998-07-15 김광호 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
JP2000031355A (ja) * 1998-07-07 2000-01-28 Nec Corp 半導体装置及びその製造方法
JP2012146734A (ja) * 2011-01-07 2012-08-02 Panasonic Corp 半導体装置およびその製造方法ならびに実装体
KR20130040071A (ko) * 2011-10-13 2013-04-23 삼성전자주식회사 반도체 스택 패키지 장치
KR101320973B1 (ko) * 2012-04-26 2013-10-23 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319633B2 (en) * 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005235825A (ja) * 2004-02-17 2005-09-02 Renesas Technology Corp 電子回路モジュール
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP6093556B2 (ja) * 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
US9439326B1 (en) * 2015-05-28 2016-09-06 Hana Micron, Inc. Electronic components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025884A (ko) * 1996-10-05 1998-07-15 김광호 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
JP2000031355A (ja) * 1998-07-07 2000-01-28 Nec Corp 半導体装置及びその製造方法
JP2012146734A (ja) * 2011-01-07 2012-08-02 Panasonic Corp 半導体装置およびその製造方法ならびに実装体
KR20130040071A (ko) * 2011-10-13 2013-04-23 삼성전자주식회사 반도체 스택 패키지 장치
KR101320973B1 (ko) * 2012-04-26 2013-10-23 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
CN105874580A (zh) 2016-08-17
US20160268226A1 (en) 2016-09-15
KR20150049468A (ko) 2015-05-08
KR101532618B1 (ko) 2015-07-09

Similar Documents

Publication Publication Date Title
WO2015064953A1 (ko) 전자 부품의 제조 방법
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
WO2012150817A2 (en) Method for manufacturing printed circuit board
WO2019124994A1 (ko) 변형필름을 이용한 전사방법
WO2013162173A1 (ko) 집적 회로 소자 패키지들 및 집적 회로 소자 패키지들의 제조 방법들
US20120045611A1 (en) Composite Carrier Structure
WO2014182120A1 (ko) 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
JP2010118373A (ja) 半導体装置の製造方法
WO2019146819A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법 및 디스플레이 장치
WO2019225940A1 (ko) 스트레쳐블 디스플레이 및 그 제조방법
WO2019039848A1 (ko) 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
WO2015140595A1 (zh) 制造半导体装置的方法
JP2019080063A (ja) 電子装置及びその製造方法
WO2019004620A1 (ko) 본딩 헤드 및 이를 갖는 본딩 장치
WO2018012783A1 (ko) 반도체 후공정용 척 플레이트, 상기 척 플레이트를 갖는 척 구조물 및 척 구조물을 갖는 칩 분리 장치
WO2016013904A1 (ko) 인쇄회로기판
WO2014092248A1 (ko) 유연 집적 회로 소자 패키지들을 구비하는 메모리 카드 시스템들 및 메모리 카드 시스템들의 제조 방법들
WO2020218726A1 (ko) 스트레처블 회로기판
WO2018147515A1 (ko) 마그네틱 콜렛의 제조방법
WO2019088323A1 (ko) 전사 부재를 이용한 전자 소자의 적층 구조, 상기 전자 소자의 제작을 위한 전사 장비 및 상기 전자 소자의 제조 방법
WO2021101341A1 (ko) 소자 전사방법 및 이를 이용한 전자패널 제조방법
WO2020189873A1 (ko) 반도체 패키지 제조공정을 위한 접착 테이프 및 그 제조방법
WO2021145522A1 (en) Method of manufacturing display apparatus, display apparatus, and structure for manufacturing display apparatus
WO2022045467A1 (ko) 하이브리드 필름형 히터 제조방법 및 하이브리드 필름형 히터
US10943860B2 (en) Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14857986

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15033700

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 14857986

Country of ref document: EP

Kind code of ref document: A1