CN105845166B - 半导体集成电路器件及驱动其的方法 - Google Patents

半导体集成电路器件及驱动其的方法 Download PDF

Info

Publication number
CN105845166B
CN105845166B CN201510627477.7A CN201510627477A CN105845166B CN 105845166 B CN105845166 B CN 105845166B CN 201510627477 A CN201510627477 A CN 201510627477A CN 105845166 B CN105845166 B CN 105845166B
Authority
CN
China
Prior art keywords
unit
transistor
pmos transistor
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510627477.7A
Other languages
English (en)
Other versions
CN105845166A (zh
Inventor
黄正太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105845166A publication Critical patent/CN105845166A/zh
Application granted granted Critical
Publication of CN105845166B publication Critical patent/CN105845166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

公开了一种具有用于检测半导体器件的退化的功能的半导体集成电路器件及驱动其的方法。半导体集成电路器件包括：NMOS晶体管，电耦接到PMOS晶体管且被配置为与PMOS晶体管一起构成反相器；第一应力施加单元，电耦接到PMOS晶体管，且被配置为施加应力到PMOS晶体管；以及第二应力施加单元，电耦接到NMOS晶体管，且被配置为施加应力到NMOS晶体管。

Description

半导体集成电路器件及驱动其的方法
相关申请的交叉引用
本申请要求于2015年1月30日向韩国知识产权局提交的申请号为10-2015-0015408的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
技术领域
本发明构思涉及一种半导体集成电路器件及驱动其的方法，更具体地，涉及包括用于检测半导体器件的退化的功能的半导体集成电路器件及驱动其的方法。
背景技术
致使半导体器件退化的偏压-温度不稳定(在下文中称作BTI)特性可以降低半导体器件的寿命。
目前，为了检测BTI特性，通过施加各种应力源到CMOS反相器电路来测量退化程度。在BTI的退化程度可以根据应力电压、温度或波转换周期等而改变。在其中接收到应力的晶体管的特性(例如，阈值电压和驱动电流Idsat等)可以改变。
众所周知，CMOS反相器被配置为NMOS晶体管和PMOS晶体管的组合。因此，当应力施加到CMOS晶体管时，基于输出节点(其为NMOS晶体管和PMOS晶体管的连接节点)中的电流的量来测量CMOS反相器的退化程度。
通过上述的方法仅可以呈现NMOS晶体管和PMOS晶体管的综合应力，而难以测量NMOS晶体管和PMOS晶体管中的每个的退化程度。
发明内容
根据一个实施例，提供有半导体集成电路器件。半导体集成电路器件可以包括：NMOS晶体管，电耦接到PMOS晶体管，且被配置为与PMOS晶体管一起构成反相器。半导体集成电路器件也可以包括：第一应力施加单元，电耦接到PMOS晶体管，且被配置为施加应力到PMOS晶体管。半导体集成电路器件也可以包括：第二应力施加单元，电耦接到NMOS晶体管，且被配置为施加应力到NMOS晶体管。
根据一个实施例，提供有半导体集成电路器件。半导体集成电路器件可以包括：反相器，包括PMOS晶体管和NMOS晶体管。半导体集成电路器件也可以包括：输入单元，被配置为将输入信号传送到PMOS晶体管和NMOS晶体管的栅极。半导体集成电路器件也可以包括：第一应力施加单元，电耦接在PMOS晶体管的栅极与漏极之间，且被配置为施加应力到PMOS晶体管。半导体集成电路器件也可以包括：第二应力施加单元，电耦接在NMOS晶体管的栅极与漏极之间，且被配置为施加应力到NMOS晶体管。而且，半导体集成电路器件可以包括：第一输出端子单元，从反相器的输出节点引出。半导体集成电路器件也可以包括：第二输出端子单元，从PMOS晶体管的源极节点引出。此外，半导体集成电路器件也可以包括：回路形成单元，被配置为将NMOS晶体管的源极节点与第二输出端子单元电耦接。
根据一个实施例，提供有测量包括PMOS晶体管和NMOS晶体管的反相器结构中的PMOS晶体管和NMOS晶体管中的每个的退化程度的方法。所述方法可以包括：在其中流经NMOS晶体管的电流路径被阻断的情形下测量初始的流经PMOS晶体管的第一电流路径。所述方法也可以包括：通过对PMOS晶体管提供具有负电平的栅极-漏极电压来施加应力到PMOS晶体管。所述方法也可以包括：测量流经在其中接收到应力的PMOS晶体管的第一电流路径。所述方法也可以包括：通过第一电流路径中的变化来测量PMOS晶体管的退化程度。
根据一个实施例，提供有半导体集成电路器件。半导体集成电路器件可以包括：第一晶体管和第二晶体管，通过第一电源电压或第二电源电压来驱动，且电耦接以作为反相器来在应力施加模式中被驱动。半导体集成电路器件也可以包括：选择切断电路单元，选择性地电耦接到第一晶体管和第二晶体管，且被配置为允许在测量模式中分开测量第一晶体管和第二晶体管的退化程度。
附图说明
图1是根据本发明构思的一个实施例的解释半导体集成电路器件的构思的示意性电路图；
图2是图示根据本发明构思的一个实施例的半导体集成电路器件的电路图；
图3是图示图2中的第一应力施加单元的内部电路图；
图4是图示用于图2和图3中的电路操作的信号的时序图；
图5是图示图2中的第二应力施加单元的内部电路图；
图6是图示用于图2和图5中的电路操作的信号的时序图；
图7是图示根据本发明构思的半导体集成电路器件的电路图；
图8是图示图7中的振荡信号发生单元的详细电路图；
图9是图示根据本发明构思的半导体集成电路器件的电路图；
图10是图示根据本发明构思的半导体集成电路器件的电路图；
图11是图示图10中的半导体集成电路器件的详细电路图；
图12是根据本发明构思的一个实施例的解释施加AC输入信号时半导体集成电路器件的操作的时序图；
图13是根据本发明构思的一个实施例的解释施加DC输入信号时半导体集成电路器件的操作的时序图；
图14是根据本发明构思的一个实施例的解释半导体集成电路器件的退化测量操作的时序图；
图15是图示根据本发明构思的一个实施例的测量半导体集成电路器件的PMOS晶体管的退化程度的方法的流程图；
图16是图示根据本发明构思的一个实施例的测量半导体集成电路器件的NMOS晶体管的退化程度的方法的流程图；
图17是图示根据本发明构思的一个实施例的存储卡的例示的示意图；
图18是图示根据本发明构思的一个实施例的电子系统的例示的框图；
图19是图示根据本发明构思的一个实施例的数据储存装置的例示的框图；
图20是图示根据本发明构思的一个实施例的电子装置的例示的框图。
具体实施方式
在下文中，将参照附图来更详细地描述各种实施例。在本文中参照为实施例(以及中间结构)的示意性图示的横截面图示来描述各种实施例。同样地，将预期到由于例如制造技术和/或容限导致的图示的形状的变化。因此，各种实施例不应被解释为局限于本文中图示的区域的特定形状而可以包括由例如制造所导致的形状上的偏差。在附图中，可以为了清楚而将层与区域的长度和大小夸大。在附图中相同的附图标记表示相同的元件。还理解当称一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在中间层。
参照为发明构思的实施例的示意性图示的横截面图示和/或平面图示来描述发明构思。然而，本发明构思的实施例不应被解释为局限于该发明构思。尽管将示出并描述本发明构思的若干实施例，但本领域普通技术人员将理解，在不脱离本发明构思的原则和精神的情况下，可以在这些各种实施例中做出改变。
参见图1，根据本发明构思的一个实施例的退化特性检测装置100可以包括：反相器，包括PMOS晶体管PM和NMOS晶体管NM；第一开关单元SW1；第二开关单元SW2；第一输出端子单元DQ<0>；以及第二输出端子单元DQ<1>。
第一开关单元SW1可以电耦接在PMOS晶体管PM与为反相器的输出节点的第一节点N1之间。而且，第二开关单元SW2可以电耦接在第一节点N1与NMOS晶体管NM之间。
第一输出端子单元DQ<0>可以从第一节点N1引出。此外，第二输出端子单元DQ<1>可以从与PMOS晶体管PM的源极相对应的第二节点N2引出。
退化特性检测装置100还可以包括：回路形成单元110，被配置为将NMOS晶体管NM的源极(在下文中被称作第三节点N3)与第二输出端子单元DQ<1>电耦接。例如，回路形成单元110可以为用于将第二输出端子DQ<1>与NMOS晶体管NM的源极电耦接的导线。
在一个实施例中，PMOS晶体管PM和NMOS晶体管NM可以通过输入信号IN的端子来接收应力。
当选择性地操作第一开关单元SW1和第二开关单元SW2时，可以根据PMOS晶体管PM和NMOS晶体管NM的退化程度而在第一输出端子单元DQ<0>和第二输出端子单元DQ<1>之间选择性地形成第一电流路径Ppath和第二电流路径Npath。
例如，当第一开关单元SW1闭合而PMOS晶体管关断时，在第二输出端子单元DQ<1>与第一输出端子DQ<0>之间可以通过PMOS晶体管PM而形成第一电流路径Ppath。PMOS晶体管自身的退化程度可以通过第一电流路径Ppath中的电流量来确定。那时，第一开关单元SW1和第二开关单元SW2被设计为使得当第一电流路径Ppath形成时，第一开关单元SW1闭合而第二开关单元SW2断开。相应地，第二电流路径Npath未形成。
当第二开关单元SW2闭合而NMOS晶体管关断时，在第二输出端子单元DQ<1>与第一输出端子单元DQ<0>之间通过回路形成单元110和NMOS晶体管而形成第二电流路径Npath。NMOS晶体管自身的退化程度可以通过第二电流路径Npath中的电流量来测量。那时，第一开关单元SW1和第二开关单元SW2被设计为使得当第二电流路径Npath形成时，第一开关单元SW1断开而第二开关单元SW2闭合。结果，第一电流路径Ppath未形成。
如上，可以在PMOS晶体管PM和NMOS晶体管NM关断的情形下执行对第一电流路径Ppath或第二电流路径Npath的测量。在第一开关单元SW1和第二开关单元SW2被选择性地驱动、而输入信号IN逐渐增加的情形下，电流路径Ppath和Npath可以选择性地形成。
参见图2，一个实施例中的退化特性检测装置100还可以包括：第一应力施加单元120、第二应力施加单元130以及第三开关单元SW3和第四开关单元SW4。第三开关单元SW3可以位于第二输出端子单元DQ<1>与第二节点N2之间。第四开关单元SW4可以位于例如第二输出端子单元DQ<1>与第三节点N3之间的回路形成单元110中。
第一应力施加单元120可以电耦接在PMOS晶体管PM的栅极与漏极节点N4之间。第一应力施加单元120也可以形成应力提供条件使得PMOS晶体管PM的栅极-漏极电压VGD(＝VG-VD)具有负电平。
例如，如图3中图示的，第一应力施加单元120可以包括传输门TM1和NMOS晶体管Nm1。
众所周知，传输门TM1可以配置为NMOS晶体管NM1和PMOS晶体管PM1。NMOS晶体管NM1可以通过第一控制信号PD来驱动，而PMOS晶体管PM1可以通过第二控制信号PB来驱动。而且，NMOS晶体管Nm1可以电耦接到传输门TM1，且可以响应于输入信号IN来驱动。
将参照图2到图4来描述用于通过第一应力施加单元120而施加应力到PMOS晶体管PM的过程。
例如，输入信号IN可以从高电平转变为低电平，第一控制信号PD可以从高电平改变为低电平，以及第二控制信号PB可以从低电平改变为高电平。
相应地，第一应力施加单元120的NMOS晶体管Nm1和传输门TM1关断。随着输入信号IN转变为低电平，反相器的PMOS晶体管PM导通，而电源电压VDD传送到漏极节点N4。通过第一控制信号PD和第二控制信号PB以及输入信号IN，第一应力施加单元120允许PMOS晶体管PM的漏极节点N4中的电势维持为电源电压VDD。
由于PMOS晶体管PM的栅极-漏极电压VGD(＝VG-VD)具有负电平，故满足负偏压温度不稳定(NBTI)条件。此外，PMOS晶体管PM自身处于接收到应力的条件。
更详细地，在测量模式中，输入信号IN逐渐从低电平转变为高电平。此外，驱动第一开关单元SW1和第三开关单元SW3。因此，用于测量PMOS晶体管PM的退化程度的第一电流路径Ppath产生。例如，当PMOS晶体管PM未退化时，在输入信号IN具有高电平的情形下不能形成第一电流路径Ppath。然而，当PMOS晶体管PM通过退化模式而退化时，由于尽管PMOS晶体管被输入信号IN关断但在PMOS晶体管PM中仍产生泄漏电流，故第一电流路径Ppath可以形成。PMOS晶体管PM自身的退化程度可以通过测量的通过第一电流路径Ppath的电流量来测量。
第二应力施加单元130可以电耦接在NMOS晶体管NM的栅极与漏极节点N5之间。第二应力施加单元130可以形成NMOS晶体管NM的应力提供条件使得NMOS晶体管NM的栅极-漏极电压VGD(＝VG-VD)可以具有正电平。
参见图5，第二应力施加单元130可以包括传输门TM2和PMOS晶体管Pm1。
构成传输门TM2的NMOS晶体管NM2可以通过第三控制信号ND来驱动。而且，构成传输门TM2的PMOS晶体管可以通过第四控制信号NB来驱动。PMOS晶体管Pm1可以电耦接到传输门TM2，且可以响应于输入信号IN来驱动。也图示了传输门TM2。
以下将参照图6来描述从第二应力施加单元130施加应力到构成反相器的NMOS晶体管NM的过程。
例如，输入信号IN可以从低电平转变为高电平，第三控制信号ND可以从低电平变化为高电平，以及第四控制信号NB可以从高电平变化为低电平。
第二应力施加单元130的PMOS晶体管Pm1关断而传输门TM2导通。因此，NMOS晶体管NM的漏极节点N5的电压可以取决于第一节点N1的电平。如果在施加应力到NMOS晶体管的过程之前反相器的输出电平为低电平，则NMOS晶体管NM的漏极节点N5的电压可以为低电平。由于在测量模式期间具有阈值电压或更高(≥Vt)的高电平的输入信号IN被输入作为NMOS晶体管NM的栅极电压，故NMOS晶体管NM的栅极-漏极电压VGD(VG-VD)变为正电平。相应地，PMOS晶体管PM自身处于接收应力的条件。
更详细地，在测量模式中，输入信号IN逐渐从低电平转变为高电平。而且，驱动第二开关单元SW2和第四开关单元SW4。用于测量NMOS晶体管NM的退化程度的第二电流路径Npath形成。例如，当NMOS晶体管NM未退化时，在输入信号IN具有低电平的情形下第二电流路径Npath不能形成。然而，当NMOS晶体管NM通过退化模式而退化时，由于在NMOS晶体管NM中产生泄漏电流，故尽管输入信号IN具有低电平但第二电流路径Npath仍可以形成。NMOS晶体管NM自身的退化程度可以通过测量的通过第二电流路径Npath的电流量来测量。
参见图7，退化特性检测装置100还可以包括：振荡信号发生单元200，被配置为产生AC信号作为输入信号IN。振荡信号发生单元200可以是如图8中示出的包括多个反相器链IV1到IVn的环形振荡器延迟器(ROD)。而且，振荡信号发生单元200还可以包括被输入使能信号TROD的NAND门ND。ROD可以根据对应的半导体器件的制造工艺条件、操作电压以及通过操作温度来确定的周期(或频率)来产生振荡信号。
参见图9，退化特性检测装置100还可以包括：内部电压发生单元300，被配置为产生内部电压VREFI作为输入信号IN。在一个实施例中内部电压发生单元300可以包括被配置为接收外部电压并产生合适的内部电压的任意电压发生单元。
参见图10，退化特性检测装置100还可以包括：AC输入信号发生单元200a、DC输入信号发生单元300a和输入信号选择单元400。
输入信号选择单元400可以选择通过AC输入信号发生单元200a和DC输入信号发生单元300a产生的输入信号中的任意一个。而且，输入信号中的任意一个可以被提供为退化特性检测装置100的输入信号。而且，反相器的输入信号可以是AC输入信号和/或DC输入信号。
这里，AC输入信号发生单元200a可以是如图7和图8中图示的振荡信号发生单元200。此外，DC输入信号发生单元300a可以对应于如图9中图示的内部电压发生单元300。
参见图11，描述图示图10中图示的退化特性检测装置100的详细电路图。
在图11中，根据一个实施例的退化特性检测装置100可以包括：AC输入信号发生单元200a、DC输入信号发生单元300a、输入信号选择单元400、构成用于测量目标的反相器的PMOS晶体管PM和NMOS晶体管NM、第一应力施加单元120、第二应力施加单元130、以及第一开关单元到第四开关单元SW1、SW2、SW3和SW4。
AC输入信号发生单元200a包括包含多个反相器链的ROD单元，并产生AC脉冲输入信号IN1。而且，可以通过AC信号发生单元200a来提供外部时钟并将外部时钟用作AC脉冲输入信号IN1。
DC输入信号发生单元300a产生DC输入信号IN2。
输入信号选择单元400可以包括第一选择器到第四选择器410、420、430和440。第一选择器到第四选择器410、420、430到440中的每个可以包括传输门。
例如，当AC输入信号发生单元200a的AC脉冲输入信号IN1被选择时，如图12中所图示的，通过TM_P0B、TM_P0D、TM_P1D、TM_P1B、TM_N2B、TM_N2D、TM_N3D和TM_N3B而第一选择器410和第三选择器430可以被驱动而第二选择器420和第四选择器440可以不被驱动。因此，可以将AC脉冲输入信号IN1提供给反相器PM和NM以及第一应力施加单元120和第二应力施加单元130。
当DC输入信号发生单元300a的DC输入信号IN2被选择时，如图13中所图示的，通过TM_P0B、TM_P0D、TM_P1D、TM_P1B、TM_N2B、TM_N2D、TM_N3D和TM_N3B而第一选择器410和第三选择器430可以不被驱动而第二选择器和第四选择器可以被驱动。因此，可以将DC输入信号IN2提供给反相器PM和NM以及第一应力施加单元120和第二应力施加单元130。第一应力施加单元120可以包括第一传输门TM1和NMOS晶体管Nm1。第一传输门TM1电耦接在构成反相器的PMOS晶体管PM的漏极节点N4与NMOS晶体管Nm1之间，且通过第一控制信号PD和第二控制信号PB来驱动。NMOS晶体管Nm1电耦接在第一传输门TM1与接地端子VSS之间，且响应于被选输入信号来驱动。
第二应力施加单元130可以包括PMOS晶体管Pm1和第二传输门TM2。PMOS晶体管Pm1电耦接在电源电压端子VDD与第二传输门TM2之间，且响应于被选输入信号来驱动。第二传输门TM2可以电耦接在PMOS晶体管Pm1与构成反相器的NMOS晶体管NM的漏极节点N5之间。第二传输门TM2可以通过第三控制信号ND和第四控制信号NB来驱动。
第一开关单元SW1可以以传输门TM3的形式来配置。第一开关单元SW1可以通过第一控制信号PD和第二控制信号PM来驱动。第一开关单元SW1可以设计为相对于第一传输门TM1而相反地被驱动。
第二开关单元SW2也可以以传输门TM4的形式来配置。第二开关单元SW2可以通过第三控制信号ND和第四控制信号NB来驱动。第二开关单元SW2可以设计为相对于第二传输门TM2而相反地被驱动。
第三开关单元SW3和第四开关单元SW4也可以由传输门来配置。第三开关单元SW3和第四开关单元SW4可以被设计为在电流测量模式中通过控制信号TM_P4D、TM_P4B、TM_N5D和TM_N5B来驱动。
附图标记R1和R2表示反相器的降压电阻器。而且，附图标记RESD1和RESD2表示电耦接到第一输出端子单元DQ<0>和第二输出端子单元DQ<1>的静电放电(ESD)电阻器。
参见图11和图12，将描述在其中AC脉冲输入信号IN1(IROD,ICLK)输入到反相器PM和NM以及第一应力施加单元120和第二应力施加单元130的情形。
AC脉冲输入信号IN1(IROD，ICLK)可以根据TROD信号的使能而以切换信号(togglesignal)形式产生。
随着输入信号选择单元400的第一选择器410和第三选择器430被选择性地驱动，反相的AC脉冲输入信号/IN1被输入到构成反相器的PMOS晶体管PM以及第一应力施加单元120。此外，AC输入脉冲信号IN1被输入到构成反相器的NMOS晶体管NM以及第二应力施加单元130。
当反相的AC脉冲输入信号/IN1具有低电平时，PMOS晶体管PM的栅极-漏极电压VGD具有负电平，且反相器的PMOS晶体管PM自身处于接收到应力的条件下。附图标记st1指示施加应力到反相器的PMOS晶体管PM的路径。
在被输入AC脉冲输入信号IN1的NMOS晶体管NM和第二应力施加单元130中，在AC脉冲输入信号IN1处于高电平的情形中NMOS晶体管NM的栅极-漏极电压VGD具有正电平。此外，反相器的NMOS晶体管NM自身处于接收应力的条件下。附图标记st2指示施加应力到反相器的NMOS晶体管NM的路径。也图示了控制信号TMR0D。
参见图11和图13，将描述在其中DC输入信号IN2(VREFI)被输入到反相器PM和NM以及第一应力施加单元120和第二应力施加单元130的情形。
随着输入信号选择单元400的第二选择器420和第四选择器440被选择性地驱动，DC输入信号IN2(VREFI)被输入到构成反相器的PMOS晶体管PM和NMOS晶体管NM以及第一应力施加单元120和第二施加单元130。
DC输入信号IN2(VREFI)具有电压逐渐增加的形式。而且，在DC输入信号IN2(VREFI)输入时AC脉冲输入信号IN1不产生。
例如，当DC输入信号IN2(VREFI)具有低于阈值电压Vth的电平时，由于根据第一应力施加单元120以及DC输入信号IN2(VREFI)的电平而反相器的PMOS晶体管PM的栅极电平比反相器的PMOS晶体管PM的漏极电平小，故满足PMOS晶体管PM的应力施加条件。
当DC输入信号IN2(VREFI)具有阈值电压的电平或高于阈值电压的电平时，由于根据第二应力施加单元和DC输入信号电平而反相器的NMOS晶体管NM的漏极电平变得比反相器的NMOS晶体管NM的栅极电平小，故满足构成反相器的NMOS晶体管NM的应力施加条件。
将参照图11和图14来描述退化测量模式。
在退化测量模式中可以设计为提供DC输入信号IN2(VREFI)而非AC输入信号IN1(IROD或ICLK)作为输入信号。相应地，可以产生控制信号使得输入选择单元400的第二选择器420和第四选择器440被驱动。这里，DC输入信号IN2(VREFI)从低电平逐渐增加到高电平。
在退化测量模式中，第一控制信号到第四控制信号PD、PB、ND和NB的电平可以改变使得第一应力施加单元120的第一传输门TM1和第二应力施加单元130的第二传输门TM2关断。此外，第一开关单元SW1和第二开关单元SW2导通。
然后，控制控制信号TM_P4D、TM_P4B、TM_N5D和TM_N5B使得第三开关单元SW3导通而第四开关单元SW4关断。相应地，在第一输出端子单元DQ<0>与第二输出端子单元DQ<1>之间形成第一电流路径Ppath。此外，构成反相器的PMOS晶体管PM自身的退化程度可以通过第一电流路径Ppath中的电流量来确定。
控制控制信号TM_P4D、TM_P4B、TM_N5D和TM_N5B使得第三开关单元SW3关断而第四开关单元SW4导通。因此，通过回路形成单元110而在第一输出端子单元DQ<0>与第二输出端子单元DQ<1>之间形成第二电流路径Npath。而且，构成反相器的NMOS晶体管NM自身的退化程度可以通过第二电流路径Npath中的电流量来确定。也图示了第一路径信息和第二路径信息。
参见图15，将描述确定PMOS晶体管的退化的方法。
首先，仅第一开关单元SW1和第三开关单元SW3导通，并测量初始的第一电流路径Ppath1中的电流量(S1)。当PMOS晶体管PM未被驱动时，初始的第一电流路径Ppath1不能形成，而初始的第一电流路径Ppath1中的电流量变为0(零)。当PMOS晶体管PM被驱动时，初始的第一电流路径Ppath1可以具有特定电流值。
然后，通过输入信号以及第一控制信号PB和第二控制信号PD中的电平的控制来驱动第一应力施加单元120。根据第一应力施加单元120和输入信号而个体应力被施加到构成反相器的PMOS晶体管PM(S2)。
在与操作S1中相同的条件下再次测量第一电流路径Ppath2中的电流量(S3)。由于在操作S3中的第一电流路径Ppath2形成为穿过在其中接收到应力的PMOS晶体管PM，故第一电流路径Ppath2中的电流值可以不同于初始的第一电流路径Ppath1中的电流值。
然后，通过初始的第一电流路径Ppath1与第一电流路径Ppath2之间的电流量的比较来测量PMOS晶体管PM中的电流变化(S4)。例如，当PMOS晶体管PM退化时，第一电流路径Ppath2中的电流量相对大于初始的第一电流路径Ppath1中的电流量。
通过电流变化来确定PMOS晶体管PM的根据应力效应的退化程度(S5)。
参见图16，将详细地描述确定NMOS晶体管的退化的方法。
首先，仅第二开关单元SW2和第四开关单元SW4导通。此外，测量初始的第二电流路径Npath1中的电流量(S11)。当NMOS晶体管NM未被驱动时，初始的第二电流路径Npath1不能形成，从而初始的第二电流路径Npath1中的电流量变为0。当NMOS晶体管NM被驱动时，初始的第二电流路径Npath1可以具有特定电流值。
通过输入信号以及第三控制信号NB和第四控制信号ND的电平的控制来驱动第二应力施加单元130。个体应力被施加到构成反相器的NMOS晶体管NM(S12)。
在与操作S11中相同的条件下再次测量第二电流路径Npath2(S13)。由于操作S13中的第二电流路径Npath2形成为穿过在其中接收到应力的NMOS晶体管NM，故第二电流路径Npath2中的电流量可以不同于初始的第二电流路径Npath1中的电流量。
然后，通过初始的第二电流路径Npath1与第二电流路径Npath2之间的电流量的比较来测量NMOS晶体管NM中的电流变化(S14)。例如，当应力使NMOS晶体管NM退化时，第二电流路径Npath2中的电流量相对大于初始的第二电流路径Npath1中的电流量。
通过电流变化来确定NMOS晶体管NM中的根据应力效应的退化程度(S15)。
根据以上描述的实施例，分别在反相器的PMOS晶体管和NMOS晶体管中提供应力施加单元。而且，输出端子单元被布置为产生PMOS晶体管电流路径和NMOS晶体管电流路径。
相应地，可以在裸芯片上测量PMOS晶体管和NMOS晶体管的根据AC偏置或DC偏置的个体退化程度。
参见图17，描述图示具有根据本发明的各种实施例的半导体集成电路器件的存储卡的例示的示意图。
在图17中，可以提供包括控制器4110、存储器4120和接口件4130的存储卡系统4100。控制器4110和存储器4120可以被配置为交换命令和/或数据。例如，存储器4120可以被用来储存要由控制器4110执行的命令和/或用户数据。
存储卡系统4100可以将数据储存在存储器4120中或将数据从存储器4120输出到外部。存储器4120可以包括根据以上描述的实施例中的任意一个的半导体集成电路器件。
接口件4130可以运行来从外部输入数据以及将数据输出到外部。存储卡系统4100可以是多媒体卡(MMC)、安全数字卡(SD)或便携式数据储存设备。
参见图18，描述具有根据本发明的各种实施例的半导体集成电路器件的电子装置的例示的框图。
在图18中，可以提供包括处理器4210、存储器4220和输入/输出(I/O)设备4230的电子装置。处理器4210、存储器4220和I/O设备4230可以通过总线4246来被电耦接。
存储器4220可以从处理器4210接收控制信号。存储器4220可以储存用于处理器4210的操作的编码和数据。存储器4220可以被用来储存要通过总线4246来访问的数据。
存储器4220可以包括根据以上描述的实施例中的任意一个的半导体集成电路器件。为了具体实现及变形，可以提供另外的电路和控制信号。
电子装置4200可以构成需要存储器4220的各种电子控制装置。例如，电子装置4200可以被用在计算机系统或无线通信设备(诸如个人数字助手(PDA)、手提电脑、便携式计算机、网络板、蜂窝电话、便携式电话、数字音乐播放器、MP3播放器、导航仪、固态盘(SSD)、家用电器或能够在无线环境下传送和接收信息的任意设备)中。
以下将参照图19和图20来对电子装置4200的具体实现和变型示例进行描述。
参见图19，描述具有根据本发明的各种实施例的半导体集成电路器件的数据储存装置的例示的框图。
在图19中，可以提供诸如固态盘(SSD)的数据储存装置4311。SSD 4311可以包括：接口4313、控制器4315、非易失性存储器4318和缓冲存储器4319。
SSD 4311是使用半导体器件来储存信息的装置。SSD 4311更快、具有更低的机械延迟或故障率。SSD 4311也比硬盘驱动器(HDD)产生更少的热量和噪音。而且，SSD4311可以比HDD更小且更轻。SSD 4311可以广泛使用在手提电脑、上网本、台式电脑、MP3播放器或便携式储存设备中。
控制器4315可以相邻于接口4313而形成，且可以电耦接到接口4313。控制器4315可以是包括存储控制器和缓冲控制器的微处理器。非易失性存储器4318可以相邻于控制器4315而形成，且可以经由连接端子T来电耦接到控制器4315。SSD 4311的数据储存容量可以对应于非易失性存储器4318。缓冲存储器4319可以相邻于控制器4315而形成，且可以电耦接到控制器4315。
接口4313可以电耦接到主机4302。接口4313可以运行以将诸如数据的电信号传送到主机4302或从主机4302接收诸如数据的电信号。例如，接口4313可以是使用与SATA、IDE、SCSI和/或其组合相同的标准的设备。非易失性存储器4318可以经由控制器4315来电耦接到接口4313。
非易失性存储器4318可以运行以通过接口4313来储存接收的数据。
非易失性存储器4318可以包括根据以上描述的实施例中的任意一个的半导体集成电路器件。非易失性存储器4318具有如下特性，即，即便当供应到SSD 4311的电源被中断，储存在非易失性存储器4318中的数据仍被保持。
缓冲存储器4319可以包括易失性存储器。易失性存储器可以是DRAM和/或SRAM。缓冲存储器4319具有比非易失性存储器4318相对更高的操作速度。
接口4313的数据处理速度可以比非易失性存储器4318的操作速度相对更快。缓冲存储器4319可以运行以暂时地储存数据。通过接口4313接收的数据可以经由控制器4315而暂时地储存在缓冲存储器4319中。然后可以遵照非易失性存储器4318的数据记录速度来将数据永久地储存在非易失性存储器4318中。
可以将储存在非易失性存储器4318中的数据之中的经常使用的数据预先读取并可以将其暂时地储存在缓冲存储器4319中。即，缓冲存储器4319可以运行以增加SSD 4311的有效操作速度并减小错误发生率。
参见图20，示出了图示具有根据本发明的各种实施例的半导体集成电路器件的电子装置的例示的系统框图。
在图20中，可以提供包括主体4410、微处理器单元4420、电源单元4430、功能单元4440和显示控制器单元4450。
主体4410可以是由印刷电路板(PCB)形成的母版。微处理器单元4420、电源单元4430、功能单元4440和显示控制器单元4450可以安装在主体4410上。显示单元4460可以置于主体4410的内部或主体4410的外部。例如，显示单元4460可以置于主体4410的表面上。显示单元4460可以显示由显示控制器单元4450处理过的图像。
电源单元4430可以运行以从外部电池等接收电压，将电压划分为期望的电压电平并将分电压供应到微处理器单元4420、功能单元4440、显示控制器单元4450等。微处理器单元4420可以从电源单元4430接收电压并控制功能单元4440和显示单元4460。功能单元4440可以执行电子系统4400的各种功能。例如，当电子系统4400是便携式电话时，功能单元4440可以包括能够通过拨号来执行便携式通话功能(诸如将图像输出到显示单元4460或将声音输出到扬声器)或与外部设备4470通信的各种部件。当照相机被安装在一起时，功能单元4440可以充当照相机图像处理器。
当电子系统4400电耦接到存储卡等以增加容量时，功能单元4440可以是存储卡控制器。功能单元4440可以通过有线通信单元或无线通信单元(4480)来与外部设备4470交换信号。当电子系统4400需要通用串行总线(USB)等以扩展其功能时，功能单元4440可以充当接口控制器。根据以上描述的实施例的半导体集成电路器件之中的任意一个半导体集成电路器件可以被应用到微处理器单元4420和功能单元4440中的至少任意一个。
本发明的以上的实施例是说明性的而非限制性的。各种替代和等价是可能的。本发明不由本文中描述的实施例来限制。本发明也不局限为任何特定类型的半导体器件。其他的添加、相减或变型明显是鉴于本公开且意在落入所附权利要求书的范围之内。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体集成电路器件，包括：
NMOS晶体管，电耦接到PMOS晶体管，且被配置为与PMOS晶体管一起构成反相器；
第一应力施加单元，电耦接到PMOS晶体管，且被配置为施加应力到PMOS晶体管；以及
第二应力施加单元，电耦接到NMOS晶体管，且被配置为施加应力到NMOS晶体管。
技术方案2.如技术方案1所述的半导体集成电路器件，还包括：
第一输出端子单元，从PMOS晶体管与NMOS晶体管的连接节点引出；
第二输出端子单元，电耦接到PMOS晶体管的源极；以及
回路形成单元，被配置为将第二输出端子单元与NMOS晶体管的源极电耦接，
其中，第一输出端子单元和第二输出端子单元以及回路形成单元被配置为测量PMOS晶体管的电流路径值以及NMOS晶体管的电流路径值。
技术方案3.如技术方案1所述的半导体集成电路器件，还包括：
多个开关，被配置为允许流经PMOS晶体管的第一电流路径和流经NMOS晶体管的第二电流路径分开形成。
技术方案4.如技术方案1所述的半导体集成电路器件，其中，第一应力施加单元被配置为允许PMOS晶体管的栅极-漏极电压具有负值。
技术方案5.如技术方案4所述的半导体集成电路器件，其中，第一应力施加单元包括：
传输门，电耦接到PMOS晶体管的漏极，且响应于第一控制信号和第二控制信号来驱动；以及
子NMOS晶体管，电耦接到传输门，且被配置为响应于反相器的输入信号来将从传输门传送来的信号放电到接地端子。
技术方案6.如技术方案1所述的半导体集成电路器件，其中，第二应力施加单元被配置为允许NMOS晶体管的的栅极-漏极电压具有正值。
技术方案7.如技术方案6所述的半导体集成电路器件，其中，第二应力施加单元包括：
子PMOS晶体管，电耦接到驱动电压端子，且响应于反相器的输入信号来驱动；以及
传输门，电耦接在NMOS晶体管的漏极与子PMOS晶体管之间，且响应于第一控制信号和第二控制信号来驱动。
技术方案8.如技术方案1所述的半导体集成电路器件，其中，反相器的输入信号为AC输入信号。
技术方案9.如技术方案1所述的半导体集成电路器件，其中，反相器的输入信号为DC输入信号。
技术方案10.如技术方案1所述的半导体集成电路器件，还包括：
AC输入信号发生单元，被配置为提供反相器的输入信号；
DC输入信号发生单元，被配置为提供反相器的输入信号；以及
选择单元，被配置为选择AC输入信号发生单元和DC输入信号发生单元中的一种。
技术方案11.一种半导体集成电路器件，包括：
反相器，包括PMOS晶体管和NMOS晶体管；
输入单元，被配置为将输入信号传送到PMOS晶体管的栅极和NMOS晶体管的栅极；
第一应力施加单元，电耦接在PMOS晶体管的栅极与漏极之间，且被配置为施加应力到PMOS晶体管；
第二应力施加单元，电耦接在NMOS晶体管的栅极与漏极之间，且被配置为施加应力到NMOS晶体管；
第一输出端子单元，从反相器的输出节点引出；
第二输出端子单元，从PMOS晶体管的源极节点引出；以及
回路形成单元，被配置为将NMOS晶体管的源极节点与第二输出端子单元电耦接。
技术方案12.如技术方案11所述的半导体集成电路器件，还包括：
第一开关单元，电耦接在PMOS晶体管的漏极与反相器的输出节点之间；
第二开关单元，电耦接在反相器的输出节点与NMOS晶体管的漏极之间；
第三开关单元，位于第二输出端子单元中；以及
第四开关单元，位于回路形成单元中。
技术方案13.如技术方案12所述的半导体集成电路器件，其中，当流经PMOS晶体管的电流路径形成时，第一开关单元和第三开关单元导通，而第二开关单元和第四开关单元关断。
技术方案14.如技术方案12所述的半导体集成电路器件，其中，当流经NMOS晶体管的电流路径形成时，第一开关单元和第三开关单元关断，而第二开关单元和第四开关单元导通。
技术方案15.如技术方案11所述的半导体集成电路器件，其中，输入单元包括：
AC输入信号发生单元；
DC输入信号发生单元；以及
选择单元，被配置为选择AC输入信号发生单元和DC输入信号发生单元中的一种。
技术方案16.如技术方案11所述的半导体集成电路器件，其中，第一应力施加单元包括：
传输门，电耦接到PMOS晶体管的漏极，且响应于第一控制信号和第二控制信号来驱动；以及
子NMOS晶体管，电耦接到传输门，且被配置为响应于反相器的输入信号来将从传输门传送来的信号放电到接地端子。
技术方案17.如技术方案11所述的半导体集成电路器件，其中，第二应力施加单元包括：
子PMOS晶体管，电耦接到驱动电压端子，且响应于反相器的输入来驱动；以及
传输门，电耦接在NMOS晶体管的漏极与子PMOS晶体管之间，且响应于第一控制信号和第二控制信号来驱动。
技术方案18.一种测量包括PMOS晶体管和NMOS晶体管的反相器结构中的PMOS晶体管和NMOS晶体管中的每个的退化程度的方法，所述方法包括：
在其中流经NMOS晶体管的电流路径被阻断的情形下测量流经PMOS晶体管的初始的第一电流路径；
通过对PMOS晶体管提供具有负电平的栅极-漏极电压来施加应力到PMOS晶体管；
测量流经接收到应力的PMOS晶体管的第一电流路径；以及
通过第一电流路径中的变化来测量PMOS晶体管的退化程度。
技术方案19.如技术方案18所述的方法，还包括：
在其中流经PMOS晶体管的电流路径被阻断的情形下测量流经NMOS晶体管的初始的第二电流路径；
通过对NMOS晶体管提供具有正电平的栅极-漏极电压来施加应力到NMOS晶体管；
测量流经接收到应力的NMOS晶体管的第二电流路径；以及
通过第二电流路径中的变化来测量NMOS晶体管的退化程度。
技术方案20.一种半导体集成电路器件，包括：
第一晶体管和第二晶体管，通过第一电源电压或第二电源电压来驱动，且电耦接以在应力施加中作为反相器来被驱动；以及
选择切断电路单元，选择性地电耦接到第一晶体管和第二晶体管，且被配置为允许在测量模式中分开测量第一晶体管和第二晶体管的退化程度。
技术方案21.如技术方案20所述的半导体集成电路器件，其中，选择切断电路单元包括：
第一开关单元，电耦接在第一晶体管的漏极与第一晶体管和第二晶体管的连接节点之间；
第二开关单元，电耦接在所述连接节点与第二晶体管的漏极之间；
第一输出端子单元，从所述连接节点引出；
第二输出端子单元，从第一晶体管的源极节点引出；
回路形成单元，被配置为将第二晶体管的源极与第二输出端子单元耦接；
第三开关单元，位于第二输出端子单元中；以及
第四开关单元，位于回路形成单元中。
技术方案22.如技术方案20所述的半导体集成电路器件，还包括：
第一应力施加单元，电耦接在第一晶体管的栅极与漏极之间，且被配置为施加应力到第一晶体管；以及
第二应力施加单元，电耦接在第二晶体管的栅极与漏极之间，且被配置为施加应力到第二晶体管。
技术方案23.如技术方案20所述的半导体集成电路器件，其中，产生用来测量退化程度的第一电流路径。
技术方案24.如技术方案23所述的半导体集成电路器件，其中，产生用来测量另一个退化程度的第二电流路径。
技术方案25.如技术方案24所述的半导体集成电路器件，其中，通过第二电流路径中的电流量来测量所述另一个退化程度。
技术方案26.如技术方案24所述的半导体集成电路器件，其中，通过第一电流路径中的电流量来测量所述退化程度。
技术方案27.如技术方案24所述的半导体集成电路器件，其中，当第一晶体管未退化时，在其中输入信号具有高电平的情形下不形成第一电流路径。
技术方案28.如技术方案24所述的半导体集成电路器件，其中，当第二晶体管未退化时，在其中输入信号具有低电平的情形下不形成第二电流路径。
技术方案29.如技术方案28所述的半导体集成电路器件，还包括：
内部电压发生单元，在内部电压发生单元中产生内部电压作为输入信号。
技术方案30.如技术方案24所述的半导体集成电路器件，其中，当第一晶体管的栅极电平比第一晶体管的漏极电平低时，满足第一晶体管的应力施加条件。

Claims (27)

1.一种半导体集成电路器件，包括：
NMOS晶体管，电耦接到PMOS晶体管，且被配置为与PMOS晶体管一起构成反相器；
第一应力施加单元，电耦接到PMOS晶体管，且被配置为施加应力到PMOS晶体管；
第二应力施加单元，电耦接到NMOS晶体管，且被配置为施加应力到NMOS晶体管；
第一输出端子单元，从PMOS晶体管与NMOS晶体管的连接节点引出；
第二输出端子单元，电耦接到PMOS晶体管的源极；以及
回路形成单元，被配置为将第二输出端子单元与NMOS晶体管的源极电耦接，
其中，第一输出端子单元和第二输出端子单元以及回路形成单元被配置为测量流经PMOS晶体管的第一电流路径的电流值以及流经NMOS晶体管的第二电流路径值的电流值。
2.如权利要求1所述的半导体集成电路器件，还包括：
多个开关，被配置为允许流经PMOS晶体管的所述第一电流路径和流经NMOS晶体管的所述第二电流路径分开形成。
3.如权利要求1所述的半导体集成电路器件，其中，第一应力施加单元被配置为允许PMOS晶体管的栅极-漏极电压具有负值。
4.如权利要求3所述的半导体集成电路器件，其中，第一应力施加单元包括：
传输门，电耦接到PMOS晶体管的漏极，且响应于第一控制信号和第二控制信号来驱动；以及
子NMOS晶体管，电耦接到传输门，且被配置为响应于反相器的输入信号来将从传输门传送来的信号放电到接地端子。
5.如权利要求1所述的半导体集成电路器件，其中，第二应力施加单元被配置为允许NMOS晶体管的的栅极-漏极电压具有正值。
6.如权利要求5所述的半导体集成电路器件，其中，第二应力施加单元包括：
子PMOS晶体管，电耦接到驱动电压端子，且响应于反相器的输入信号来驱动；以及
传输门，电耦接在NMOS晶体管的漏极与子PMOS晶体管之间，且响应于第一控制信号和第二控制信号来驱动。
7.如权利要求1所述的半导体集成电路器件，其中，反相器的输入信号为AC输入信号。
8.如权利要求1所述的半导体集成电路器件，其中，反相器的输入信号为DC输入信号。
9.如权利要求1所述的半导体集成电路器件，还包括：
AC输入信号发生单元，被配置为提供反相器的输入信号；
DC输入信号发生单元，被配置为提供反相器的输入信号；以及
选择单元，被配置为选择AC输入信号发生单元和DC输入信号发生单元中的一种。
10.一种半导体集成电路器件，包括：
反相器，包括PMOS晶体管和NMOS晶体管；
输入单元，被配置为将输入信号传送到PMOS晶体管的栅极和NMOS晶体管的栅极；
第一应力施加单元，电耦接在PMOS晶体管的栅极与漏极之间，且被配置为施加应力到PMOS晶体管；
第二应力施加单元，电耦接在NMOS晶体管的栅极与漏极之间，且被配置为施加应力到NMOS晶体管；
第一输出端子单元，从反相器的输出节点引出；
第二输出端子单元，从PMOS晶体管的源极节点引出；
回路形成单元，被配置为将NMOS晶体管的源极节点与第二输出端子单元电耦接；
第一开关单元，电耦接在PMOS晶体管的漏极与反相器的输出节点之间；
第二开关单元，电耦接在反相器的输出节点与NMOS晶体管的漏极之间；
第三开关单元，位于第二输出端子单元中；以及
第四开关单元，位于回路形成单元中。
11.如权利要求10所述的半导体集成电路器件，其中，当流经PMOS晶体管的电流路径形成时，第一开关单元和第三开关单元导通，而第二开关单元和第四开关单元关断。
12.如权利要求10所述的半导体集成电路器件，其中，当流经NMOS晶体管的电流路径形成时，第一开关单元和第三开关单元关断，而第二开关单元和第四开关单元导通。
13.如权利要求10所述的半导体集成电路器件，其中，输入单元包括：
AC输入信号发生单元；
DC输入信号发生单元；以及
选择单元，被配置为选择AC输入信号发生单元和DC输入信号发生单元中的一种。
14.如权利要求10所述的半导体集成电路器件，其中，第一应力施加单元包括：
传输门，电耦接到PMOS晶体管的漏极，且响应于第一控制信号和第二控制信号来驱动；以及
子NMOS晶体管，电耦接到传输门，且被配置为响应于反相器的输入信号来将从传输门传送来的信号放电到接地端子。
15.如权利要求10所述的半导体集成电路器件，其中，第二应力施加单元包括：
子PMOS晶体管，电耦接到驱动电压端子，且响应于反相器的输入来驱动；以及
传输门，电耦接在NMOS晶体管的漏极与子PMOS晶体管之间，且响应于第一控制信号和第二控制信号来驱动。
16.一种测量反相器结构中的PMOS晶体管和NMOS晶体管中的每个的退化程度的方法，所述反相器结构包括PMOS晶体管、NMOS晶体管、电耦接在PMOS晶体管的漏极与反相器的输出节点之间的第一开关单元、电耦接在反相器的输出节点与NMOS晶体管的漏极之间的第二开关单元、位于第二输出端子单元中的第三开关单元以及位于回路形成单元中的第四开关单元，所述方法包括：
在其中流经NMOS晶体管的电流路径被阻断的情形下测量流经PMOS晶体管的初始的第一电流路径；
通过对PMOS晶体管提供具有负电平的栅极-漏极电压来施加应力到PMOS晶体管；
当第一开关单元和第三开关单元导通而第二开关单元和第四开关单元关断时，查验是否产生流经接收到应力的PMOS晶体管的第一电流路径；以及
通过第一电流路径中的变化来测量PMOS晶体管的退化程度。
17.如权利要求16所述的方法，还包括：
在其中流经PMOS晶体管的电流路径被阻断的情形下测量流经NMOS晶体管的初始的第二电流路径；
通过对NMOS晶体管提供具有正电平的栅极-漏极电压来施加应力到NMOS晶体管；
当第一开关单元和第三开关单元关断而第二开关单元和第四开关单元导通时，查验是否产生流经接收到应力的NMOS晶体管的第二电流路径；以及
通过第二电流路径中的变化来测量NMOS晶体管的退化程度。
18.一种半导体集成电路器件，包括：
第一晶体管和第二晶体管，通过第一电源电压或第二电源电压来驱动，且电耦接以在应力施加中作为反相器来被驱动；以及
选择切断电路单元，选择性地电耦接到第一晶体管和第二晶体管，且被配置为允许在测量模式中分开测量第一晶体管和第二晶体管的退化程度，
其中，选择切断电路单元包括：
第一开关单元，电耦接在第一晶体管的漏极与第一晶体管和第二晶体管的连接节点之间；
第二开关单元，电耦接在连接节点与第二晶体管的漏极之间；
第一输出端子单元，从连接节点引出；
第二输出端子单元，从第一晶体管的源极节点引出；
回路形成单元，被配置为将第二晶体管的源极与第二输出端子单元电耦接；
第三开关单元，位于第二输出端子单元中；以及
第四开关单元，位于回路形成单元中。
19.如权利要求18所述的半导体集成电路器件，还包括：
第一应力施加单元，电耦接在第一晶体管的栅极与漏极之间，且被配置为施加应力到第一晶体管；以及
第二应力施加单元，电耦接在第二晶体管的栅极与漏极之间，且被配置为施加应力到第二晶体管。
20.如权利要求18所述的半导体集成电路器件，其中，产生用来测量退化程度的第一电流路径。
21.如权利要求20所述的半导体集成电路器件，其中，产生用来测量另一个退化程度的第二电流路径。
22.如权利要求21所述的半导体集成电路器件，其中，通过第二电流路径中的电流量来测量所述另一个退化程度。
23.如权利要求21所述的半导体集成电路器件，其中，通过第一电流路径中的电流量来测量所述退化程度。
24.如权利要求21所述的半导体集成电路器件，其中，当第一晶体管未退化时，在其中输入信号具有高电平的情形下不形成第一电流路径。
25.如权利要求21所述的半导体集成电路器件，其中，当第二晶体管未退化时，在其中输入信号具有低电平的情形下不形成第二电流路径。
26.如权利要求25所述的半导体集成电路器件，还包括：
内部电压发生单元，在内部电压发生单元中产生内部电压作为输入信号。
27.如权利要求21所述的半导体集成电路器件，其中，当第一晶体管的栅极电平比第一晶体管的漏极电平低时，满足第一晶体管的应力施加条件。
CN201510627477.7A 2015-01-30 2015-09-28 半导体集成电路器件及驱动其的方法 Active CN105845166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0015408 2015-01-30
KR1020150015408A KR102231519B1 (ko) 2015-01-30 2015-01-30 반도체 소자의 열화도 검출 기능을 갖는 반도체 집적 회로 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
CN105845166A CN105845166A (zh) 2016-08-10
CN105845166B true CN105845166B (zh) 2020-08-07

Family

ID=56554087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510627477.7A Active CN105845166B (zh) 2015-01-30 2015-09-28 半导体集成电路器件及驱动其的方法

Country Status (3)

Country Link
US (1) US9429618B2 (zh)
KR (1) KR102231519B1 (zh)
CN (1) CN105845166B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102424369B1 (ko) * 2016-01-20 2022-07-22 삼성전자주식회사 시뮬레이션 시간을 단축할 수 있는 반도체 집적 회로의 신뢰성 불량률 예측 방법 및 그 장치
CN106330174B (zh) * 2016-08-16 2019-02-12 深圳市华星光电技术有限公司 Cmos反相器及应用该cmos反相器的电子装置
KR20190013326A (ko) * 2017-08-01 2019-02-11 에스케이하이닉스 주식회사 반도체 장치
US10776545B2 (en) * 2017-09-28 2020-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Method of determing a worst case in timing analysis
US10483973B2 (en) * 2017-12-06 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature instability-aware circuit
US11320479B2 (en) * 2018-09-21 2022-05-03 Micron Technology, Inc. Semiconductor device with a data-recording mechanism
WO2020125506A1 (en) * 2018-12-21 2020-06-25 Huawei Technologies Co., Ltd. Complementary ring oscillators to monitor in-situ stress within integrated circuits
KR102225817B1 (ko) 2019-11-14 2021-03-11 고려대학교 산학협력단 반도체 소자의 주파수 출력 특성 및 기계 학습을 이용한 반도체 소자 테스트 장치 및 방법
KR20230035185A (ko) 2021-09-03 2023-03-13 삼성전자주식회사 열화 측정 장치
US11789064B1 (en) * 2022-06-28 2023-10-17 International Business Machines Corporation Decoupling BTI and HCI mechanism in ring oscillator
US20240022113A1 (en) * 2022-07-13 2024-01-18 Wi-LAN Research Inc. Ultra-low power multi-phase ac logic family

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157216A (en) * 1999-04-22 2000-12-05 International Business Machines Corporation Circuit driver on SOI for merged logic and memory circuits
CN101278248A (zh) * 2005-09-30 2008-10-01 莫塞德技术公司 具有电流泄漏减小设计的半导体集成电路
CN101944532A (zh) * 2009-07-03 2011-01-12 瑞萨电子株式会社 半导体集成电路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284293B1 (ko) 1999-02-12 2001-03-02 김영환 핫 캐리어 측정회로
KR100372661B1 (ko) * 1999-06-30 2003-02-17 주식회사 하이닉스반도체 직류 스트레스 인가 회로 및 이를 이용한 반도체 회로
JP2002197894A (ja) * 2000-12-25 2002-07-12 Mitsubishi Electric Corp 半導体集積回路
KR100472004B1 (ko) * 2002-07-30 2005-03-10 동부아남반도체 주식회사 반도체 장치
US8255850B2 (en) 2008-01-21 2012-08-28 Texas Instruments Incorporated Fabricating IC with NBTI path delay within timing constraints
US8120356B2 (en) 2009-06-11 2012-02-21 International Business Machines Corporation Measurement methodology and array structure for statistical stress and test of reliabilty structures
US8120968B2 (en) * 2010-02-12 2012-02-21 International Business Machines Corporation High voltage word line driver
US8786307B2 (en) 2011-06-28 2014-07-22 Texas Instruments Incorporated Bias temperature instability-resistant circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157216A (en) * 1999-04-22 2000-12-05 International Business Machines Corporation Circuit driver on SOI for merged logic and memory circuits
CN101278248A (zh) * 2005-09-30 2008-10-01 莫塞德技术公司 具有电流泄漏减小设计的半导体集成电路
CN101944532A (zh) * 2009-07-03 2011-01-12 瑞萨电子株式会社 半导体集成电路装置

Also Published As

Publication number Publication date
CN105845166A (zh) 2016-08-10
US20160223609A1 (en) 2016-08-04
KR102231519B1 (ko) 2021-03-24
US9429618B2 (en) 2016-08-30
KR20160094159A (ko) 2016-08-09

Similar Documents

Publication Publication Date Title
CN105845166B (zh) 半导体集成电路器件及驱动其的方法
US9891283B2 (en) Multi-bit flip-flops and scan chain circuits
CN107026642B (zh) 用于在低电压下操作的发射器电路和接收器电路
KR100875675B1 (ko) 임피던스 조정된 의사 오픈 드레인 출력 드라이버
JP5707102B2 (ja) 不揮発性論理回路、該不揮発性論理回路を備える集積回路、及び該集積回路の動作方法
US8446784B2 (en) Level shifting circuit
US9129694B2 (en) Slew rate modulation
KR101717587B1 (ko) 종단 회로, 종단 회로를 포함하는 송신 장치 및 송신 장치를 포함하는 멀티미디어 소스 장치
US20160164503A1 (en) Low-power, small-area, high-speed master-slave flip-flop circuits and devices including same
US7948810B1 (en) Positive and negative voltage level shifter circuit
US8791722B2 (en) Output buffer, operating method thereof and devices including the same
KR102515463B1 (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
CN108806759B (zh) 用于补偿退化的半导体装置及使用其的半导体系统
US9330747B2 (en) Non-volatile latch using spin-transfer torque memory device
US7554877B2 (en) Apparatus and method for data outputting
JP2009033329A (ja) レベルシフト回路
US7554857B2 (en) Data output multiplexer
KR101638264B1 (ko) 부하 독립 버퍼를 개량하기 위한 방법 및 장치
CN111724833B (zh) 用于接收或发射电压信号的设备和存储器
US7848162B2 (en) Semiconductor integrated circuit having write controlling circuit
US11575365B2 (en) Input and output circuits and integrated circuits using the same
KR20110110363A (ko) 적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로
US7532525B2 (en) Semiconductor memory device for decreasing the total number of data transfer lines
JP5757888B2 (ja) 半導体装置
KR100924351B1 (ko) 버퍼 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant