CN105829849B - 半导体压力传感器 - Google Patents

Abstract

一种半导体压力传感器，用于测量施加于该传感器上的外部压力，包括膜和电桥，该电桥包括分别安排在膜(2)的第一和第二边部分(S1，S2)上的第一和第二电阻器对(P1，P2)。第一电阻器对(P1)包括第一和第二电阻器(R1，R2)，该第一和第二电阻器包括串联连接并且紧靠在一起定位的细长的压阻带，从而使得R1和R2具有基本上相同的温度。传感器具有针对1)在该膜之上的温度梯度、以及可选地还有2)由于封装引起的非均匀的应力梯度以及3)垂直于传感器的不均匀的干扰电场的降低的灵敏度。第一和第二电阻器的压阻带(8，9)可以在具有最大压阻系数的正交方向上定向。第二电桥可以被添加在膜(2)外部，用于补偿封装压力。

Description

半导体压力传感器

技术领域

本发明涉及压力传感器领域，具体为在半导体器件中集成的压力传感器。

背景技术

半导体压力传感器在本领域中是已知的。

US 4,672,411(日立)披露了具有在半导体本体中形成的隔膜的压力传感器(图1所示)，该隔膜在其主表面中具有一对压力感测半导体带(图1中的竖直压阻带30、31)。带30、31中的每个带在一个末端处通过半导体区域(图1中的三角形区域32)连接至另一个末端。半导体区域32是在具有小压阻系数的方向上形成的，而带30、31是在具有大压阻系数的方向上形成的。半导体区域32(三角形)具有比带30、31的电阻更小的薄层电阻。同样，在带30、31的其他末端处提供电极引出区域，这些区域具有低电阻、在具有小压阻系数的方向上延伸并且延伸超出隔膜边缘使得电极在隔膜外部接触半导体本体。电阻带30、31通过电桥连接。隔膜的变形致使扩散电阻器层(即，压阻带)扩张或收缩以便改变其电阻。压力传感器通过电检测电阻变化而感测压力。

然而，此压力传感器不是在所有情况中都非常准确，例如，在温度波动的情况中以及在残余封装应力的情况中。

发明内容

本发明的目的是提供一种良好的半导体压力传感器。

具体地，本发明的实施例的目的是具体地在半导体衬底的非均匀温度的情况中和/或在非均匀封装应力的情况中和/或在非均匀电场的情况中或其组合中提供一种具有良好准确度的压力传感器。

本发明的实施例的优点是即使在非均匀温度和/或非均匀应力和/或非均匀电场存在时并且即使当所述温度、应力或场随着时间变化时提供良好的准确度，例如，提高的准确度。

本发明的具体实施例的目的是提供具有改进的零点偏移补偿的半导体压力传感器。

这些目的是由根据本发明的实施例的器件完成的。

第一方面，本发明提供一种半导体压力传感器，用于测量施加于该传感器上的外部压力，该半导体压力传感器包括：作为半导体衬底的一部分用于由于外部压力而变形的膜，该膜具有膜边缘和膜厚度；第一电桥电路，该第一电桥电路包括第一电阻器对和第二电阻器对，该第一电阻器对位于该膜的第一边部分上，该第二电阻器对位于该膜的第二边部分上；第一电阻器对包括连接于第一偏置节点与第一输出节点之间的第一电阻器以及连接于第一输出节点与第二偏置节点之间的第二电阻器；第二电阻器对包括连接于第一偏置节点与第二输出节点之间的第三电阻器以及连接于第二输出节点与第二偏置节点之间的第四电阻器；第一和第二和第三和第四电阻器中的至少一个电阻器包括一个或多个细长的压阻带，该一个或多个细长的压阻带被安排成用于测量膜由于有待测量的外部压力的变形；其中，第一电阻器点与第二电阻器点之间的最大距离同膜的最大尺寸的比值小于50％；并且其中，第三电阻器点与所述第四电阻器点之间的最大距离同所述膜的最大尺寸的比值小于50％。

与例如通过封装引起的“内部压力”相比，“外部压力”意味着压力传感器所处的环境的例如大气压力或气体压力。

通过提供在同一边部分上的第一和第二电阻器，由此第一电阻器点与第二电阻器点之间的最大距离同膜的最大尺寸(例如，正方形膜的宽度或圆形膜的直径)的比值小于50％或者甚至小于25％，实际上意味着电阻器R1和R2相对于膜的尺寸“紧靠在一起”定位，这些电阻器的温度基本上是相同的，并且因此第一与第二电阻器的电阻值之比R1/R2基本上对在第一边部分处(随着时间过去的)温度变化并且对在第一边部分与膜的任何其他位置之间的温度差不敏感。同样地，电阻值之比R3/R4基本上对在第二边部分处(随着时间过去的)温度变化并且对在第二边部分与膜的任何其他位置(具体为第一边部分)之间的温度差不敏感。因此，通过按照指示安排这些电阻器，电桥的准确度对在传感器芯片之上(具体为在膜之上)的温度梯度相对不敏感(或者至少具有降低的灵敏度)。

因为第一、第二、第三和第四电阻器中的至少一个电阻器具有一个或多个压阻元件(例如，一个或多个压阻带)，所以由外部压力引起的膜变形将引起电桥电路的失衡，并且因此可以在电桥的输出节点之上以对在膜之上的温度梯度不敏感的方式测量施加于膜的外部压力。据诸位发明人所知，针对在膜之上的温度差(例如，温度梯度)的补偿在本领域中没有已知。这种温度梯度的存在以及其对传感器的准确度的影响在本领域中可能甚至未被认识到。

可以在输出节点之上测量的电桥的输出信号表示膜的变形并且因此表示外部压力。

通过在同一边部分上定位每个对中的电阻器(并且“相对靠近”在一起)，可能存在于膜之上的温度梯度的影响被大力减弱或者甚至被消除。换言之，由于在膜之上的温度梯度的零点偏移被减弱或者被消除。

在具体实施例中，第一电桥的压阻带完全地定位在膜上(尽管这不是绝对需要的)。实际上，模拟已经示出可以通过将压阻带部分地定位在块材料上而获得传感器的最大灵敏度。

可以用已知的方式(具体通过以关于晶格的特定方式定向这些带)在硅器件上制造压阻带。

在实施例中，第一、第二、第三和第四电阻器中的至少两个电阻器包括一个或多个细长的压阻带，该一个或多个细长的压阻带被安排成用于测量膜由于有待测量的外部压力的变形；并且由此这些压阻带被定向以便当在膜上施加压力时配合电桥的失衡。

使用至少两个压阻带是个优点，由此这些带被定向从而使得每个压阻元件的单独影响在输出电压中累积。使用多于一个的压敏电阻器增加了压力测量的灵敏度和准确度。

然而，这要求电阻器以这种方式被定向使得其配合电桥的失衡。例如，如果(参照图4的安排)仅R1和R2将是压阻式的，那么它们的压阻带需要被定向为基本上正交，从而使得(针对p型硅带)R1由于压力的增加是通过R2由于相同压力的减少而完成的。作为另一个示例，如果仅R1和R3是压阻式的，并且R1和R3被安排在正方形膜的相邻边上，那么它们的压阻带将需要被定向为基本上平行。然而，如果仅R1和R3是压阻式的，并且R1和R3被安排在正方形膜的对边上，那么它们的压阻带将需要被正交地定向。

在实施例中，第一、第二、第三和第四电阻器中的至少三个电阻器包括一个或多个细长的压阻带，该一个或多个细长的压阻带被安排成用于测量膜由于有待测量的外部压力的变形；并且由此这些压阻带被定向以便当在膜上施加压力时配合电桥的失衡。

使用至少三个的压阻带增加了压力测量的灵敏度和准确度甚至更多。

在实施例中，第一、第二、第三和第四电阻器中的每个电阻器包括一个或多个细长的压阻带，该一个或多个细长的压阻带被安排成用于测量膜由于有待测量的外部压力的变形；并且由此这些压阻带被定向以便当在膜上施加压力时配合电桥的失衡。

参照图4的安排，选择第一、第二、第三和第四电阻器的压阻带使得当外部压力施加于膜上时，膜的变形将引起第一和第三电阻值增加而降低第二和第四电阻值(或反之亦然)，因此电桥失衡R1/R2对R3/R4将被最大化并且因此传感器灵敏度将被增加。

在实施例中，包括多个细长的压阻带的该至少一个电阻器包括至少两个或至少三个串联连接的压阻带。

通过提供至少两个或至少三个串联连接的压阻带，可以在不必降低掺杂水平的情况下增加电阻值。在这些电阻器中的每个电阻器具有至少一个压阻带的情况下，这些电阻器中的每个电阻器优选地具有至少两个或至少三个这种串联连接的带。当芯片的尺寸由于技术缩放变得更小时，这尤其重要。每个单独的电阻器的压阻带基本上平行地定向。

在实施例中，当从膜的中心测量时，第二边部分基本上或精确地位于距离所述第一边部分90°角距离处。

本发明的实施例的优点是，其中，第二边部分基本上或精确地位于关于第一边部分90°处，(例如，在正方形膜的情况中，这意味着第一对与第二对位于相邻边上)，因为这种结构对均匀应力(例如，平行于衬底的应力)的影响具有降低的灵敏度。通过这种配置，跨膜的均匀应力引起输出节点的共模电压偏移而没有附加的差分信号。

在实施例中，第一电阻器点与第二电阻器点之间的最大距离同膜的最大尺寸的比值小于25％；并且第三电阻器点与第四电阻器点之间的最大距离同膜的最大尺寸的比值小于25％。

本发明的实施例的优点是，第一和第二电阻器的压阻带“彼此相对靠近地”定位。借助于所述比值定义“靠近”的原因是不含糊地定义“相对靠近”意味着什么。

压阻带之间的距离越小，它们的温度差将越小，从而使得可以假定即使在支路之间存在温度差在电桥的一个支路中的所有带的温度基本上是相同的。

在实施例中，膜基本上是正方形的，并且最大尺寸是正方形的宽度，第一边部分是正方形的第一边，而第二边部分是正方形的与第一边相邻的第二边；并且第一电阻器和第二电阻器基本上被安排在正方形的第一边的中间；第三电阻器和第四电阻器基本上被安排在正方形的第二边的中间。

在这个实施例中，压力传感器具有正方形形状的膜。当压力被施加于正方形膜上时，变形在这些边的中间处比接近角处更大，并且在这些边上比膜的中心处更大，因此通过提供基本上位于这些边的中间的电阻器来增加(例如，最大化)压力传感器的灵敏度。

在边的中间处，并且在垂直于膜边缘的方向上，在大约2倍(2×)膜厚度的距离处由于施加于膜上的压力产生的应力通常约为这个最大值的50％。因此，第一、第二、第三和第四电阻器优选地完全位于距离膜边缘3倍(≤3×)膜厚度的距离内，尽管(原则上)所述电阻器的压阻带中的至少一个压阻带位于那个距离内就足够了。

在实施例中，膜基本上是圆形的，并且最大尺寸是圆形的直径；或者膜基本上是矩形的，并且最大尺寸是矩形的长度和宽度中的较大者；或者膜基本上是椭圆形的，并且最大尺寸是椭圆的第一轴和第二轴中的较大者。

这些是膜形状的若干示例，由此适当的膜尺寸被指定，然而，本发明不限于这些示例，并且也可以使用具有其他形状的膜，例如，三角形等。

在实施例中，当没有施加外部应力时，第一电阻器的电阻与第二电阻器的电阻的比值位于50％至200％的范围内；并且第三电阻器的电阻与第四电阻器的电阻的比值位于50％至200％的范围内。

电阻意味着“抗电阻性”。

将第一电阻值选择为近似等于第二电阻值是有利的，因为然后在输出节点处的电压将是施加于电桥的偏置电压的约50％，从而在正方向或负方向上允许最大零点偏移。同时，将输出信号限幅至电源电压或至地电位的风险被降低了。

在实施例中，当从膜的中心测量时，第二边部分位于距离第一边部分90°角距离处，并且第一电阻器的细长的压阻带被定向与第二电阻器的细长的压阻带正交；并且第三电阻器的细长的压阻带被定向与第四电阻器的细长的压阻带正交；并且第一电阻器的细长的压阻带被定向与第三电阻器的细长的压阻带平行。

这是特别有趣的安排(当仅使用单个电桥时)，其对膜之上的温度梯度具有降低的灵敏度，但此外对均匀封装应力具有降低的灵敏度。

在另一个实施例中，当从膜的中心测量时，第二边部分位于距离第一边部分180°角距离处，并且第一电阻器的细长的压阻带被定向与第二电阻器的细长的压阻带正交；并且第三电阻器的细长的压阻带被定向与第四电阻器的细长的压阻带正交；并且第一电阻器的细长的压阻带被定向与第三电阻器的细长的压阻带正交。

这是另一个特别有趣的安排(当仅使用单个电桥时)，其对膜之上的温度梯度具有降低的灵敏度，但不幸地仍对均匀封装应力敏感。

在实施例中，半导体压力传感器进一步包括第二电桥电路，该第二电桥电路包括被安排在膜的第一边部分处但是在膜外部的第三电阻器对以及被安排在膜的第二边部分处但是在膜外部的第四电阻器对；第三电阻器对包括连接于第一偏置节点与第三输出节点之间的第五电阻器以及连接于第三输出节点与第二偏置节点之间的第六电阻器；第四电阻器对包括连接于第一偏置节点与第四输出节点之间的第七电阻器以及连接于第四输出节点与第二偏置节点之间的第八电阻器；第五和第六和第七和第八电阻器中的至少一个电阻器包括一个或多个细长的压阻带，该一个或多个细长的压阻带被安排在距离膜边缘至少4倍(≥4×)的膜厚度处用来仅测量由于封装施加于半导体衬底上的应力(而不是施加于膜上的压力)；用于使用由第二电桥测量的值补偿由第一电桥测量的值的电路。

与主要位于膜上、在至多3倍(≤3×)膜厚度的距离内、对封装应力和有待测量的外部压力两者都敏感的第一和第二电阻器对相比，通过将第三和第四电阻器对定位在膜外部的衬底上、在距离膜边缘至少4倍(≥4×)膜厚度(例如，至少8倍(≥8×)膜厚度)的距离处，这些带仅对封装应力敏感，但不对由于外部压力引起的膜变形敏感。

通过组合，例如，从第一和第二电桥中减去这些信号，封装应力可以被补偿或者其影响可以至少在最终的应力测量值中被减小。

因此，半导体压力拥有对共模温度(例如，周围环境温度(由于第一电桥))、以及对温度梯度(由于使用“紧靠在一起”安排的电阻器对)、以及对共模封装应力(由于在膜外部的第二电桥的电阻器对)、以及可选地还对均匀封装应力(例如，在平行于衬底的方向上施加的，如果电阻器对被安排在约90°角距离处)的降低的灵敏度。

在实施例中，第五和第六和第七和第八电阻器中的每个电阻器包括被安排用来测量由于封装在半导体衬底上引起的应力的一个或多个细长的压阻带。

至于第一和第二电阻器对，当第五至第八电阻器中的每个电阻器包括压阻带时获得更大的信号，从而产生更准确的信号。

在实施例中，第五电阻器的和第六电阻器的细长的压阻带在正交方向上被定向，并且第五电阻器的细长的压阻带与第一电阻器的细长的压阻带平行或正交，并且第七电阻器的和第八电阻器的细长的压阻带在正交方向上被定向，并且第七电阻器的细长的压阻带与第一电阻器的细长的压阻带平行或正交。

通过使用四个压敏电阻器并且以这种方式对其进行安排，电桥的失衡被增加(例如，最大化)，并且因此传感器的灵敏度被增加(例如，优化)。

在实施例中，第五、第六、第七和第八电阻器中的每个电阻器的细长的压阻带分别具有与第一、第二、第三和第四电阻器的细长的压阻带相同的尺寸。

这具有第一和第二电桥的性能更好地匹配的优点。

在实施例中，第一、第二、第三、第四、第五、第六、第七和第八电阻器中的每个电阻器具有相同数量的压阻带，并且所有这些压阻带的尺寸是完全相同的。

这具有第一和第二电桥的性能最佳匹配的优点。优选地在这个情况中，电阻器对的布局尽可能完全相同(除了旋转、平移、镜像和/或缩放)。惊奇地发现，通过这样做，在第一(内)电桥的零点偏移与第二(外)电桥的零点偏移之间存在非常好的关联性，从而使得第一电桥的补偿可以被大大提高(至少因数2)。

在具体实施例中，当从膜的中心测量时，第二边部分位于距离第一边部分90°角距离处，并且第一电阻器的细长的压阻带被定向与第六电阻器的细长的压阻带正交；并且第七电阻器的细长的压阻带被定向与第八电阻器的细长的压阻带正交；并且第五电阻器的细长的压阻带被定向与第七电阻器的细长的压阻带平行，并且第五电阻器的细长的压阻带被定向与第一电阻器的细长的压阻带平行。

这是特别有趣的安排(当使用双电桥时)，其对膜之上的温度梯度具有降低的灵敏度，但是此外对均匀的封装应力具有降低的灵敏度，并且由于压敏电阻器的匹配，尤其是如果电阻器的布局是“相同的”(除了旋转、平移和镜像)而具有第一电桥的改进的零点偏移校正。

在另一个具体实施例中，当从膜的中心测量时，第二边部分位于距离第一边部分180°角距离处，并且第五电阻器的细长的压阻带被定向与第六电阻器的细长的压阻带正交；并且第七电阻器的细长的压阻带被定向与第八电阻器的细长的压阻带正交；并且第五电阻器的细长的压阻带被定向与第七电阻器的细长的压阻带正交，并且第五电阻器的细长的压阻带被定向与第一电阻器的细长的压阻带平行。

这是另一个特别有趣的安排(当使用双电桥时)。

在实施例中，半导体压力传感器被安排在CMOS晶片上，由此该膜位于(100)平面中，并且压阻元件中的至少一个元件在<110>方向上定向。

本发明的特定的和优选的方面在所附独立和从属权利要求中陈述。从属权利要求中的特征可以与独立权利要求中的特征并且酌情地与其他从属权利要求中的特征组合并且不仅仅是在这些权利要求中明确陈述的这些。

本发明的这些和其他方面根据在下文中描述的一个(多个)实施例将是显而易见的并将参照所述实施例对其进行阐明。

附图说明

图1示出了在本领域中已知的半导体压力传感器。

图2示出了在本领域中已知的具有两个支路的惠斯通电桥配置，每个支路包括两个电阻器。

图3示出了在本领域中已知的另一个半导体压力传感器。

图4示出了图2的惠斯通电桥，具有与本发明相关的某些方面的附加指示。

图5示出了布局模式示例的顶视图，其包括可以在根据本发明的实施例的压力传感器中使用的电阻器对和引出部分。电阻器对包括紧邻膜边缘的压阻带(深灰色)。

图6示出了图5的压阻带的放大视图，具有“第一电阻器点与第二电阻器点之间的最大距离”的指示。

图7示出了图5的布局模式的变体，由此输出节点的引出区域位于偏置节点的引出区域之间。

图8是图7的布局模式的变体，由此每个电阻器仅具有串联连接的两个(而不是三个)平行的压阻带。

图9示出了根据本发明的实施例的压力传感器的第一实施例的一部分，使用图5的布局模式(或其一部分)具有定位在正方形半导体膜的相邻边上的两个电阻器对，这两个电阻器对通过电桥连接。

图10示出了根据本发明的实施例的压力传感器的第二实施例的一部分，使用图5的模式(或其一部分)具有四个电阻器对，两个对位于膜上并且通过第一电桥连接，而两个另外的对位于膜外部并且通过第二电桥连接，第三和第四对分别紧邻第一和第二对定位。

图11示出了图9的压力传感器的实施例的变体，由此第一和第二电阻器对位于正方形膜的对边上。

图12示出了图11的压力传感器的实施例的变体，由此第一、第二、第三和第四电阻器对位于正方形膜的对边上。

图13示出了图11的压力传感器的实施例的变体，使用图8的布局模式(或其一部分)而不是图5的模式。

图14示出了在膜的四个位置处的(例如，由压力引起的)径向应力的示意性示例，该应力通常由施加于膜上在垂直于衬底的方向上的压力引起的。

图15示出了在膜的四个位置处的(在此情况中从左到右的)均匀应力的示意性示例，该应力可以通过封装引起。

图16示出了图9的压力传感器的实施例的变体，使用图8的布局模式(或其一部分)而不是图5的模式。这些附图仅是示意性的而并非限制性的。在附图中，出于说明性目的，这些元件中的一些元件的大小可以被放大而不是按比例绘制的。

权利要求书中的任何参考标记不应被解释为限制范围。

在不同的附图中，相同的参考标记指相同的或类似的元件。

具体实施方式

将关于具体的实施例并且参照特定的附图描述本发明，但是本发明不限于此而仅受限于权利要求书。所描述的附图仅是示意性的而并非限制性的。在附图中，出于说明性目的，这些元件中的一些元件的大小可以被放大而不是按比例绘制的。尺寸和相对尺寸不对应于本发明的实践的实际减少。

此外，在说明书中并且在权利要求书中的术语第一、第二等等用于在类似的元件之间进行区分并且不一定用于或者时间上、空间上、按照排名或者以任何其他的方式描述序列。应当理解，如此使用的这些术语在适当的情况下是可以互换的并且使得在此所描述的本发明的实施例能够按照除了在此所描述或所展示的顺序以外的其他顺序来操作。

此外，在说明书和权利要求书中的术语顶部、底部等等出于描述性目的被使用而不一定用于描述相对位置。应当理解，如此使用的这些术语在适当的情况下是可以互换的并且使得在此所描述的本发明的实施例能够按照除了在此所描述或所展示的定向以外的其他定向来操作。

应当注意，在权利要求书中使用的术语“包括”不应被解释为被局限于其后列举的这些装置；其不排除其他元件或步骤。因此，如所提及的，其应当被解释为指定声明的特征、整体、步骤或部件的存在，但是不排除一个或多个其他特征、整体、步骤或部件(或其组)的存在或增添。因此，表述“包括装置A和B的器件”的范围不应局限于仅由部件A和B组成的器件。其意味着关于本发明，器件的仅有的相关部件是A和B。

贯穿本说明书对“一个实施例”或“一种实施例”的引述意味在本发明的至少一个实施例中包括了所描述的与该实施例相联系的一个具体的特征、结构或特性。因此，贯穿本说明书各处的短语“在一个实施例中”或在“在一种实施例中”并非必须都但是可以指同一个实施例。此外，在一个或多个实施例中，这些具体的特征、结构或特性可以用任何合适的方式相结合，如本披露将对本领域的技术人员是明显的。

类似地应认识到，在本发明的示例性实施例的描述中，为了简单化本披露并帮助理解各种创造性方面中的一个或多个，本发明的各种特征有时聚集在单个实施例、图或其描述中。然而，本披露的方法意图不应被解释为反映所要求保护的发明需要的特征比在每个权利要求中清楚地叙述的更多。相反，如以下权利要求书所反映，创造性方面在于比单个前述公开的实施例的所有特征更少。因此，将本详细说明之后的权利要求特此明确结合在本详细说明中，其中每个权利要求以其自身作为这个本发明的一个独立的实施例。

此外，虽然在此描述的一些实施例包括在其他实施例中包括的一些但不是其他特征,不同实施例的特征的组合预计在本发明的范围内，并形成不同的实施例，如本领域技术人员将理解的。例如，在以下的权利要求中，任何所要求保护的实施例可以用在任何组合中。

在此提供的描述中，提出了许多具体的细节。然而，应理解本发明的实施例可以在没有这些具体的细节的情况下实践。在其他实例中，为了不混淆对本描述的理解，未详细示出众所周知的方法、结构和技术。

在本发明中，术语“隔膜”和“膜”作为用于指示具有与周围衬底材料(称为“块”)相比减少的厚度的半导体衬底区域的同义词使用，被适配成用于当有待测量的压力施加于其上时机械地变形。

当在本发明中参照“膜的最大尺寸”或者仅“膜的尺寸”时，假如膜具有基本上正方形形状则参照边长，或者假如膜具有拥有圆角的正方形形状则参照对边之间的距离，或者假如膜基本上是圆形的则参照直径，或者假如膜基本上是椭圆形的则参照最长轴的长度，或者假如膜基本上是矩形的则参照长度和宽度，或者假如膜具有规则多边形形状(如，例如，六边形或八边形形状)则参照内切圆的直径。

术语“膜的厚度”具有其通常含义，其可以在垂直于衬底的方向上被测量。

虽然在背景部分中描述并且在图1中展示的US 4,672,411(日立)的电路具有一些缺点，在此所描述的这些基础原理中的一些原理也在本发明中被使用。例如，本发明的实施例的膜边缘优选地以这种方式实现使得由施加的压力引起的应力在垂直于膜边缘的至少两个区域中达到最大值，并且其中，该膜边缘在<110>方向上定向。经常使用在硅中的正方形膜的各向异性蚀刻，因为其由于在<111>平面上的各向异性蚀刻障碍而在膜边缘的中间处创造了四个这种区域。通过使用其他蚀刻方法，圆形膜也将产生四个这种区域而椭圆形膜产生两个这种区域。压敏电阻器的应力灵敏度还取决于晶体定向并且p掺杂电阻器沿着<110>方向具有最大的电阻变化并且沿着<100>方向(在与<110>方向成45°处)具有最小的电阻变化。金属连接引起硅中的应力并且由于蔓延此应力还可以随着时间变化。因此，高度掺杂的p掺杂路径在金属带与压阻带之间实现。通过将这些高p掺杂路径放置在<110>方向的45度处的<100>方向上，可以确保来自金属线的应力不会改变这些带的电阻。

为了避免这些基础概念的不必要的重复，本申请将不会进一步赘述晶体平面和方向，并且将集中于本发明在现有技术之上的贡献。读者可以参考US4,672,411以获得更多详情。尽管其他晶体方向也可以被使用，假定根据本发明的压力传感器的膜位于CMOS晶片的(100)晶体平面中，并且压阻带位于<110>方向上。使用CMOS晶片允许组合压力膜与CMOS电路(例如，至少读出电路)以集成在同一晶片上。

在描述根据本发明的实施例的压力传感器之前，首先解释惠斯通电桥电路的原理。本领域众所周知的是，惠斯通电桥电路具有如在图2中所示安排的四个电阻器。当三个其他电阻器值R1、R2和R3为已知的时候，这种电路非常好地适用于确定未知的电阻器值Rx，或者当所有四个电阻器值为已知的时候用于测量较小的电阻变化。图2的电桥具有四个电阻器R1、R2、R3和R4(或Rx)。当电源电压(例如，DC电压)Vdd和Gnd分别被施加于节点A和C时，第一电流将通过由R1与R2串联形成的第一支路从A流至C，并且第二电流将流过由R3与R4串联形成的第二支路。差分电压输出“V_输出”在节点D和B之上被提供，并且被定义为：V_输出＝Vd-Vb。

当电桥“平衡”时，以下公式适用：

R1/R2＝R3/R4 (1)

其等效于：

R1×R4＝R2×R3 (2)

当电桥平衡时，R1与R2之间的节点D处的电压“Vd”将恰好等于R3与R4之间的节点B处的电压“Vb”，并且在节点B与D之间的路径中将没有电流(例如，通过由V_G指示的电流计)。当电阻器值R1至R4中的一个或多个电阻器值甚至稍微地从这种平衡状态偏离时，电桥将不再平衡，并且电压差V_输出将出现在节点D和B之上，该电压差可以通过本领域已知的任何方式(例如，典型地通过具有约100或更大的放大因数的放大器)测量。如可以从以上公式(1)理解的，因为不是绝对电阻值而仅是其比值重要，所以这种电桥电路对共模温度变化(即，当所有电阻器R1至R4的温度增加或降低相同的量时)相对地不敏感。

在理想的压力传感器中，当没有压力差(进一步简单地称为“压力”)施加于膜2上时在节点D和B之上的电压输出应恰好为零，并且理想地在不存在所述压力的情况下无论传感器温度如何这个值保持恰好为零。实际上，然而，对应于零压力的这个输出电压值V_G并非恰好为零，并且需要对其进行补偿，以便获得准确的压力测量值。这个非零值被称为“零点偏移”，即，当没有外部压力施加于(或应用于)传感器膜上时在节点D与B之间的电压偏移值。存在针对这种零点偏移的各种原因，例如，由于半导体加工的不完全性引起的各电阻值之间的错配、由于半导体(例如，硅)裸片的封装在膜中引起的残余应力、或者垂直于衬底的不均匀电场，其以不同的方式修改了电阻器(耗尽层改变)。而针对离散的(厚膜)电阻器，由于半导体加工引起的各电阻值之间的错配可以通过在生产阶段处的激光微调来校正，激光微调针对作为CMOS电路的一部分的压敏电阻器是不可能的。此外，还有若干其他效应(如，例如，由于封装引起的应力以及温度梯度)保留着。

在本领域中已经进行了各种尝试来降低零点偏移。例如，图3示出了由霍尼韦尔公司在EP0083496中披露的现有技术压力传感器。应当注意，出于稍后将变得清楚的原因，在本文件的展示中将黑线添加至图3中，以清楚地指示压阻带的位置和朝向。这个传感器具有第一电桥，该第一电桥具有位于膜上用于测量施加于膜上的压力的电阻器。这个第一电桥具有由于温度变化以及由于封装应力引起的零点偏移。此偏移通过使用第二电桥被减少，该第二电桥具有位于膜外部的四个电阻器。这个整个的双电桥传感器提供补偿封装应力的压力值，然而，该补偿不是完美的。

虽然补偿封装应力的问题由霍尼韦尔公司解决了，据诸位发明人所知，至今还未开发将在衬底之上(具体地，在膜2之上)的温度差或温度梯度考虑在内的压力传感器。但是，诸位发明人发现电阻器R1至R4中的一个电阻器的小至0.1℃温度差通常导致1％的满度误差。这个问题可能甚至在本领域中未被认识到。应当注意，这是与补偿针对所有电阻器常见的变化温度不同的问题，该问题通过使用电桥结构内在地解决。

诸位发明人进一步认识到这种温度差(或温度梯度)可能很难或甚至不可能预测，因为其可以例如由集成压力传感器上的若干子电路耗散的功率引起，并且其可以甚至是固件相关的(例如，当传感器是具有激活或取消激活某些子电路或者改变其时钟频率的处理器的集成芯片的一部分时)。但是在半导体(例如，硅)裸片上的温度梯度也可以由环境引起，例如，当压力传感器暴露于非均匀的和/或时间相关的热流中时。

在意识到膜上的温度梯度的存在之后，仔细看看图1的现有技术传感器揭示电阻器在不同的膜边缘处彼此相对远离地放置(电阻器之间的距离近似等于0.7×膜大小)。在读出信号(指示有待测量的外部压力)的顶部，假如温度梯度跨膜存在则产生误差信号。电阻器将由于这些温度差而具有不同的值。误差信号随着电阻器的增加的温度差而增大(例如，约成比例地)，并且电阻器分开得越远这些温度差将越大。当电阻器上的残余应力(例如，不是由有待测量的外部压力引起的应力)针对所有电阻器不是相同的并且甚至可以随着时间改变时，以类似的方式产生误差信号。这种应力可以例如由传感器的封装引入的力引起。这种应力变化可以例如由将传感器粘结于表面上的粘胶的塑性变形、表面的塑性变形和/或经常应用的保护胶的塑性变形引起。第三个误差源可以是由非均匀外部电场引起的，该电场针对单独的电阻器是不同的，并且再次，电阻器间隔得越远，它们的电阻值将越不同。这种电场改变扩散电阻器的值，例如，因为其修改绝缘耗尽层。可能的源可以是来自接近芯片的外部部件的电场的发射、在芯片上集成的电子线路或者来自在压敏电阻器上方的材料中捕获的电荷。此外，这些现象(温度、封装应力、电场)中的两个或更多个现象可以同时发生。

寻找解决方案以降低由温度梯度引起的不准确性，诸位发明人想起技术洞悉使得图2的惠斯通电桥的四个电阻器R1至R4实际上不必全部具有相同的温度以使电桥(或保持)平衡，但是其满足使得第一支路的电阻器R1和R2的温度(基本上)是相同的，并且使得第二支路的电阻器R3和R4的温度(基本上)是相同的，如图4中“对1(T1)”和“对2(T3)”所指示的。在数学记法中，如果Ti表示电阻器Ri(i＝1至4)的温度，那么为了使电桥(或保持)平衡，其满足使得T1＝T2并且T3＝T4，但是T1可以基本上不同于T3。实际上，当然，T1将不会恰好等于T2，并且T3将不会恰好等于D4，但是重要的是绝对值温度差|T1-T2|小于绝对值温度差|T1-T3|，优选地至少为因数2，更优选地至少为因数5。然而，出于讨论的目的，我们将假定T1＝T2并且T1不同于T3。举例来讲，如果R1和R2的电阻值都在其标称值之上增加例如2％(例如，因为T1和T2都增加2℃)，那么比值R1/R2保持不变，并且因此在节点D处的电压Vd也保持不变。同时，如果R3和R4的电阻值都在其标称值之上增加例如4％(例如，因为T3和T4都增加4℃)，那么比值R3/R4保持不变，因此在节点B处的电压Vb保持不变，并且因此不管T1与T3之间的温度差如何电桥保持平衡。此洞悉是本发明的基本概念之一。

当电桥不完全平衡时，即，当V_输出<>0时，同样如此。当电桥不平衡时，以下公式是适用的：

V_输出/Vdd＝R2/(R2+R1)–R4/(R3+R4) (3)，或者

V_输出/Vdd＝1/(1+R1/R2)–1/(1+R3/R4) (4)

从等式(4)可以看到仅每个对之内的匹配重要并且不是所有电阻器都需要被匹配。在本发明中通过将两个电阻器R1和R2彼此“靠近”(与膜2的宽度W相比)地放置而利用此洞悉，从而使得在膜2之上存在温度梯度的情况下其T1与T2温度差相对于现有技术实施例被减小了。实际上，温度梯度的影响通常与电阻器之间的距离成比例。在现有技术(例如，图1和图3)中，电阻器之间的距离约或约0.7倍的膜长度(或直径)，而针对本发明的电阻器对将此距离选择得更小，例如小于0.50倍的膜长度或直径，例如小于0.35倍的膜长度或直径，例如小于0.20倍的膜长度或直径，或者例如甚至小于0.10倍的膜长度或直径。因此，温度差|T1-T2|被减小了约因数2(在0.35的情况中)或者约一个数量级(在0.10的情况中)。同样地，电阻器R3和R4“靠近地”定位在一起。为了避免相对术语“靠近”，将关于图6给出何谓“靠近”的更准确的定义。

同时，这两个对自身不必紧靠在一起定位，但是优选地在膜上具有高灵敏度的位置处(例如，接近正方形膜的边的中间)定位。有利的是将电阻器对分开定位(例如，在不同的边缘上)而不是将所有四个电阻器定位在一起，因为以这种方式每个对中的两个电阻器可以更靠近膜上具有更高灵敏度的那些位置(例如，在正方形膜的情况中，对边的中间)定位。甚至更重要的，通过不将四个电阻器定位在一起，有可能在由(有待测量的)压力引起的应力与通过封装引起的应力之间进行区分。

在具有至少两个压阻元件(具体地，仅两个或仅三个或四个压阻元件)的本发明的实施例下的第二(可选的)概念是以这种方式定向那些压阻元件(例如，压阻带)使得它们当其值由于压力改变时“配合”电桥的失衡。接下来描述了若干示例。

在第一示例中，R1和R2是压阻式的，而R3和R4不是。通过恰当地定向R1和R2，施加于膜上的外部压力将增加R1的值而同时降低R2的值，或反之亦然。这具有如下影响：在节点D处的Vd值根据R1的变化和R2的变化两者在相同的方向上变化(例如，降低)，而在节点B处的Vb值将由于所述压力保持为不变。因此，通过其定向，电阻器R1和R2“配合”电桥的失衡。作为第二示例，如果R1和R3是压阻式的，那么R1和R3应当以这种方式定向使得当R1随着压力增加时，R3降低，然后Vd和Vb两者将在同一方向上变化，并且因此V_输出将保持不变。作为第三示例，假如R1和R4是压阻式的，那么R1和R4应当以这种方式定向使得当R1随着压力增加时，R4也增加，因此在节点D处的Vd将降低而在节点B处的Vb将增加，因此V_输出改变。作为第四示例，假如R2和R4是压阻式的，那么R2和R4应当以这种方式定向使得当R2降低(因此Vd降低)时，R4增加(因此Vb增加)。作为第五示例，假如所有电阻器R1至R4是压阻式的，那么它们应当以这种方式定向使得当R1增加时，然后R2应当降低、R3应当降低并且R4应当增加。技术人员可以在两个或三个压阻元件的情况下通过看图4中的箭头或者指向上(例如，随压力增加)或者向下(例如，随压力降低)而轻易地导出其他可能的组合，但是箭头也可以已被反向。如将进一步描述的，其取决于电阻器R1、R2、R3、R4定位在膜2的哪个边缘上，以决定它们是否应当基本上平行地或基本上正交地定向。

如以上解释的，尽管针对最大灵敏度是优选的，不是绝对需要使得所有四个电阻器R1至R4具有一个或多个压阻元件8、9。实际上，如果电阻器中的仅一个电阻器(例如，仅R1)具有对施加于膜2上的压力敏感的压阻元件的话，本发明也将起作用。在那种情况下，比值R1(T1，p)/R2(T2)将对压力敏感但是(基本上)对温度梯度(假定T1≈T2)不敏感，而比值R3(T3)/R4(T4)将(基本上)对压力“p”和温度梯度(假定T3≈T4)两者都不敏感。这种传感器的灵敏度将比压力传感器小大约四倍，其中，电阻器R1至R4中的每个电阻器具有多个压阻元件。

在本发明下的第三方面是膜上的压力不仅仅引起压敏电阻器中的应力的“洞悉”。这种附加的应力可以具有与在垂直于膜表面的方向上定向的施加的压力相同的效果(产生径向应力)，但是附加的应力也可以在针对所有电阻器的共同方向上定向并且基本上平行于衬底表面。而且，如将进一步描述的，可以通过在膜上恰当地定位电阻器而减小此应力。

图5示出了电阻器对P1的可能模式的实施例，该电阻器对包括可以在根据本发明的实施例的压力传感器中使用的第一电阻器R1和第二电阻器R2。

在所示的示例中，第一电阻器R1包括串联连接的三个细长的压敏半导体带8a、8b、8c，但是也可以使用多于三个或少于三个的带，例如，仅两个带。这些带8a、8b、8c是由用第一掺杂类型的掺杂物(例如，p型硅)掺杂的半导体材料制成的，并且在例如对应于相对较大(例如，最大压阻系数)的晶格方向的第一方向Y上定向。需要关于压阻系数的更多信息以及它们与晶格方向的关系，读者可参见US 4,672,411(具体参见其图9)以及说明书的相应部分。

第二电阻器R2包括串联连接的三个细长的压敏半导体带9a、9b、9c，但是也可以使用多于三个或少于三个的带。这些带9a、9b、9c是由用第一掺杂类型的掺杂物(例如，p型硅)掺杂的半导体材料制成的，并且在基本上与第一方向Y正交、也对应于相对较大(例如，最大压阻系数)的晶格方向的第二方向X上定向。

由于第一电阻器R1的(细长的)带8a、8b、8c与第二电阻器R2的(细长的)带9a、9b、9c的正交定向，带8a、8b、8c在与电流平行的方向上由于张力引起的应力增加将需要垂直于第二电阻器R2的带9的电流方向的类似的应力。因此，在膜2上引起第一电阻器R1的抗电阻性增加的压力将同时引起第二电阻器R2的抗电阻性的降低，并且反之亦然。实际上，这仅针对p型电阻器为真。在引起电桥失衡的同时，这还具有影响使得通过电桥的电流完全独立于压力，因为每个支路的总电阻(例如，(R1+R2))不随着压力变化‘很多’，或者更准确地措辞，由|Δ(R1+R2)|指示的总和(R1+R2)的绝对值变化小于单独的变化|ΔR1|和|ΔR2|中的最大者。

电极引出区域6被提供用于在电阻器R1与R2的串联连接之上施加偏置电压(例如，Vdd和Gnd)，并且用于测量电阻器R1与R2之间的中间节点“D”的电压。这些引出区域6以及与压阻带8a、8b、8c和带9a、9b、9c互连的“角部分”3是由第一掺杂物类型的高度掺杂层(例如，高度掺杂的p+型扩散层)制成的。它们具有相对低的抗电阻性，并且在具有相对较小的压阻系数的方向上延伸(在所示的示例中，优选地在关于第一和第二方向Y、X的+/-45°角距离处)。引出区域6延伸超出膜2的边缘21并且与导体电极(例如，在膜2外部的金属电极4)欧姆接触。这种金属电极4可以例如包括铝。读者可以注意到，连接于节点D的电极引出区域6不完全在关于第一和第二方向Y、X的+/-45°角度处定向，因为实际上，其不需要此引线，因为基本上没有电流流过此引线。实际上，节点D和B(图5中仅示出了节点D)通常连接于用于对输出电压V_输出进行放大的放大器(未示出)的输入端。

因为构成压力感测元件的第一掺杂物类型的扩散层(例如，p型扩散层)8a、8b、8c、9a、9b、9c具有相对较大的(例如，最大的)压阻系数，其抗电阻性根据由于半导体(例如，硅)膜2的变形形成的张力大大地变化。也就是说，这些压力感测元件对压力等等非常敏感。相比而言，因为扩散层是用第一掺杂物类型的掺杂物高度掺杂的(例如，高度掺杂的p+扩散层)，所以互连3和6被安排在具有相对较小的(例如，最小的)压阻系数的方向上，它们对压力变化最不敏感。通过将第一电阻器R1的压阻带8a、8b、8c定向得靠近或与第二电阻器R2的压阻带9a、9b、9c正交，施加于膜2上的压力将在第一和第二电阻器R1、R2的抗电阻性上具有相反的效果，在该意义上而言，当第一电阻器R1电阻由于施加于其上的压力增加时，第二电阻器R2的电阻降低，并且反之亦然，并且因此电桥的比值R1/R2基本上由于张力而改变，由此强有力地增加了电路的灵敏度。

通过在导电的(例如，金属的)电极4与大部分在膜2外部的第一掺杂物类型的引出区域6(例如，p+型引出区域)之间定位触点，在半导体(例如，硅)膜的变形上通过在接触部分附近形成的残余应力施加的影响以及任何温度滞后作用可以被减少(例如，最小化)。

这个方面甚至在图7和图8所示的布局中被改进，其中，输出节点的引出区域6(在结构的中间中)不在结构外部布线，而是定位在偏置节点的引出区域之间。在图7的结构中，每个电阻器R1、R2包含三个压阻带。在图8的实施例中，每个电阻器仅包含两个压阻带。但是本发明不限于这些特定的布局，并且还可以使用其他变体，例如其旋转的、镜像的、缩放的和/或拉伸的版本，或者具有拥有三个压阻带的第一电阻器R1以及仅拥有两个压阻带的第二电阻器R2(或反之亦然)的变体。

返回参照图5，第一电阻器R1的抗电阻性(近似等于如在此电阻器R1中存在的带的一个压阻带8a、8b、8c的抗电阻性的多倍，例如，在所展示的实施例中，鉴于包括三个压阻带8a、8b、8c的R1的三倍)优选地基本上与第二电阻器R2的抗电阻性相同，同样第三电阻器R3的抗电阻性优选地基本上与第四电阻器R4的抗电阻性相同，因为在那种情况中，输出电压Vd和Vb(即，在电阻器R1与R2之间的节点D的电压和在电阻器R3与R4之间的节点B的电压)将基本上为偏置电压Vdd与Gnd之间的一半，因此，约为电源电压Vdd的50％。然而，这不是绝对所需的，并且如果一方面R1和R2的电阻器值以及另一方面R3和R4的电阻器值将基本上不同的话，本发明也将起作用。

图9示出了根据本发明的实施例的压力传感器的第一实施例的一部分，使用具有如在图5中所示的模式的两个电阻器对P1、P2或者其平移的、旋转的、镜像的、缩放的或拉伸的版本。图9的压力传感器具有拥有正方形形状的膜2以及拥有宽度W的四个边S1、S2、S3、S4，然而，本发明不限于此并且还将例如对矩形、椭圆形、圆形或其他合适形状起作用。边S1与S2是相邻的边，边S1与S3是相对的边。传感器进一步包括电桥电路，该电桥电路在节点A与C之间具有两个支路。可以用本领域中已知的任何合适的方式通过电压Vdd和Gnd对节点A和C进行偏置。第一支路包括第一电阻器对P1，该第一电阻器对包括串联连接的电阻器R1和R2。第二支路包括第二电阻器对P2，该第二电阻器对包括串联连接的电阻器R3和R4。电阻器R1和R2基本上在边S1的中间彼此“靠近”定位，并且“靠近”膜2的边缘。电阻器R3和R4基本上在第二边S2的中间彼此“靠近”定位，并且“靠近”膜2的边缘。

为了量化使得第一对P1的电阻器R1和R2彼此“靠近”定位(与膜2的大小相比)，如在图6中所展示的，确定在第一电阻器R1的点与第二电阻器R2的点之间定义的(具体地，由电阻器R1和R2的压阻带8a的点和压阻带9a的点定义的)最大距离L73，其中，所述点是由用于说明性目的的黑点指示的。在本发明的优选实施例中，所述最大距离L73与膜2尺寸(在正方形膜的情况中，所述尺寸将被选为膜的宽度W)的比值(即，L73/W)小于50％、优选地小于40％、优选地小于35％、优选地小于30％、优选地小于25％、优选地小于20％、优选地小于15％、如，例如，约10％。假如膜2具有圆形形状，该比值将按照所述最大距离L73的长度比上圆的直径来计算。假如膜具有椭圆形形状，该比值将按照最大距离L73比上椭圆的两个轴中的较大者来计算。假如膜2具有基本上八边形形状，该比值将按照所述对角线L73的长度比上八边形的对边之间的距离来计算，等。

尽管未在图5或图6中示出，但是在图9至图13以及图16中可见的是，电阻器R1、R2、R3、R4优选地位于膜2的边的大约中间处，因为针对正方形膜形状，这是压力引起最大拉伸性应力之处。在圆形或椭圆形膜的情况中不存在“边”，但是电阻器优选地接近膜的边缘定位，并且从膜中心看去基本上分开90°或180°，并且处于合适的晶体位置和定向中，具体地，在CMOS晶片的情况中，膜优选地位于(100)平面中，并且压阻带优选地在<110>方向上定向。

如在图6中所示，压阻带8、9关于膜边缘21(以虚线指示)的位置(具体地，带8的中心与膜边缘21之间的距离“d1”)可以被选择以当施加压力时具有在一起的三个带的电阻变化的最大值(例如，ΔR1)。针对压阻带的所选数量(例如，在所示实施例中的三个)，并且针对所选尺寸(带的长度和宽度，以及带之间的距离)，可以用任何其他方式(例如，经由设计变化)在相对于压力的最大灵敏度方面确定(例如，计算或模拟或确定)最优距离“d1”。同样地，针对带9的所选数量，并且针对其所选尺寸，可以在相对于压力的最大灵敏度方面确定最优距离“d2”。“d2”的值可以独立于“d1”的值被确定，但是依赖于膜大小和膜厚度T。可以使用有限元件建模来确定这些“最优”距离。然而，本发明还将对次优位置起作用，因为公式(4)将仍然适用。模拟已经示出可以例如通过在膜边缘21之上“移动”阻带8约25％，以及通过在膜边缘21之上完全地“移动”阻带9c而获得这种最优位置，但是d1和d2的其他值也将起作用，只要第一电阻器R1和第二电阻器R2是在最多3倍(≤3×)的膜厚度T(优选地小于2.5倍T，例如，小于2.0倍T，并且基本上接近膜的边的中心的距离内、与膜边缘21“相邻”定位的，因为在这个区域中应力是最大的。模拟已示出，当压力施加于膜2上时，在膜2上靠近边缘21处具有其最大值的应力梯度被建立。然而在边缘处不存在突然的应力停止，但是其在块的方向上并且在膜的方向上随着远离边缘21的距离减小。在远离边缘膜厚度T的约2.0倍的距离处，在块硅上的应力通常仍约为最大应力的50％。

返回参照图9，可以看到，第一对的电阻器R1和R2因此被安排“紧靠”在一起(相对于膜2的大小)，并且可以因此假定(或估计)R1和R2的压阻带的温度基本上全部相同，比如说T1。同样地，第二对的电阻器R3和R4被安排“紧靠”在一起，并且可以因此假定(或估计)其压阻带的温度基本上是相同的(比如说T3)，但是由于第二对P2的电阻器R3和R4远离第一对P1的电阻器R1和R2“相对远”地定位，所以第二对P2的温度T3可能与第一对P1的温度T1不同。即使电阻器R1、R2、R3、R4中的仅一个电阻器是压阻式的也可获得这种技术效果。

因此，通过将电阻器R1和R2的带8、9“相对靠近”在一起定位，更确切地，从而使得由这些带定义的最大可能的距离L73仅是膜2的最大尺寸W(长度、宽度、直径等)的一部分(例如，小于50％，优选地小于20％)，电阻器R1、R2之间的温度差|T1-T2|也将仅是可能存在于膜2之上的总温度差的一部分。因此，压力传感器关于膜2之上的任何温度梯度的灵敏度被显著地降低，并且因此压力传感器的准确度被提高。

在这个方面应当提及，如可以从公式(4)中看出的是，只要R1和R2的材料及其温度基本上相同，R1、R2的电阻是否以线性或非线性的方式随着温度变化不重要。实际上，如果R1和R2两者都根据同一非线性函数随着温度T变化，其比值保持相同。为了完整性，回想起以上所描述的(即使T1<>T3电桥的灵敏度的)效果不同于本领域中已知的共模温度抑制，由此电桥结构自身负责消除电阻器R1至R4的共模温度(假如它们全部具有相同的温度)。

仍然参照图9，可以看到，包括R1和R2的第一电阻器对P1相邻并且基本上在膜2的第一边S1的中间处定位，而包括R3和R4的第二电阻器对P2相邻并且基本上在第二边S2的中间处定位。在图9的实施例中，第一对P1和第二对P2在膜的相邻边上定位，而在图11的实施例中，第一对P1和第二对P2在膜2的对边上定位(因此分开180°)。“基本上在边的中间处”意味着在想象的圆之内，该圆具有在边的中间处的其中心，并且具有小于以上提及的“膜的尺寸”(例如，正方形的宽度、圆形的直径等)的50％、优选地小于40％、更优选地小于30％、甚至更优选地小于20％的直径。

可以进一步看到，R1和R2的压阻带的定向彼此正交。其效果是，当在与膜2的平面XY基本上垂直的方向上(在Z方向上)施加压力时，将产生如图14示意性描绘的径向应力，该应力将引起R1的值增加，并且R2的值减小(或反之亦然)。R3和R4的压阻带也彼此正交，但是此外，R3的带与R1的那些带基本上平行，因为然后在边S2上的径向应力将增加R4的值并减小R3的值，因此所有电阻器R1至R4如以上关于图4所描述的“正在配合”。

假如膜2将具有圆形或椭圆形或八边形形状，第一对P1的位置和第二对P2的位置将理想地被选择在从膜中心测量的90°角距离处。然而，借由角距离将在70°至110°的范围内、优选地在80°至110°的范围内的实施例也将起作用。

诸位发明人已经发现，电阻器R1、R2、R3、R4的这个安排还减小了均匀应力成分(例如，与膜2的平面基本上平行的、并且例如如图15中示意性描绘的从左到右定向的应力成分)的影响。这种应力可以例如由于封装引起。图9的电桥电路将如何对这种应力做出反应呢？在这种情况中，R2和R4的值将减小，而R1和R3的值将增加，因此，参照图4，值Vd和值Vb都将减小，而值V_输出将基本上保持不变。因此，图9的实施例基本上也对在非径向方向上施加于膜2上的应力不敏感。

图11示出了图9的变体，其中，电阻器的第一和第二对P2并非安排于90°角距离处(在正方形膜的情况中，这意味着在相邻边处)，而是被安排在180°角距离处(在正方形膜的情况中，这意味着对边)。这个实施例还具有以下优点：具有对温度梯度降低的灵敏度(因为每个电阻器对的电阻器彼此“靠近”)、并且具有基本上最大的灵敏度(因为所有四个电阻器R1至R4具有压阻元件，并且这些压阻元件被定向以便当施加外部压力时“配合”电桥的失衡，产生径向应力成分(参见图14)，并且因为电阻器对是在膜上的最大灵敏度的位置处定位的)。然而注意的是，与图9的实施例相比，在这种情况中，R1和R4的带是平行定向的(与图9中的正交相对照)，因为通过这样做，产生图14的径向应力模式的外部压力降引起R1和R4的增加，同时引起R2和R3的减小。

然而，这种安排的缺点是，这个传感器在与衬底基本上平行的方向上(例如，如图15所描绘的)基本上没有消除均匀应力。实际上，这种应力模式将增加R1和R4的值并且减小R2和R3的值，就像由于外部压力引起的径向应力模式一样。因此，封装应力的变化将被解释为所施加的压力的变化。

图10示出了根据本发明的压力传感器的第二实施例。针对图9的压力传感器所述的内容的大部分或全部也适用于图10的压力传感器。除了在图9中示出的膜2和第一电桥(包括P1和P2)外部，图10的压力传感器进一步包括第二电桥(包括P3和P4)。通过与第一电桥相同的偏置电压Vdd和地电位Gnd优选地对第二电桥进行偏置，尽管这不是绝对需要的。第二电桥包括两条支路，一条支路包括第三电阻器对P3，另一条支路包括第四电阻器对P4。第三电阻器对P3包括串联连接的两个电阻器R5和R6，第四电阻器对P4包括串联连接的两个电阻器R7和R8。在第五和第六电阻器R5与R6之间的节点E处提供第三输出“Ve”。在第七与第八电阻器R7、R8之间的节点F处提供第四输出“Vf”。在节点E和F处的输出电压Vf和Ve提供第二电桥的差分输出电压。

如以上所描述的，电阻器R1、R2、R3、R4相邻并且基本上在膜2的第一和第二边S1、S2的中间处定位。

第三和第四电阻器对P3、P4的电阻器R5、R6、R7、R8定位在块材料上的膜2的外部，但是不旨在用于测量膜2的偏斜，而用于测量由于封装引起的张力。如以上已经指示的，为了对施加于膜2上的应力基本上不敏感，电阻器R5至R8优选地定位在离开膜边缘的距离处，该距离至少是4.0倍的膜厚度T，例如，至少6倍T，例如，约10倍T。注意的是，电阻器R5的温度应当基本上等于R6的温度(比如说T5)，其根据本发明的多个方面通过将R5相对靠近R6定位而获得，但是电阻器R5的温度可以不同于R1的温度。

通过使用如在图5或图7或图8中所示的相同的(或类似的，例如，旋转的、平移的、镜像的)模式，R5和R6的压阻带相对于膜大小(使用同一公式L73/W)“靠近在一起”定位，并且因此第五和第六电阻器R5、R6的温度可以被认为基本上相同(比如说T5)。同样地，第七和第八电阻器R7、R8的温度可以被认为基本上相同。在数学记法中，如果Ti表示电阻器Ri(i＝5至8)的温度，那么可以假定(或至少估计)T5＝T6并且T7＝T8，但是在没有使电桥失衡的情况下T5可以基本上不同于T7。因此，通过将第二(外)电桥的电阻器组织成对(而不是如现有技术中完成的作为单独的电阻器)，使得第二电桥也对温度梯度不敏感，这当使用第二电桥的输出来校正第一电桥的输出时是优于现有技术的主要优点。

因为典型地在10至100微米的数量级中的膜2的厚度T通常更小，例如，比膜的大小(例如，膜宽度在200至2000微米的范围内)至少小十倍，所以第三电阻器对P3相对“靠近”第一电阻器对P1定位，而第四电阻器对P4相对“靠近”第二电阻器对P2定位，从而使得由第三电阻器对P3感测的由于封装引起的压力基本上与通过封装施加于第一电阻器对P1上的压力相同，并且由第四电阻器对P4感测的由于封装引起的压力基本上与通过封装施加于第二电阻器对P2上的压力相同。

因此，由第一(内)电桥测量的值指示外部压力和封装应力，而由第二电桥测量的值仅指示封装应力。如果为第一和第二电桥的电阻器选择完全相同的布局，并且如果为第一和第二电桥选择相同的偏置电压，那么可以将第二电桥的值从第一电桥值中减去以补偿封装应力。但是本发明不限于此，并且通常地，第二电桥的值将与封装应力成比例，并且所述值的一部分可以从第一电桥的输出中减去以补偿针对封装应力的零点偏移。

尽管在尝试补偿由于封装应力引起的偏移误差的过程中对第二电桥的使用已经在现有技术中被提及(参见EP0083496A2)，实验已经示出由第二电桥以如在现有技术中披露的方式(具有分布在膜和块的四个边上的单独的电阻器)组织的对第一电桥的偏移补偿并未起很好的作用并且对温度梯度敏感。

发现当两个电桥的每个支路的电阻器被组织成对时，如在本发明中所描述的，并且如例如在图10和图12中示出的，当电桥包括电阻器对而不是单独的电阻器时，在测量膜的压力的第一(内)电桥与仅测量封装应力的第二(外)电桥之间的匹配至少好3.0倍，这是主要的改进。

相信为什么如在此所描述的成对组织的电桥的匹配比现有技术电桥的匹配好得多的潜在原因之一主要有关以下事实，即，在这些对内的压阻带之间的距离比经典电桥的压阻带之间的距离短得多，然而，诸位发明人不希望受任何理论的约束。

通过将第三对P3“靠近”第一对P1定位，电阻器R1、R2、R5和R6的温度还将自动地基本上相同(因此，T1＝T2＝T5＝T6)，尽管这不是绝对所需的，其满足使得T1＝T2并且使得T5＝T6。如以上提及的，将第三对P3靠近第一对P1定位的主要原因是尽可能好地匹配封装应力。因为电阻器R1至R4定位在膜2上(或者更准确地陈述：R1和R4的主要部分定位在膜上)，所以它们对施加于膜2上的压力以及通过封装施加的压力敏感。相比而言，因为电阻器R5至R8在膜2的外部定位得“足够远”，例如，远离膜边缘21至少4.0倍(≥4×)的膜厚度T，所以它们仅对通过封装施加的压力敏感。因此，包括电阻器R5至R8的第二电桥可以用于确定通过封装施加于衬底上的共模压力，该共模压力可以用于使用已知的方法补偿从第一电桥获得压力值。

实际上，需要关于第三和第四电阻器对P3、P4分别与第一、第二电阻器对P1、P2的关系进行交换：如果P3定位得“太靠近”膜边缘(并因此靠近P1)，则提供在P1和P2的电阻器上施加的封装压力的更好的指示(更高的关联性)，但是P3也将对膜上的外部压力更加敏感。如果P3离膜边缘“太远”，其将对有待由第一电桥测量的外部压力基本上不敏感，但是由P3经历的封装应力可以偏离由P1经历的封装应力更多(更低的关联性)。根据经验，第三和第四电阻器对P3、P4可以例如定位在等于膜厚度T的4.0倍(4×)至约10.0倍(10×)的距离处。

最终结果是，图10的压力传感器能够以独立于共模温度的方式(通过使用电桥电路，其中，仅电阻器值之比而非其绝对值是重要的)以高灵敏度(由于使用了4个压敏电阻器)准确地测量施加于膜2上的压力，具有对封装应力降低的灵敏度(由于存在由第二电桥进行的补偿，而且由于第一和第三对与第二和第四对之间的90°角距离)，并且具有对芯片之上的温度梯度降低的敏感度(由于在每个电桥内每个对的两个电阻器的靠近定位)。

图12示出了图10的变体，其中，电阻器对P1和P2、以及P3和P4定位在膜2的对边上而不是在邻边上。这个实施例也可以被看做是图11的变体，其中，第三和第四电阻器对被添加在膜的外部。图12的实施例具有与图10的实施例相同的优点，除了如以上关于图15描述的在与衬底平行的平面中不会减小均匀应力的缺点。

在图9的压力传感器的另一个变体(未示出)中，压力传感器将具有第二电桥，该第二电桥具有两个电阻器对P3和P4、该两个电阻器对主要在膜2上、在第三和第四边S3、S4上定位。这种压力传感器将在四个位置而不是仅两个位置处测量施压于膜2上的压力。这种第二电桥通常将提供与第一电桥相同或相似的值，并且因此可以用于自测试或可靠性检查(例如，通过比较两个电桥的值)，或者这些值可以被求和或求平均以补偿局部不完全性，或用于增加准确性。然而，这种第二电桥将不会补偿径向封装应力(因为其在块材料上不具有电阻器对)，但是其将补偿均匀封装应力(因为每个电桥的电阻器对是在的90°的角距离处)。

在刚刚描述的压力传感器的进一步变体中，类似于图10的实施例，压力传感器可以具有定位在膜外部、用于补偿径向封装应力的第三和第四电桥。实际上，如果第四电桥被省略，本发明也将起作用。

图13示出了图11的实施例的变体，该变体具有圆形膜2并且具有图8的电阻器对的布局结构。针对图11的实施例所述的任何内容也适用于此，除了在这种情况中每个电阻器具有两个而不是三个压阻元件并且除了膜边缘不是直的。如可见，电阻器对被安排在如从膜中心看去的180°角距离处。

如针对图11所讨论并且在图12中所示的，图13的实施例的变体也可以具有位于块上用于测量并补偿封装应力、或者位于膜上出于冗余原因或者用于提高准确度(通过在校准过程中求平均或者选择具有最佳性能的电路)的第二电桥。

图16示出了图9的实施例的变体，该变体具有圆形膜2并且具有图8的电阻器对的布局结构。针对图9的实施例所述的任何内容也适用于此，除了在这种情况中每个电阻器具有两个而不是三个压阻元件并且除了膜边缘不是直的。如可见，电阻器对被安排在如从膜中心看去的90°角距离处。

如针对图9所讨论并且在图10中所示的，图16的实施例的变体也可以具有位于块上用于测量并补偿封装应力、或者位于膜上出于冗余原因或者用于提高准确度(通过在校准过程中求平均或者选择具有最佳性能的电路)的第二电桥。

参考号：

2 膜 21 膜边缘

3 角部分 4 金属电极

6 电极引出区域 73 最大距离

8 第一电阻器的压阻带 9 第二电阻器的压阻带

10 第三电阻器的压阻带 11 第四电阻器的压阻带

P1 第一电阻器对 R1 第一电阻器

S1 正方形膜的第一边 W 正方形膜的宽度

T 膜厚度 Vdd 电源电压

Gnd 接地电压

Claims (18)

1.一种半导体压力传感器，用于测量在所述传感器上施加的外部压力，所述半导体压力传感器包括：

-作为半导体衬底的一部分用于由于所述外部压力而变形的膜(2)，所述膜具有膜边缘(21)和膜厚度(T)；

-第一电桥电路，所述第一电桥电路包括第一电阻器对(P1)和第二电阻器对(P2)，其中，所述第一电阻器对(P1)位于所述膜(2)的第一边部分(S1)上且所述第二电阻器对(P2)位于所述膜的第二边部分(S2)上；

-所述第一电阻器对(P1)包括连接于第一偏置节点(A)与第一输出节点(D)之间的第一电阻器(R1)以及连接于所述第一输出节点(D)与第二偏置节点(C)之间的第二电阻器(R2)；

-所述第二电阻器对(P2)包括连接于所述第一偏置节点(A)与第二输出节点(B)之间的第三电阻器(R3)以及连接于所述第二输出节点(B)与所述第二偏置节点(C)之间的第四电阻器(R4)；

-所述第一和第二和第三和第四电阻器(R1，R2，R3，R4)中的至少一个电阻器包括一个或多个细长的压阻带(8，9，10，11)，所述一个或多个细长的压阻带被安排成用于测量所述膜(2)由于有待测量的所述外部压力的变形；

其中，所述第一电阻器(R1)点与所述第二电阻器(R2)点之间的最大距离(L73)同所述膜(2)的最大尺寸(W)的比值小于50％；

并且其中，所述第三电阻器(R3)点与所述第四电阻器(R4)点之间的最大距离同所述膜(2)的最大尺寸(W)的比值小于50％，以及

其中，当从所述膜的中心测量时，所述第二边部分位于距离所述第一边部分的90°角距离处，且所述第一电阻器的所述细长的压阻带被定向与所述第三电阻器的所述细长的压阻带平行；或者

其中，当从所述膜的中心测量时，所述第二边部分位于距离所述第一边部分的180°角距离处，所述第一电阻器的所述细长的压阻带被定向与所述第三电阻器的所述细长的压阻带正交，

并且其中，所述半导体压力传感器被安排在CMOS晶片上，由此所述膜位于(100)平面中，并且压阻元件在<110>方向上定向。

2.如权利要求1所述的半导体压力传感器，其中，

-所述第一、第二、第三和第四电阻器(R1，R2，R3，R4)中的至少两个电阻器包括一个或多个细长的压阻带(8，9，10，11)，所述一个或多个细长的压阻带被安排成用于测量所述膜(2)由于有待测量的所述外部压力的变形；

由此，所述一个或多个压阻带被定向以便当在所述膜(2)上施加压力时配合所述电桥的失衡。

3.如权利要求2所述的半导体压力传感器，其中，

-所述第一、第二、第三和第四电阻器(R1，R2，R3，R4)中的至少三个电阻器包括一个或多个细长的压阻带(8，9，10，11)，所述一个或多个细长的压阻带被安排成用于测量所述膜(2)由于有待测量的所述外部压力的变形；

由此，所述一个或多个压阻带被定向以便当在所述膜(2)上施加压力时配合所述电桥的失衡。

4.如权利要求3所述的半导体压力传感器，其中，

-所述第一、第二、第三和第四电阻器(R1，R2，R3，R4)中的每个电阻器包括一个或多个细长的压阻带(8，9，10，11)，所述一个或多个细长的压阻带被安排成用于测量所述膜(2)由于有待测量的所述外部压力的变形；

由此，所述一个或多个压阻带被定向以便当在所述膜(2)上施加压力时配合所述电桥的失衡。

5.如权利要求1至4中任一项所述的半导体压力传感器，

其中，包括多个细长的压阻带的所述至少一个电阻器包括至少两个串联连接的压阻带。

6.如权利要求1至4中任一项所述的半导体压力传感器，

其中，所述第一电阻器(R1)点与所述第二电阻器(R2)点之间的最大距离(L73)同所述膜(2)的最大尺寸(W)的比值小于25％；

并且其中，所述第三电阻器(R3)点与所述第四电阻器(R4)点之间的最大距离同所述膜(2)的最大尺寸(W)的比值小于25％。

7.如权利要求1至4中任一项所述的半导体压力传感器，其中，

-所述膜(2)基本上是正方形的，并且所述最大尺寸(W)是所述正方形的宽度，所述第一边部分是所述正方形的第一边(S1)，并且所述第二边部分是所述正方形的与所述第一边(S1)相邻的第二边(S2)；并且

-所述第一电阻器(R1)和所述第二电阻器(R2)基本上被安排在所述正方形的所述第一边(S1)的中间；

-所述第三电阻器(R3)和所述第四电阻器(R4)基本上被安排在所述正方形的所述第二边(S2)的中间。

8.如权利要求1至4中任一项所述的半导体压力传感器，其中，

-所述膜基本上是圆形的，并且所述最大尺寸(W)是所述圆的直径；或者

-所述膜基本上是矩形的，并且所述最大尺寸(W)是所述矩形的长度和宽度中的较大者；或者

-所述膜基本上是椭圆形的，并且所述最大尺寸(W)是所述椭圆的第一轴和第二轴中的较大者；或者

-所述膜基本上是八边形的，并且所述最大尺寸(W)是所述八边形的对边之间的距离。

9.如权利要求1-4中任一项所述的半导体压力传感器，其中，

-所述第一电阻器(R1)的电阻与所述第二电阻器(R2)的电阻的比值位于50％至200％的范围内；并且

-所述第三电阻器(R3)的电阻与所述第四电阻器(R4)的电阻的比值位于50％至200％的范围内。

10.如权利要求1-4中任一项所述的半导体压力传感器，其中：

-所述第一电阻器(R1)的所述细长的压阻带被定向与所述第二电阻器(R2)的所述细长的压阻带正交；并且

-所述第三电阻器(R3)的所述细长的压阻带被定向与所述第四电阻器(R4)的所述细长的压阻带正交。

11.如上权利要求1-4中任一项所述的半导体压力传感器，进一步包括：

-第二电桥电路，所述第二电桥电路包括被安排在所述膜(2)的所述第一边部分(S1)处但是在所述膜外部的第三电阻器对(P3)以及被安排在所述膜(2)的所述第二边部分(S2)处但是在所述膜外部的第四电阻器对(P4)；

-所述第三电阻器对(P3)包括连接于所述第一偏置节点(A)与第三输出节点(E)之间的第五电阻器(R5)以及连接于所述第三输出节点(E)与所述第二偏置节点(C)之间的第六电阻器(R6)；

-所述第四电阻器对(P4)包括连接于所述第一偏置节点(A)与第四输出节点(F)之间的第七电阻器(R7)以及连接于所述第四输出节点(F)与所述第二偏置节点(C)之间的第八电阻器(R8)；

-所述第五和第六和第七和第八电阻器(R5，R6，R7，R8)中的至少一个电阻器包括一个或多个细长的压阻带(10，11)，所述一个或多个细长的压阻带被安排在距离所述膜边缘(21)至少4倍的所述膜厚度(T)处用来仅测量由于封装施加于所述半导体衬底上的应力；

-用于使用由所述第二电桥测量的值补偿由所述第一电桥测量的值的电路。

12.如权利要求11所述的半导体压力传感器，其中，

-所述第五和第六和第七和第八电阻器(R5，R6，R7，R8)中的每个电阻器包括被安排用来测量由于封装在所述半导体衬底上引起的应力的一个或多个细长的压阻带。

13.如权利要求12所述的半导体压力传感器，其中，

-所述第五电阻器(R5)的和所述第六电阻器(R6)的所述细长的压阻带在正交方向上被定向，并且其中，所述第五电阻器(R5)的所述细长的压阻带与所述第一电阻器(R1)的所述细长的压阻带平行或正交；

-所述第七电阻器(R7)的和所述第八电阻器(R8)的所述细长的压阻带在正交方向上被定向，并且其中，所述第七电阻器(R7)的所述细长的压阻带与所述第一电阻器(R1)的所述细长的压阻带平行或正交。

14.如权利要求11所述的半导体压力传感器，其中，所述第五、第六、第七和第八电阻器(R5，R6，R7，R8)中的每个电阻器的所述细长的压阻带(10，11)分别具有与所述第一、第二、第三和第四电阻器(R1，R2，R3，R4)的所述细长的压阻带(10，11)相同的尺寸。

15.如权利要求11所述的半导体压力传感器，其中，所述第一、第二、第三、第四、第五、第六、第七和第八电阻器(R1，R2，R3，R4，R5，R6，R7，R8)中的每个电阻器具有相同数量的压阻带(10，11)，并且其中，所有这些压阻带的尺寸是完全相同的。

16.如权利要求11所述的半导体压力传感器，其中：

-当从所述膜(2)的中心测量时，所述第二边部分(S2)位于距离所述第一边部分(S1)的90°角距离处，并且

-所述第一电阻器(R5)的所述细长的压阻带被定向与所述第六电阻器(R6)的所述细长的压阻带正交；并且

-所述第七电阻器(R7)的所述细长的压阻带被定向与所述第八电阻器(R8)的所述细长的压阻带正交；并且

-所述第五电阻器(R5)的所述细长的压阻带被定向与所述第七电阻器(R7)的所述细长的压阻带平行，并且

-所述第五电阻器(R5)的所述细长的压阻带被定向与所述第一电阻器(R1)的所述细长的压阻带平行。

17.如权利要求11所述的半导体压力传感器，其中：

-当从所述膜(2)的中心测量时，所述第二边部分(S2)位于距离所述第一边部分(S1)的180°角距离处，并且

-所述第五电阻器(R5)的所述细长的压阻带被定向与所述第六电阻器(R6)的所述细长的压阻带正交；并且

-所述第七电阻器(R7)的所述细长的压阻带被定向与所述第八电阻器(R8)的所述细长的压阻带正交；并且

-所述第五电阻器(R5)的所述细长的压阻带被定向与所述第七电阻器(R7)的所述细长的压阻带正交；并且

-所述第五电阻器(R5)的所述细长的压阻带被定向与所述第一电阻器(R1)的所述细长的压阻带平行。

18.一种半导体器件，所述半导体器件包括根据权利要求1至17中任一项所述的半导体压力传感器。