CN105826463A - 图案化方法、制造半导体器件的方法及半导体器件 - Google Patents

图案化方法、制造半导体器件的方法及半导体器件 Download PDF

Info

Publication number
CN105826463A
CN105826463A CN201610037265.8A CN201610037265A CN105826463A CN 105826463 A CN105826463 A CN 105826463A CN 201610037265 A CN201610037265 A CN 201610037265A CN 105826463 A CN105826463 A CN 105826463A
Authority
CN
China
Prior art keywords
pattern
etching
angle
magnetic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610037265.8A
Other languages
English (en)
Other versions
CN105826463B (zh
Inventor
朴钟撤
权亨峻
金仁皓
朴钟淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105826463A publication Critical patent/CN105826463A/zh
Application granted granted Critical
Publication of CN105826463B publication Critical patent/CN105826463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供了图案化方法、制造半导体器件的方法以及半导体器件。所述图案化方法包括：在衬底上形成刻蚀目标层；在刻蚀目标层上形成掩模图案；以及使用掩模图案作为刻蚀掩模对刻蚀目标层进行刻蚀以形成彼此间隔开的图案。对刻蚀目标层的刻蚀处理包括利用入射能量在600eV至10keV的范围内的离子束照射刻蚀目标层。在各掩模图案之间的刻蚀目标层中形成凹进区，所述离子束以相对于衬底的顶面的第一角度入射至凹进区的底面，并以相对于凹进区的内侧面的第二角度入射至凹进区的内侧面。第一角度在50°至90°的范围内，第二角度在0°至40°的范围内。

Description

图案化方法、制造半导体器件的方法及半导体器件
相关申请的交叉引用
本申请要求于2015年1月23日提交至韩国知识产权局的韩国专利申请No.10-2015-0011319的优先权，该申请全部内容以引用方式并入本文中。
技术领域
本发明构思涉及使用离子束的图案化方法、利用该方法制造半导体器件的方法以及通过所述方法制造的半导体器件。
背景技术
由于对速度提高和/或功耗降低的电子装置的需求增加，半导体器件需要更快的工作速度和/或更低的工作电压。已经提出了满足上述需求的磁性存储器装置。例如，磁性存储器装置可提供诸如减少的延迟和/或非易失性的技术优势。因此，磁性存储器装置作为下一代存储器装置而兴起。
磁性存储器装置包括磁性隧道结(MTJ)。磁性隧道结可包括两层磁性层以及介于其间的隧道势垒层。磁性隧道结的电阻可随各磁性层的磁化方向而变化。例如，在各磁性层的磁化方向彼此反平行时的磁性隧道结的电阻高于在各磁性层磁化方向彼此平行时的磁性隧道结的电阻。电阻的这种差异可用于磁性存储器装置的数据存储操作。然而，对于大量生产磁性存储器装置以及满足磁性存储器装置具有更高集成度与更低功耗的特性的需求而言，仍需进行更多研究。例如，形成磁性隧道结需要对衬底上的构造进行精确的图案化。
发明内容
本发明构思的一些实施例提供了用于去除刻蚀残留物的图案化方法。
本发明构思的其他实施例提供了高可靠性的半导体器件及其制造方法。
根据本发明构思的一些实施例，一种形成图案的方法可包括：在衬底上形成刻蚀目标层；在所述刻蚀目标层上形成掩模图案；以及使用所述掩模图案作为刻蚀掩模对所述刻蚀目标层进行刻蚀，以形成彼此间隔开的图案。对所述刻蚀目标层的刻蚀处理可以包括用离子束照射所述刻蚀目标层，所述离子束的入射能量在600eV至10keV的范围内。
所述刻蚀处理可以包括在各掩模图案之间的刻蚀目标层中形成凹进区，并且所述离子束可以以第一角度入射至所述凹进区的底面上并且可以以小于第一角度的第二角度入射至所述凹进区的内侧面上。第一角度可以在约50°至约90°的范围内，并且第二角度可以在约0°至约40°的范围内。
在一些实施例中，离子束的入射能量可以大于1keV。在一些实施例中，离子束的入射能量可以大于2keV，并且在一些实施例中离子束的入射能量可以大于5keV。
在一些实施例中，凹进区的内侧面可以相对于衬底的顶面以第三角度倾斜。这里，第二角度可表示为θ2＝180°-θ1-θ3，其中θ1、θ2和θ3分别代表第一角度、第二角度和第三角度。
在一些实施例中，当在截面图中观察时，所述凹进区可以具有在远离所述衬底的顶面的方向上增加的宽度。
在一些实施例中，所述刻蚀目标层可包括导电材料。
在一些实施例中，所述刻蚀目标层可包括金属元素。
在一些实施例中，所述离子束可包括氩(Ar)的正离子。
根据本发明构思的一些实施例，一种制造半导体器件的方法可包括：在衬底上形成磁性隧道结层；在所述磁性隧道结层上形成掩模图案；以及使用所述掩模图案作为刻蚀掩模对所述磁性隧道结层进行刻蚀，以形成彼此间隔开的各个磁性隧道结图案。对所述磁性隧道结层的刻蚀处理可以包括利用离子束照射所述磁性隧道结层，所述离子束的入射能量处于约600eV至约10keV的范围内。
所述刻蚀处理可包括在各掩模图案之间的磁性隧道结中形成凹进区，并且所述离子束可以以第一角度入射至所述凹进区的底面中并且可以以小于第一角度的第二角度入射至所述凹进区的内侧面中。第一角度可以在约50°至约90°的范围内，第二角度可以在约0°至约40°的范围内。
在一些实施例中，所述磁性隧道结层可包括：可堆叠在所述衬底上的第一磁性层和第二磁性层、以及介于所述第一磁性层与所述第二磁性层之间的隧道势垒层。
在一些实施例中，离子束的入射能量可以大于1keV。在一些实施例中，离子束的入射能量可以大于2keV，并且在一些实施例中离子束的入射能量可以大于5keV。
在一些实施例中，所述掩模图案可包括导电材料。
在一些实施例中，凹进区的内侧面可相对于所述衬底的顶面以第三角度倾斜。这里，第二角度可表示为θ2＝180°-θ1-θ3，其中θ1、θ2和θ3分别代表第一角度、第二角度和第三角度。
在一些实施例中，所述离子束可包括氩(Ar)的正离子。
在一些实施例中，所述磁性隧道结图案中的每一个可包括：可堆叠在所述衬底上的第一磁性图案和第二磁性图案、以及介于所述第一磁性图案与所述第二磁性图案之间的隧道势垒图案，并且所述第一磁性图案和所述第二磁性图案中的每一个可具有垂直于所述第二磁性图案与所述隧道势垒图案之间的交界面的磁化方向。
在一些实施例中，所述磁性隧道结图案中的每一个可包括：可堆叠在所述衬底上的第一磁性图案和第二磁性图案、以及介于所述第一磁性图案与所述第二磁性图案之间的隧道势垒图案，并且所述第一磁性图案和所述第二磁性图案中的每一个可具有平行于所述第二磁性图案与所述隧道势垒图案之间的交界面的磁化方向。
根据本发明构思的一些实施例，一种半导体器件可以包括位于衬底上的上部电极、以及位于所述衬底与所述上部电极之间的磁性隧道结图案。当在截面图中观察时，所述上部电极的最大宽度可以大于所述磁性隧道结图案的最大宽度，并且所述上部电极可具有在远离所述衬底的顶面的方向上增加的宽度。
在一些实施例中，所述磁性隧道结图案可具有与所述衬底的顶面垂直的侧面。
在一些实施例中，当在截面图中观察时，所述磁性隧道结图案可具有在远离所述衬底的顶面的方向上增加的宽度。
在一些实施例中，所述磁性隧道结图案可包括：可堆叠在所述衬底上的第一磁性图案和第二磁性图案、以及介于所述第一磁性图案与所述第二磁性图案之间的隧道势垒图案，并且所述第一磁性图案和所述第二磁性图案中的每一个可具有垂直于所述第二磁性图案与所述隧道势垒图案之间的交界面的磁化方向。
在一些实施例中，所述磁性隧道结图案可包括：可堆叠在所述衬底上的第一磁性图案和第二磁性图案、以及介于所述第一磁性图案与所述第二磁性图案之间的隧道势垒图案，并且所述第一磁性图案与所述第二磁性图案中的每一个可具有平行于所述第二磁性图案与所述隧道势垒图案之间的交界面的磁化方向。
在一些实施例中，所述器件还可包括：位于所述衬底与所述磁性隧道结图案之间的下部电极；设置在所述衬底上并且通过所述下部电极电连接至所述磁性隧道结图案的选择元件；以及设置在所述衬底上并且通过所述上部电极电连接至所述磁性隧道结图案的位线。
附图说明
通过以下结合附图的简要描述，将更加清楚地理解各示例实施例。附图表示了本文所述的非限制性示例实施例。
图1、图2和图5是示出根据本发明构思的一些实施例的图案化方法的截面图。
图3和图4是图2的部分A的放大截面图。
图6A是示出刻蚀目标层的刻蚀深度与离子束的入射能量之间的关系的曲线图。
图6B是示出相对于刻蚀目标层的表面呈角度的刻蚀目标层的刻蚀速度与离子束的入射能量之间的依赖关系的曲线图。
图7至图10是示出利用根据本发明构思的一些实施例的图案化方法制造半导体器件的方法的截面图。
图11A是示出根据本发明构思的一些实施例的磁性隧道结图案的截面图。
图11B是示出根据本发明构思的另一些实施例的磁性隧道结图案的截面图。
图12是示出利用根据本发明构思的一些实施例的图案化方法制造的半导体器件的单位存储器单元的电路图。
图13是示出利用根据本发明构思的一些实施例的图案化方法制造的半导体器件的平面图。
图14是沿着图13的线I-I'截取的截面图。
图15是示出包括有根据本发明构思的一些实施例的半导体器件的电子系统的示意性框图。
图16是示出包括有根据本发明构思的一些实施例的半导体器件的存储卡的示意性框图。
应当注意的是，这些附图旨在示出特定实施例中使用的方法、结构和/或材料的一般特性以及补充下文提供的书面说明。然而，这些附图没有按照比例，并且可以不精确反映任何给出的实施例的精确的结构特点或性能特点，并且不应解释为限定或限制示例实施例所涵盖的值或特性的范围。例如，为了清楚起见，可以缩小或放大分子、层、区域和/或结构性元件的相对厚度和定位。不同附图中的相似或相同的附图标记的使用旨在表明存在相似或相同的元件或特征。
具体实施方式
现在将参照示出了示例实施例的附图更加全面地描述本发明构思的各实施例。然而，本发明构思可以按照许多不同的形式实现，并且不应理解为限于本文所阐述的实施例；相反，提供这些实施例是为了使得本公开将是彻底和完整的，并且将向本领域普通技术人员充分传达各示例实施例的构思。在附图中，为了清楚起见，放大了层和区域的厚度。在附图中，相同的附图标记用于表示相同的元件，因此将省略其描述。
应当理解，当一个元件被称作“连接至”或“耦接至”另一元件时，所述一个元件可以直接连接至或直接耦接至另一元件，或者也可以存在中间元件。与此相反，当一个元件被称作“直接连接至”或“直接耦接至”另一元件时，则不存在中间元件。相同的附图标记始终用于表示相同的元件。如本文所使用的那样，术语“和/或”包括相关的所列项目中的一个或多个的任意和所有组合。应当按照相似的方式(例如，“位于……之间”相对于“直接位于……之间”，“邻近于”相对于“直接邻近于”，“位于……上”相对于“直接位于……上”)来理解用于表示各元件或各层之间的关系的其他词语。
应当理解，虽然可在本文中使用术语“第一”、“第二”等来描述不同的元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、部件、区域、层和/或部分与另一个元件、部件、区域、层和/或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、第一部件、第一区域、第一层和/或第一部分可以被称作第二元件、第二部件、第二区域、第二层和/或第二部分。
为了便于描述，在本文中可以使用空间相对术语例如“之下”、“位于……下方”、“下部”、“位于……上方”、“上部”等，来描述附图所示的一个元件或特征与另一个(一些)元件或特征之间的关系。应当理解，空间相对术语旨在涵盖在使用或操作中的器件除附图所示的指向之外的不同指向。例如，如果附图中的器件被翻转，则被描述为“在”另一些元件或特征“之下”或者“位于”另一些元件或特征“下方”的元件将指向为“在”另一些元件或特征“之上”。因此，示例性术语“之下”可以涵盖“之上”和“之下”这两种指向。器件可另外地进行指向(旋转90度或以其他指向)，并相应地解释本文所使用的空间相对描述词。
本文所使用的术语仅用于描述特定实施例，而非旨在限制示例实施例。如本文所使用的那样，除非上下文另外明确表示，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。应当理解，当术语“包含”、“包含……的”、“包括”和/或“包括的”用于本说明书中时，其指示了存在所述特征、整体、步骤、操作、元件和/或部件，但并不排除存在或增加其他一个或多个特征、整体、步骤、操作、元件、部件和/或它们的组。
本文参照作为示例实施例的理想实施例(和中间结构)的示意图的截面图来描述本发明构思的示例。因此，由例如制造技术和/或公差而导致的示意图中的形状变化是可预期的。因此，示例实施例不应理解为限于本文示出的区域的特定形状，而应当包括由例如制造而导致的形状偏差。例如，附图中示为矩形的注入区可具有圆形或曲线特征和/或其在边缘处的注入浓度的梯度变化，而非从注入区到非注入区的二元变化。同样地，通过注入形成的掩埋区可导致掩埋区与通过其发生注入的表面之间的区域中的一些注入。因此，附图示出的区域其本质上是示意性的，其形状既非旨在示出器件的区域的实际形状，也非旨在限制示例实施例的范围。
如本发明实体所理解的那样，根据本文所述的各个实施例的器件以及形成所述器件的方法可实现在诸如集成电路的微电子装置中，其中根据本文所述的各个实施例的多个器件可集成在同一个微电子装置中。因此，本文所示的截面图可被复制在微电子装置内的无需正交的两个不同的方向中。因此，实现根据本文所述的各个实施例的器件的微电子装置的平面图可以包括基于微电子装置的功能而排成阵列和/或二维图案的多个器件。
根据本文所述的各个实施例的器件可以根据微电子装置的功能而散布在其他器件之中。此外，根据本文所述的各个实施例的微电子装置可被复制在与所述两个不同方向正交的第三方向中，以提供三维集成电路。
因此，本文所述的截面图为根据本文所述的各个实施例的多个器件提供了支持，所述多个器件在平面图中沿着两个不同的方向延伸，并且/或者在透视图中在三个不同的方向上延伸。例如，当在器件/结构的截面图中示出单个有源区时，所述器件/结构可包括在其上的多个有源区和晶体管结构(或存储器单元结构、栅极结构等，如适合于这种情况的那样)，如同通过所述器件/结构的平面图示出的那样。
除非另外定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有与本申请所属技术领域的普通技术人员之一的通常理解相同的含义。应当理解，那些诸如在常用字典中定义的术语应当被解释为与本说明书和相关技术的上下文中一致的含义，而不应理想化或者过于形式化地进行解释，除非在本文中明确地这样进行了定义。
图1、图2和图5是示出根据本发明构思的示例实施例的图案化方法的截面图，图3和图4是图2的部分A的放大截面图。
参照图1，刻蚀目标层20可形成在衬底10上。衬底10可包括选择元件，如晶体管或二极管。刻蚀目标层20可包括导电材料。在一些实施例中，刻蚀目标层20可包括金属元件，然而，刻蚀目标层无需包括金属或者无需具有导电性。
掩模图案30可形成在刻蚀目标层20上，并且可对刻蚀目标层20执行利用掩模图案30作为刻蚀掩模的刻蚀处理。可利用溅射技术执行所述刻蚀处理。具体地，在所述刻蚀处理中，离子束IB可朝向包括有掩模图案30的衬底10。例如，离子束IB可包括带正电荷的氩(Ar)离子束。离子束IB可以按照相对于与衬底10的顶面平行的参考线S呈角度θ1(下文中，第一角度)的方式入射至刻蚀目标层20中。在所述刻蚀处理中，衬底10可以关于与衬底10的顶面垂直的旋转轴进行旋转，这样可以对各掩模图案30之间的刻蚀目标层20进行对称刻蚀。
参照图2至图5，作为所述刻蚀处理的结果，可以对刻蚀目标层20进行刻蚀以形成在衬底10上彼此间隔开的各个图案26。在所述刻蚀处理期间，凹进区22可形成在各个掩模图案30之间的刻蚀目标层20中，如图2所示。可以执行所述刻蚀处理，直到通过凹进区22暴露出衬底10的上表面，并且因此可将刻蚀目标层20划分为各个图案26。
参照图3，在所述刻蚀处理期间，离子束IB可以相对于凹进区22的底面22a具有第一角度θ1，并且相对于凹进区22的内侧面22b具有第二角度θ2。换言之，在凹进区22的底面22a上，离子束IB可以以第一角度θ1入射至刻蚀目标层20中。在凹进区22的内侧面22b上，离子束IB可以以第二角度θ2入射至刻蚀目标层20中。
在凹进区22的内侧面22b形成为相对于参考线S具有第三角度θ3的情况下，第二角度θ2可由以下等式给出。
[等式]
θ2＝180°－θ1－θ3[1]
在一些实施例中，在所述刻蚀处理期间，凹进区22可形成为具有在远离衬底10的顶面的方向上增加的宽度。例如，第三角度θ3可以小于约90°。但是本发明构思可以不限于此。
第一角度θ1可以大于第二角度θ2。第一角度可以在约50°至约90°的范围内。在第一角度θ1小于50°的情况下，由于掩模图案30的高度h，可使得离子束IB受到阻挡或遮蔽而没有入射至位于各掩模图案30之间的刻蚀目标层20的表面中。因此，刻蚀目标层20位于各掩模图案30之间的部分可能不被刻蚀。
第二角度θ2可以在约0°至约40°的范围内。在第二角度θ2大于40°的情况下，高度为h的掩模图案30可以阻挡离子束IB使其不入射至位于各掩模图案30之间的刻蚀目标层20的表面中，如上所述。因此，各掩模图案30之间的刻蚀目标层20可能不被刻蚀。
在所述刻蚀处理期间，刻蚀目标层20的刻蚀速度可以取决于离子束IB相对于刻蚀目标层20的表面的角度(即，离子束IB与刻蚀目标层20表面之间的角度)。例如，当离子束IB的角度为第一角度θ1时，可以按照第一刻蚀速度ER1来刻蚀位于凹进区22的底面22a上的刻蚀目标层20。另外，当离子束IB的角度为第二角度θ2时，可按照第二速度ER2来刻蚀位于凹进区22的内侧面22b上的刻蚀目标层20。
第二刻蚀速度ER2可以等于或大于第一刻蚀速度ER1的60％(即，ER2≥0.6*ER1)。当第二刻蚀速度ER2小于第一刻蚀速度ER1的60％时，会难以对刻蚀目标层20进行刻蚀。例如，如图4所示，在所述刻蚀处理期间，刻蚀副产物可产生于凹进区22的底面22a，并且可重新沉积在凹进区22的内侧面22b上，以形成刻蚀残留物24。在第二刻蚀速度ER2小于第一刻蚀速度ER1的60％的情况下，会难以去除刻蚀残留物24。这种情况下，随着所述刻蚀处理的继续，刻蚀残留物24的量会增加，以致于通过凹进区22对刻蚀目标层20的刻蚀受到阻碍。
可通过使第二刻蚀速度ER2等于或大于第一刻蚀速度ER1的60％的方式来控制离子束IB的入射能量。离子束IB的入射能量可以在约600eV至约10keV的范围内。
图6A是示出刻蚀目标层的刻蚀深度与离子束的入射能量之间的关系的曲线图，图6B是示出相对于刻蚀目标层的表面呈角度的刻蚀目标层的刻蚀速度与离子束的入射能量之间的依赖关系的曲线图。
如图6A所示，离子束IB的入射能量的增加导致刻蚀目标层20的刻蚀深度(即，凹进区22的深度)的增加。具体地，在离子束IB具有600eV或更高的入射能量的情况下，刻蚀目标层20的刻蚀深度显著增加。这意味着当离子束IB具有高于600eV的入射能量时，可以容易地通过凹进区22对刻蚀目标层进行刻蚀。
如图6B所示，当离子束IB具有不同的入射能量E1、E2和E3(其中E1≈200eV，E2≈800eV，E3≈10keV；也就是说，E1＜E2＜E3)时，在第二角度θ2的入射角度的范围r2(即，约0°至约40°)内的刻蚀目标层20刻蚀速度的增量a1和a2大于在第一角度θ1的入射角度的范围r1(即，约50°至约90°)内的刻蚀目标层20刻蚀速度的增量b1和b2。换言之，当离子束IB的入射能量增长(即，E1＜E2＜E3)时，对凹进区22的内侧面22b的第二刻蚀速度ER2(入射角度较低)比对凹进区22的底面22a的第一刻蚀速度ER1(入射角度较高)更加迅速地增长。这意味着离子束IB的入射能量的增长(即，E1＜E2＜E3)使得容易去除可能重新沉积在凹进区22的内侧面22b上的刻蚀残留物24。
换言之，如图6A和图6B所示，如果离子束IB具有高于600eV的入射能量，则可以更容易地去除重新沉积在凹进区22的内侧面22b上的刻蚀残留物24，并且因此可以更加容易地通过凹进区22对刻蚀目标层20进行刻蚀。一些情况下，离子束的入射能量可以大于1keV，一些情况下离子束的入射能量可大于2keV，并且一些情况下离子束的入射能量可大于5keV。
由于如图6所示在入射能量大于600eV时刻蚀深度迅速增长，出于对刻蚀目标进行过刻蚀的担心，入射能量增长到大于600eV通常被认为是不期望的。因此，通常将用于离子刻蚀的入射能量保持在500eV以下。然而，如图6B所示，在入射能量增加时，高刻蚀角度(如，约50°至约90°)下的刻蚀速度的增长不会像低刻蚀角度(如，约0°至约40°)下的刻蚀速度的增长那样快。因此，根据一些实施例，可以选择入射能量以及凹进区22的底面和侧面各自的刻蚀角度，以便更加有效地从凹进区去除刻蚀残留物而没有对刻蚀目标进行过刻蚀。
在离子束IB的入射能量小于600eV的情况下，从凹进区22去除刻蚀残留物24会更加困难，因此，会难以通过凹进区22对刻蚀目标层20进行刻蚀。在离子束IB的入射能量高于10keV的情况下，难以利用溅射工艺形成各个图案26。
重新参照图5，在所述刻蚀处理之后，当在截面图中观察时，掩模图案30的宽度30W可以在远离衬底10的顶面的方向上增加。也就是说，掩模图案30可以朝向衬底10变得更加狭窄。每一个图案26可具有与衬底10的顶面实质上垂直的侧面26i。因此，各个图案26的宽度26W可以在图案26的高度范围内实质上恒定。在其他示例实施例中，每一个图案26可具有与衬底10的顶面呈角度的侧面26j。这种情况下，各个图案26的宽度26W可以在远离衬底10的顶面的方向上增加。掩模图案30的最大宽度可以大于图案26的最大宽度。
根据本发明构思的一些实施例，在所述刻蚀处理期间，离子束IB可以按照相对于凹进区22的底面22a呈第一角度θ1以及相对于凹进区22的内侧面22b呈第二角度θ2的方式入射至刻蚀目标层20中。第一角度θ1可以大于第二角度θ2。此外，离子束IB的入射能量可以大于600eV(一些情况下大于1keV，一些情况下大于2keV，并且在一些情况下大于5keV)，从而可将对凹进区22的内侧面22b的第二刻蚀速度ER2控制在等于或大于对凹进区22的底面22a的第一刻蚀速度ER1的60％。因此，可以更加容易地去除重新沉积在凹进区22的内侧面22b上的刻蚀残留物24，进而更加容易地通过凹进区22对刻蚀目标层20进行刻蚀。
图7至图10是根据本发明构思的另一些实施例示出利用图案化方法制造半导体器件的方法的截面图。图11A是示出根据本发明构思的一些实施例的磁性隧道结图案的截面图，图11B是示出根据本发明构思的其他实施例的磁性隧道结图案的截面图。
参照图7，下部层间绝缘层102可形成在衬底100上。衬底100可包括半导体晶圆。例如，衬底100可包括硅晶圆、锗晶圆或硅锗晶圆。在示例实施例中，选择元件(未示出)可形成在衬底100上，下部层间绝缘层102可形成为覆盖所述选择元件。例如，所述选择元件可以是场效应晶体管。可替代地，所述选择元件可以是二极管。下部层间绝缘层102可形成为具有单层或多层结构，所述单层或多层结构包括氧化物层、氮化物层和/或氮氧化物层中的至少一层。
接触插塞件110可形成在下部层间绝缘层102中。各接触插塞件110中的每一个可以穿过下部层间绝缘层102而电连接至对应的一个选择元件的端子。接触插塞件110可包括掺杂半导体材料(例如，掺杂的硅)、金属(例如，钨、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)或金属半导体化合物(例如，金属硅化物)中的至少一种。
下部电极层112和磁性隧道结层120可顺序堆叠在下部层间绝缘层102上。下部电极层112可包括导电金属氮化物(例如，氮化钛和/或氮化钽)。下部电极层112可包括能够有助于设置在磁性隧道结层120中的磁性层的生长的材料(例如，钌)。可利用例如溅射、化学气相沉积或原子层沉积工艺来形成下部电极层112。
磁性隧道结层120可包括顺序堆叠在下部电极层112上的第一磁性层114、隧道势垒层116和第二磁性层118。第一磁性层114和第二磁性层118中的一个可以用作具有固定磁化方向的参考层，另一层可用作自由层，所述自由层的磁化方向可以在平行于所述参考层与反平行于所述参考层之间切换。
在示例实施例中，参考层和自由层的磁化方向可以实质上垂直于隧道势垒层116与第二磁性层118之间的交界面。例如，参考层和自由层可包括垂直磁性材料(例如，CoFeTb、CoFeGd和CoFeDy)、具有L10结构的垂直磁性材料、具有密排六方结构的基于CoPt的材料以及垂直磁性结构中的至少一种。这里，具有L10结构的垂直磁性材料可包括L10FePt、L10FePd、L10CoPd或L10CoPt中的至少一种。垂直磁性结构可包括交替重复堆叠的磁性层和非磁性层。例如，垂直磁性结构可包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或(CoCr/Pd)n中的至少一种，其中n为多对层堆叠的数量。这里，所述参考层可以比所述自由层更厚，并且所述参考层可具有强于所述自由层的矫顽力。
在其他实施例中，参考层和自由层的磁化方向可以实质上平行于隧道势垒层116与第二磁性层118之间的交界面。例如，参考层和自由层中的每一个可包括铁磁性材料。参考层还可包括反铁磁性材料，使得参考层中的铁磁性材料具有固定的磁化方向。
隧道势垒层116可包括氧化镁、氧化钛、氧化铝、镁锌氧化物或镁硼氧化物中的至少一种。
第一磁性层114、隧道势垒层116和第二磁性层118中的每一个可通过例如物理气相沉积或化学气相沉积的工艺形成。
导电掩模图案130可形成在磁性隧道结层120上。导电掩模图案130可包括钨、钛、钽、铝和金属氮化物(例如，氮化钛和氮化钽)中的至少一种。导电掩模图案130可以限定下面将描述的磁性隧道结图案。
可以对磁性隧道结层120执行利用导电掩模图案130作为刻蚀掩模的刻蚀处理。可利用溅射技术来执行所述刻蚀处理。具体地，在刻蚀处理期间，离子束IB可入射至通过提供导电掩模图案130而得到的结构中。离子束IB可包括例如氩(Ar)正离子。离子束IB可按照相对于与衬底100的顶面平行的参考线S呈角度θ1(下文中，第一角度)的方式入射至磁性隧道结层120的表面中。在所述刻蚀处理期间，衬底100可以关于与衬底100的顶面垂直的旋转轴进行旋转，这样可以对各导电掩模图案130之间的磁性隧道结层120进行对称刻蚀。
参照图8和图9，作为刻蚀处理的结果，磁性隧道结层120被刻蚀以形成衬底100上彼此间隔开的磁性隧道结图案140。此外，可执行所述刻蚀处理来刻蚀下部电极层112，从而可在衬底100上形成彼此间隔开的下部电极BE。磁性隧道结图案140可分别形成在各下部电极BE上。每一个磁性隧道结图案140可包括第一磁性图案134、隧道势垒图案136和第二磁性图案138，它们顺序堆叠在对应的一个下部电极BE上。
在所述刻蚀处理期间，凹进区122可形成在各导电掩模图案130之间的磁性隧道结层120中，如图8所示。可执行所述刻蚀处理，直到通过凹进区122暴露出下部层间绝缘层102的顶面。因此，可将磁性隧道结层120划分为各磁性隧道结图案140，并且可将下部电极层112划分为各下部电极BE。
在所述刻蚀处理期间，离子束IB可以相对于凹进区122的底面122a具有第一角度θ1，并且可以相对于凹进区122的内侧面122b具有第二角度θ2，如参照图3描述的那样。换言之，在凹进区122的底面122a上，离子束IB可以以第一角度θ1入射至磁性隧道结层120中。在凹进区122的内侧面122b上，离子束IB可以以第二角度θ2入射至磁性隧道结层120中。
在凹进区122的内侧面122b形成为相对于参考线S具有第三角度θ3(如同参照图3描述的那样)的情况下，第二角度θ2可由上面的等式[1]给出。
第一角度θ1可以大于第二角度θ2。第一角度θ1可以在约50°至约90°的范围内。在第一角度θ1小于50°的情况下，由于导电掩模图案130的高度130h，可使得离子束IB受到阻挡而没有入射至位于各导电掩模图案130之间的磁性隧道结层120的表面上。因此，各导电掩模图案130之间的磁性隧道结层120可能不被刻蚀。
第二角度θ2可以在约0°至约40°的范围内。在第二角度θ2大于40°的情况下，高度为130h的导电掩模图案130可以阻挡离子束IB使其不入射至位于各导电掩模图案130之间的磁性隧道结层120的表面中，如上所述。因此，各导电掩模图案130之间的磁性隧道结层120可能不被刻蚀。
在所述刻蚀处理期间，磁性隧道结层120的刻蚀速度可以取决于离子束IB相对于磁性隧道结层120的表面的角度(即，离子束IB与磁性隧道结层120表面的角度)。例如，当离子束IB的角度为第一角度θ1时，可以按照第一刻蚀速度ER1来刻蚀位于凹进区122的底面122a上的磁性隧道结层120。另外，当离子束IB的角度为第二角度θ2时，可按照第二刻蚀速度ER2来刻蚀位于凹进区122的内侧面122b上的磁性隧道结层120。
第二刻蚀速度ER2可以等于或大于第一刻蚀速度ER1的60％(即，ER2≥0.6*ER1)。当第二刻蚀速度ER2小于第一刻蚀速度ER1的60％时，会难以对磁性隧道结层120进行刻蚀。例如，如参照图4描述的那样，在所述刻蚀处理期间，导电刻蚀副产物可产生于凹进区122的底面122a，并且可重新沉积在凹进区122的内侧面122b上以形成刻蚀残留物24。在第二刻蚀速度ER2小于第一刻蚀速度ER1的60％的情况下，会难以去除刻蚀残留物24。这种情况下，随着所述刻蚀处理的继续，刻蚀残留物24的量会增加，其可使通过凹进区22刻蚀磁性隧道结层120受到阻碍。如果继续进行所述刻蚀处理以形成磁性隧道结图案140，则刻蚀残留物24可余留在各磁性隧道结图案140的侧面上，这种情况下，会使得各磁性隧道结图案140中的至少一个经受第一磁性图案134与第二磁性图案138之间的电气短路。
根据本发明构思的一些实施例，可通过使得第二刻蚀速度ER2等于或大于第一刻蚀速度ER1的60％的方式来控制离子束IB的入射能量。离子束IB的入射能量可以在600eV至10keV的范围内。在一些情况下，离子束IB的入射能量可以在1keV至10keV的范围内，一些情况下可在2keV至10keV的范围内，一些情况下可在5keV至10keV的范围内。如同参照图6A和图6B描述的那样，如果离子束IB具有高于600eV的入射能量，可以更加容易地去除重新沉积在凹进区122的内侧面122b上的刻蚀残留物24，从而可以容易地通过凹进区122来刻蚀磁性隧道结层120。另外，可以减少余留在磁性隧道结图案140侧面上的刻蚀残留物24的量，这样可以避免在每个磁性隧道结图案140中出现第一磁性图案134与第二磁性图案138之间的电气短路。
在离子束IB的入射能量小于600eV的情况下，如上所述，会难以从凹进区122去除刻蚀残留物24，从而会难以通过凹进区122刻蚀磁性隧道结层120。在离子束IB的入射能量高于10keV的情况下，会难以利用溅射工艺来形成磁性隧道结图案140。
重新参照图9，在所述刻蚀处理之后，当在截面图中观察时，导电掩模图案130的宽度130W可在远离衬底100的顶面的方向上增加。每一个磁性隧道结图案140可具有实质上垂直于衬底100顶面的侧面140i。换言之，磁性隧道结图案140的宽度140W可以在磁性隧道结图案140的高度范围内(即，无论与衬底100的顶面相距多少距离)实质上恒定。在其他示例实施例中，每一个磁性隧道结图案140可具有与衬底100的顶面呈角度的侧面140j。这种情况下，磁性隧道结图案140的宽度140W可在远离衬底100的顶面的方向上增加。导电掩模图案130的最大宽度可以大于磁性隧道结图案140的最大宽度。
各个下部电极BE可以分别电连接至设置在下部层间绝缘层102中的各个接触插塞件110。在示例实施例中，每个下部电极BE可具有与对应的一个接触插塞件110的顶面连接的底面。
在示例实施例中，如图11A所示，第一磁性图案134和第二磁性图案138可以具有与隧道势垒图案136与第二磁性图案138之间的交界面实质上平行(例如，与下部电极BE的顶面实质上平行)的磁化方向134a和138a。图11A示出了第一磁性图案134和第二磁性图案138分别用作参考图案和自由图案的示例，但是本发明构思的示例实施例可以不限于此。例如，与图11A所示的不同，第一磁性图案134和第二磁性图案138可以分别用作自由图案和参考图案。参考图案可以比自由图案更厚，或者参考图案可以具有比自由图案更强的矫顽力。
第一磁性图案134和第二磁性图案138中的每一个可以包括至少一种铁磁性材料。第一磁性图案134还可包括反铁磁性材料，使得第一磁性图案134中的铁磁性材料具有固定的磁化方向。
在其他示例实施例中，如图11B所示，第一磁性图案134的磁化方向134a和第二磁性图案138的磁化方向138a可以实质上垂直于隧道势垒图案136与第二磁性图案138之间的交界面(例如，实质上垂直于下部电极BE的顶面)。图11B示出了第一磁性图案134和第二磁性图案138分别用作参考图案和自由图案的示例，但是在某些实施例中，与图11B所示的不同，第一磁性图案134和第二磁性图案138可以分别用作自由图案和参考图案。
具有磁化方向134a的第一磁性图案134和具有磁化方向138a的第二磁性图案138可包括垂直磁性材料(例如，CoFeTb、CoFeGd和CoFeDy)、具有L10结构的垂直磁性材料、具有密排六方结构的基于CoPt的材料以及垂直磁性结构中的至少一种。这里，具有L10结构的垂直磁性材料可包括L10FePt、L10FePd、L10CoPd或L10CoPt中的至少一种。垂直磁性结构可包括交替重复堆叠的磁性层和非磁性层。例如，垂直磁性结构可包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或(CoCr/Pd)n中的至少一种，其中n为多对层堆叠的数量。
参照图10，上部层间绝缘层150可设置在下部层间绝缘层102上，以覆盖下部电极BE、磁性隧道结图案140和导电掩模图案130。各导电掩模图案130可分别设置在各磁性隧道结图案140上以用作上部电极TE。上部层间绝缘层150可形成为具有单层或多层结构。作为一个示例，上部层间绝缘层150可包括氧化物层(例如，氧化硅)、氮化物层(例如，氮化硅)和/或氮氧化物层(例如，氮氧化硅)中的至少一种。互连线160可形成在上部层间绝缘层150上。互连线160可在一个方向上延伸，并且可电连接至设置在其下的多个磁性隧道结图案140。每一个磁性隧道结图案140可通过对应的一个上部电极TE连接至互连线160。在示例实施例中，互连线160可以用作位线。
根据本发明构思的示例实施例，在用于形成磁性隧道结图案140的刻蚀处理中，离子束IB的角度可以是相对于凹进区122的底面122a的第一角度θ1以及相对于凹进区122的内侧面122b的第二角度θ2。第一角度θ1可以大于第二角度θ2。此外，离子束IB的入射能量可以大于600eV，这种情况下，可将对凹进区122的内侧面122b的第二刻蚀速度ER2控制为等于或大于对凹进区122的底面122a的第一刻蚀速度ER1的60％。因此，可以容易地去除重新沉积在凹进区122的内侧面122b上的刻蚀残留物24，从而可以容易地通过凹进区122刻蚀磁性隧道结层120。此外，可以减少余留在磁性隧道结图案140的侧面上的刻蚀残留物24的量，从而可以避免在每个磁性隧道结图案140中出现第一磁性图案134与第二磁性图案138之间的电气短路。因此，可以制造出可靠性提高的半导体器件。
图12是示出半导体器件的单位存储器单元的电路图，所述半导体器件利用根据本发明构思的示例实施例的图案化方法而制造。
参照图12，单位存储器单元MC可设置在彼此交叉的字线WL与位线BL之间并且连接至字线WL和位线BL。单位存储器单元MC可包括磁性存储器元件ME和选择元件SE。选择元件SE和磁性存储器元件ME可按照彼此串联的方式连接。磁性存储器元件ME可连接在位线BL与选择元件SE之间，选择元件SE可连接在磁性存储器元件ME与字线WL之间。
磁性存储器元件ME可包括磁性隧道结(MTJ)。选择元件SE可配置为对穿过磁性隧道结的电流的流动进行选择性控制。例如，选择元件SE可以是二极管、PNP双极型晶体管、NPN双极型晶体管、NMOS场效应晶体管(FET)和PMOSFET中的至少一种。
在示例实施例中，选择元件SE是三端器件(例如，双极型晶体管或金属氧化物半导体场效应晶体管)，所述半导体器件还可包括连接至例如这类晶体管的源极电极的源极线SL。源极线SL可设置在彼此相邻的各条字线WL之间，并且至少两个晶体管可以共享一条源极线SL。
图13是示出利用根据本发明构思的示例实施例的图案化方法制造的半导体器件的平面图，图14是沿着图13的线I-I'截取的截面图。
参照图13和图14，选择元件可设置在衬底200上。所述选择元件可以是例如晶体管。所述晶体管可包括位于衬底200上的单元栅电极CG。当在平面图中观察时，单元栅电极CG可以在第一方向D1上彼此间隔开，并且可在与第一方向D1交叉的第二方向D2上延伸。单元栅极介电层202c可分别设置在各单元栅电极CG与衬底200之间。包括有单元栅电极CG的晶体管可包括凹进的沟道区。
隔离栅电极IG可设置为在一对单元栅电极CG介于其间的情况下彼此间隔开。当在平面图中观察时，隔离栅电极IG也可以在第一方向D1上彼此间隔开，并且在第二方向D2上延伸。隔离栅极介电层202i可分别设置在各个隔离栅电极IG与衬底200之间。
栅极硬掩膜图案204可以分别布置在单元栅电极CG和隔离栅电极IG上。每一个栅极硬掩膜图案204可以具有与衬底200的顶面实质上共面的顶面。
当对所述半导体存储器装置进行操作时，可向至少一个隔离栅电极IG施加隔离电压。这可以避免在隔离栅电极IG下方形成不期望的沟道区。换言之，隔离电压可以使得位于每个隔离栅电极IG下方的隔离沟道区处于关断状态，从而可将有源区限定在各个隔离栅电极IG之间。
例如，单元栅电极CG可包括掺杂半导体材料(例如，掺杂的硅)、金属(例如，钨、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)或金属半导体化合物(例如，金属硅化物)中的至少一种。隔离栅电极IG可包括与单元栅电极CG相同的材料。单元栅极介电层202c和隔离栅极介电层202i可包括氧化物层(例如，氧化硅)、氮化物层(例如，氮化硅)、氮氧化物层(例如，氮氧化硅)和/或诸如绝缘金属氧化物(例如，氧化铪或氧化铝)的高k介电层中的至少一种。栅极硬掩模图案204可包括氧化物层(例如，氧化硅)、氮化物层(例如，氮化硅)和/或氮氧化物层(例如，氮氧化硅)中的至少一种。
源极/漏极区206可设置在每一个单元栅电极CG的两侧。每对单元栅电极CG可以共享设置在其间的一个源极/漏极区206。各个源极/漏极区206可以掺杂为具有与衬底200不同的导电类型。
源极线SL可设置在衬底200的位于每对单元栅电极CG之间的部分中。源极线SL可以电耦接至每对单元栅电极CG之间的源极/漏极区206。设置为彼此相邻的一对选择元件可以共享介于其间的源极线SL。例如，源极线SL可包括掺杂半导体材料(例如，掺杂的硅)、金属(例如，钨、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)或金属半导体化合物(例如，金属硅化物)中的至少一种。
第一层间绝缘层208可设置在衬底200上，以覆盖单元栅电极CG和隔离栅电极IG以及源极线SL。第一层间绝缘层208可由例如氧化硅层形成，或者可包括例如氧化硅层。各个接触件210可设置为穿过第一层间绝缘层208，并且可分别耦接至各源极/漏极区206。当在平面图中观察时，接触件210可以二维地设置在衬底200上。各个接触件210可耦接至不与源极线SL连接的源极/漏极区206。换言之，一些源极/漏极区206可耦接至源极线SL，其他源极/漏极区206可耦接至接触件210。每一个接触件210的顶面可以与第一层间绝缘层208的顶面实质上共面。接触件210可由例如金属、导电金属氮化物或掺杂的半导体材料中的至少一种形成，或者可包括例如金属、导电金属氮化物或掺杂的半导体材料中的至少一种。
掩埋绝缘层212可设置在第一层间绝缘层208上。掩埋绝缘层212可由例如氮化硅形成。各个导电焊盘214可设置为穿过掩埋绝缘层212，并且可分别连接至各接触件210。每个导电焊盘214可具有与掩埋绝缘层212的顶面实质上共面的顶面。导电焊盘214可由例如金属、导电金属氮化物或掺杂的半导体材料中的至少一种形成，或者可包括例如金属、导电金属氮化物或掺杂的半导体材料中的至少一种。接触件210和导电焊盘214可用于将源极/漏极区206连接至将在后续处理中形成的磁性隧道结。
各个下部电极BE可设置在掩埋绝缘层212上，并且可分别耦接至各个导电焊盘214。各个磁性隧道结图案MTJ可分别设置在各个下部电极BE上并与其连接。各个上部电极TE可分别设置在各个磁性隧道结图案MTJ上并与其连接。下部电极BE和上部电极TE可由例如金属、导电金属氮化物或掺杂的半导体材料中的至少一种形成，或者可包括例如金属、导电金属氮化物或掺杂的半导体材料中的至少一种。
各个磁性隧道结图案MTJ可以通过下部电极BE、导电焊盘214和接触件210分别连接至各个源极/漏极区206。如图13所示，在平面图中观察时，磁性隧道结图案MTJ可布置为在第一方向D1和第二方向D2上彼此间隔开。
每个磁性隧道结图案MTJ可包括顺序堆叠在每个下部电极BE上的第一磁性图案234、隧道势垒图案236和第二磁性图案238。第一磁性图案234、隧道势垒图案236和第二磁性图案238可形成为具有与参照图9、图11A和图11B描述的先前那些实施例相同的材料和特征。
如同参照图9描述的那样，在截面图中观察时，上部电极TE可形成为具有在远离衬底200的顶面的方向上增加的宽度。磁性隧道结图案MTJ的侧表面可以实质上垂直于衬底200的顶面。换言之，无论与衬底200的顶面相距多少距离，磁性隧道结图案MTJ都可具有相同的宽度。可替代地，磁性隧道结图案MTJ的侧表面可以与衬底200的顶面呈角度。例如，磁性隧道结图案MTJ的宽度可在远离衬底200的顶面的方向上增加。上部电极TE的最大宽度可以大于磁性隧道结图案MTJ的最大宽度。
第二层间绝缘层250可设置在掩埋绝缘层212上，以覆盖下部电极BE、磁性隧道结图案MTJ和上部电极TE。第二层间绝缘层250可以是例如氧化硅层。每一个上部电极TE可具有与第二层间绝缘层250的顶面实质上共面的顶面。覆盖层240可设置在第二层间绝缘层250与以下中的每一个的侧表面之间：上部电极TE、磁性隧道结图案MTJ和下部电极BE。覆盖层240可在掩埋绝缘层212与第二层间绝缘层250之间延伸，并且可覆盖掩埋绝缘层212的上表面。覆盖层240可由例如金属氧化物层(如，氧化铝)形成，或可包括例如金属氧化物层(如，氧化铝)。
位线BL可设置在第二层间绝缘层250上。位线BL可在第二方向D2上彼此间隔开，并且可以平行于第一方向D1的方式延伸。各条位线BL中的每一条可以共同电连接至布置为在第一方向上彼此间隔开的多个磁性隧道结图案MTJ。位线BL可由例如金属或导电金属氮化物中的至少一种形成，或者可包括例如金属或导电金属氮化物中的至少一种。
图15是示出包括有根据本发明构思示例实施例的半导体器件的电子系统的示例的示意性框图。
参照图15，根据本发明构思的示例实施例的电子系统1100可包括控制器1110、输入/输出(I/O)单元1120、存储器装置1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储器装置1130和接口单元1140中的至少两个可通过数据总线1150相互通信。数据总线1150可对应于通过其传输电信号的路径。
控制器1110可包括微处理器、数字信号处理器、微控制器或配置为具有与其相似的功能的另一逻辑器件中的至少一种。I/O单元1120可包括键区、键盘或显示单元。存储器装置1130可以存储数据和/或命令。存储器装置1130可以包括根据上述实施例的各种半导体存储器装置中的至少一种。接口单元1140可将电数据发送至通信网络或者可从通信网络接收电数据。接口单元1140可按照无线或有线的方式工作。例如，接口单元1140可包括用于无线通信的天线或用于有线通信的收发机。虽然并未在附图中示出，但是电子系统1100还可包括快速DRAM装置和/或快速SRAM装置，其用作改善控制器1110操作的高速缓冲存储器。
电子系统1100可应用于个人数字助理(PDA)、便携式计算机、上网平板、无线电话、移动电话、数字音乐播放器、存储卡或电子产品。所述电子产品可以无线地接收或发送信息数据。
图16是示出包括有根据本发明构思的示例实施例的半导体器件的存储卡的示例的示意性框图。
参照图16，根据本发明构思的示例实施例的存储卡1200可包括存储器装置1210。上述半导体器件中的至少一个可配置为实现可用作存储器装置1210的半导体存储器装置。存储卡1200可包括存储器控制器1220，其对主机与存储器装置1210之间的数据交换操作进行控制。
存储器控制器1220可包括中央处理单元(CPU)1222，其控制存储卡1200的总体操作。另外，存储器控制器1220可包括用作CPU1222的操作存储器的SRAM装置1221。此外，存储器控制器1220还可包括主机接口单元1223和存储器接口单元1225。主机接口单元1223可配置为包括存储卡1200与主机之间的数据通信协议。存储器接口单元1225可将存储器控制器1220连接至存储器装置1210。存储器控制器1220还可包括差错检查与校正(ECC)块1224。ECC块1224可检测并校正从存储器装置1210读取出的数据的差错。虽然没有在附图中示出，但是存储卡1200还可包括只读存储器(ROM)装置，其存储代码数据以与主机进行交互。存储卡1200可用作便携式数据存储卡。可替代地，存储卡1200可以作为计算机系统的固态驱动器(SSD)来代替计算机系统的硬盘。
根据本发明构思的示例实施例，可以执行使用离子束的刻蚀处理，来形成磁性隧道结图案。在所述刻蚀处理期间，可在磁性隧道结层中形成凹进区，并且在这种情况下，所述离子束的角度可以是相对于所述凹进区的底面的第一角度以及相对于所述凹进区的内侧面的第二角度。第一角度可以大于第二角度。此外，离子束的入射能量可以大于600eV，并且在这种情况下，可将对凹进区的内侧面的第二刻蚀速度控制为等于或高于对凹进区底面的第一刻蚀速度的60％。因此，在根据本发明构思的示例实施例的图案化方法中，可以容易地去除重新沉积在凹进区的内侧面上的刻蚀残留物。
在利用所述图案化方法从磁性隧道结层形成磁性隧道结图案的情况下，可以容易地去除在所述刻蚀处理期间可能重新沉积在凹进区的内侧面上的刻蚀残留物。换言之，可以减少余留在磁性隧道结图案的侧面上的刻蚀残留物的量，这样可以避免在每个磁性隧道结图案的第一磁性图案与第二磁性图案之间形成电气短路。因此，可以制造出具有改善的可靠性的半导体器件。
虽然已经详细示出和描述了本发明构思的实施例，但是本领域普通技术人员之一应当理解，可以在不脱离所附权利要求的精神和范围的前提下在形式和细节上进行各种变化。

Claims (25)

1.一种形成图案的方法，包括：
在衬底上形成刻蚀目标层；
在所述刻蚀目标层上形成掩模图案；以及
使用所述掩模图案作为刻蚀掩模对所述刻蚀目标层进行刻蚀，以形成彼此间隔开的图案，
其中，对所述刻蚀目标层进行刻蚀包括：用离子束照射所述刻蚀目标层，所述离子束的入射能量在600eV至10keV的范围内；
其中，对所述刻蚀目标层进行刻蚀包括：在各掩模图案之间的刻蚀目标层中形成凹进区；并且
其中，所述离子束以相对于所述衬底的顶面的第一角度入射至所述凹进区的底面上，并且以相对于所述凹进区的内侧面的第二角度入射至所述凹进区的内侧面上，其中所述第一角度在50°至90°的范围内，并且所述第二角度在0°至40°的范围内。
2.根据权利要求1所述的方法，其中，所述凹进区的内侧面的刻蚀速度大于所述凹进区的底面的刻蚀速度的60％。
3.根据权利要求1所述的方法，其中，所述刻蚀目标层包括金属元素。
4.根据权利要求1所述的方法，其中，所述入射能量大于1keV。
5.根据权利要求1所述的方法，其中，所述入射能量大于2keV。
6.根据权利要求1所述的方法，其中，所述入射能量大于5keV。
7.根据权利要求1所述的方法，其中，所述凹进区的内侧面以相对于所述衬底的顶面的第三角度倾斜，并且
其中，所述第二角度表示为θ2＝180°-θ1-θ3，其中θ1、θ2和θ3分别代表所述第一角度、所述第二角度和所述第三角度。
8.根据权利要求1所述的方法，其中，所述凹进区具有在远离所述衬底的顶面的方向上增加的宽度。
9.根据权利要求1所述的方法，其中，所述离子束包括氩(Ar)的正离子。
10.一种制造半导体器件的方法，包括：
在衬底上形成磁性隧道结层；
在所述磁性隧道结层上形成掩模图案；以及
使用所述掩模图案作为刻蚀掩模对所述磁性隧道结层进行刻蚀，以形成彼此间隔开的各个磁性隧道结图案，
其中，对所述磁性隧道结层进行刻蚀包括：利用入射能量在600eV至10keV的范围内的离子束照射所述磁性隧道结层；
其中，对所述磁性隧道结层进行刻蚀包括：在各掩模图案之间的磁性隧道结层中形成凹进区；并且
其中，所述离子束以相对于所述衬底的顶面的第一角度入射至所述凹进区的底面上，并且以相对于所述凹进区的内侧面的第二角度入射至所述凹进区的内侧面上，其中所述第一角度大于所述第二角度。
11.根据权利要求10所述的方法，其中，所述磁性隧道结层包括堆叠在所述衬底上的第一磁性层和第二磁性层以及介于所述第一磁性层与所述第二磁性层之间的隧道势垒层。
12.根据权利要求10所述的方法，其中，所述凹进区的内侧面的刻蚀速度大于所述凹进区的底面的刻蚀速度的60％。
13.根据权利要求10所述的方法，其中，所述凹进区的内侧面以相对于所述衬底的顶面的第三角度倾斜，并且
所述第二角度表示为θ2＝180°-θ1-θ3，其中θ1、θ2和θ3分别代表所述第一角度、所述第二角度和所述第三角度。
14.根据权利要求10所述的方法，其中，所述离子束包括氩(Ar)的正离子。
15.根据权利要求10所述的方法，其中，所述磁性隧道结图案中的每一个包括堆叠在所述衬底上的第一磁性图案和第二磁性图案以及介于所述第一磁性图案与所述第二磁性图案之间的隧道势垒图案，并且
所述第一磁性图案和所述第二磁性图案中的每一个具有与所述第二磁性图案和所述隧道势垒图案之间的交界面垂直的磁化方向。
16.根据权利要求10所述的方法，其中，所述磁性隧道结图案中的每一个包括堆叠在所述衬底上的第一磁性图案和第二磁性图案以及介于所述第一磁性图案与所述第二磁性图案之间的隧道势垒图案，并且
所述第一磁性图案和所述第二磁性图案中的每一个具有与所述第二磁性图案和所述隧道势垒图案之间的交界面平行的磁化方向。
17.一种形成图案的方法，包括：
在衬底上形成刻蚀目标层；
在所述刻蚀目标层上形成掩模图案；以及
使用所述掩模图案作为刻蚀掩模对所述刻蚀目标层进行刻蚀，以形成彼此间隔开的图案，
其中，对所述刻蚀目标层进行刻蚀包括：用离子束照射所述刻蚀目标层，所述离子束的入射能量在600eV至10keV的范围内；
其中，对所述刻蚀目标层进行刻蚀包括：在各掩模图案之间的刻蚀目标层中形成凹进区；并且
其中，通过使所述凹进区的内侧面的第一刻蚀速度大于所述凹进区的底面的第二刻蚀速度的60％的方式来控制所述入射能量。
18.根据权利要求17所述的方法，其中，通过使所述第一刻蚀速度大于所述第二刻蚀速度的60％的方式来控制所述离子束相对于所述凹进区的内侧面的第一倾斜角度以及所述离子束相对于所述凹进区的底面的第二倾斜角度。
19.根据权利要求17所述的方法，其中，所述第一倾斜角度在0°至40°的范围内，并且所述第二倾斜角度在50°至90°的范围内。
20.一种半导体器件，包括：
位于衬底上的上部电极；以及
位于所述衬底与所述上部电极之间的磁性隧道结图案，
其中所述上部电极的最大宽度大于所述磁性隧道结图案的最大宽度，并且其中所述上部电极具有在远离所述衬底的顶面的方向上增加的宽度。
21.根据权利要求20所述的半导体器件，其中，所述磁性隧道结图案具有与所述衬底的顶面垂直的侧面。
22.根据权利要求20所述的半导体器件，其中，所述磁性隧道结图案具有在远离所述衬底的顶面的方向上增加的宽度。
23.根据权利要求20所述的半导体器件，其中，所述磁性隧道结图案包括堆叠在所述衬底上的第一磁性图案和第二磁性图案以及介于所述第一磁性图案与所述第二磁性图案之间的隧道势垒图案，并且
其中，所述第一磁性图案和所述第二磁性图案中的每一个具有与所述第二磁性图案和所述隧道势垒图案之间的交界面垂直的磁化方向。
24.根据权利要求20所述的半导体器件，其中，所述磁性隧道结图案包括堆叠在所述衬底上的第一磁性图案和第二磁性图案以及介于所述第一磁性图案与所述第二磁性图案之间的隧道势垒图案，并且
其中，所述第一磁性图案与所述第二磁性图案中的每一个具有与所述第二磁性图案和所述隧道势垒图案之间的交界面平行的磁化方向。
25.根据权利要求20所述的半导体器件，还包括：
下部电极，其位于所述衬底与所述磁性隧道结图案之间；
选择元件，其设置在所述衬底上并且通过所述下部电极电连接至所述磁性隧道结图案；以及
位线，其设置在所述衬底上并且通过所述上部电极电连接至所述磁性隧道结图案。
CN201610037265.8A 2015-01-23 2016-01-20 图案化方法、制造半导体器件的方法及半导体器件 Active CN105826463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150011319A KR102354468B1 (ko) 2015-01-23 2015-01-23 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
KR10-2015-0011319 2015-01-23

Publications (2)

Publication Number Publication Date
CN105826463A true CN105826463A (zh) 2016-08-03
CN105826463B CN105826463B (zh) 2020-05-15

Family

ID=56434216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610037265.8A Active CN105826463B (zh) 2015-01-23 2016-01-20 图案化方法、制造半导体器件的方法及半导体器件

Country Status (4)

Country Link
US (2) US9685606B2 (zh)
KR (1) KR102354468B1 (zh)
CN (1) CN105826463B (zh)
TW (1) TWI670753B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473444A (zh) * 2017-09-07 2019-03-15 三星电子株式会社 制造具有三维布置的存储单元的半导体器件的方法
CN110277491A (zh) * 2018-03-15 2019-09-24 东芝存储器株式会社 制造半导体存储器设备的方法
CN113169046A (zh) * 2018-12-14 2021-07-23 应用材料股份有限公司 使用斜角离子束进行单向孔洞延长的技术与设备
CN113381299A (zh) * 2020-03-09 2021-09-10 精工爱普生株式会社 发光装置和投影仪
CN114927410A (zh) * 2022-02-24 2022-08-19 珠海洪启科技合伙企业(有限合伙) 半导体器件的加工控制方法、装置及高能粒子束光刻设备
WO2023207053A1 (zh) * 2022-04-24 2023-11-02 江苏鲁汶仪器有限公司 一种类光栅结构金属电极制造方法和电极
WO2024077586A1 (zh) * 2022-10-14 2024-04-18 袁元 半导体器件的加工控制方法及高能粒子束光刻设备

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109498B2 (en) * 2016-08-09 2018-10-23 Varian Semiconductor Equipment Associates, Inc. Composite patterning mask using angled ion beam deposition
US10586914B2 (en) * 2016-10-14 2020-03-10 Applied Materials, Inc. Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions
EP3343655B1 (en) * 2016-12-29 2022-03-02 IMEC vzw Magnetic tunnel junction device
US10331999B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. Memory subsystem in CNN based digital IC for artificial intelligence
US10331368B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. MLC based magnetic random access memory used in CNN based digital IC for AI
US10331367B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. Embedded memory subsystems for a CNN based processing unit and methods of making
US10230045B2 (en) 2017-04-21 2019-03-12 Gyrfalcon Technology Inc. Process of fabricating embedded spin transfer torque memory for cellular neural network based processing unit
KR102356356B1 (ko) 2017-05-31 2022-01-28 에스케이하이닉스 주식회사 세정 조성물 및 이를 이용하는 전자 장치의 제조방법
KR20190061530A (ko) * 2017-11-28 2019-06-05 삼성전자주식회사 자기 기억 소자 및 그 제조방법
KR102365117B1 (ko) * 2017-11-29 2022-02-21 삼성전자주식회사 자기 기억 소자
KR102440139B1 (ko) 2017-12-15 2022-09-06 삼성전자주식회사 반도체 소자
US10522750B2 (en) 2018-02-19 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm MRAM devices
FR3091033B1 (fr) * 2018-12-21 2021-01-01 Commissariat Energie Atomique Procede de fabrication d’un dispositif spintronique comportant une couche magnetique active epaisse
US11043632B2 (en) * 2019-09-17 2021-06-22 Headway Technologies, Inc. Ion beam etching process design to minimize sidewall re-deposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100232215A1 (en) * 2009-03-13 2010-09-16 Magic Technologies, Inc. MRAM with coupling valve switching
CN102741934A (zh) * 2009-11-25 2012-10-17 高通股份有限公司 磁性隧道结装置及制造
US20140024139A1 (en) * 2011-08-17 2014-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Hole First Hardmask Definition
US20140042567A1 (en) * 2012-08-10 2014-02-13 Dong Ha JUNG Mtj mram with stud patterning

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607599A (en) 1994-11-17 1997-03-04 Kabushiki Kaisha Toshiba Method of processing a magnetic thin film
KR100809597B1 (ko) * 2006-04-06 2008-03-04 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
KR20100076556A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
JP5117421B2 (ja) * 2009-02-12 2013-01-16 株式会社東芝 磁気抵抗効果素子及びその製造方法
US8728333B2 (en) 2010-02-12 2014-05-20 Headway Technologies, Inc. Method to fabricate small dimension devices for magnetic recording applications
JP2013012546A (ja) 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
JP5659181B2 (ja) 2012-03-21 2015-01-28 株式会社東芝 磁気抵抗効果素子の製造方法
JP5514256B2 (ja) 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
JP2013243307A (ja) * 2012-05-22 2013-12-05 Toshiba Corp 半導体製造装置および半導体装置の製造方法
JP5571142B2 (ja) 2012-09-25 2014-08-13 株式会社東芝 磁気メモリ
US8865008B2 (en) 2012-10-25 2014-10-21 Headway Technologies, Inc. Two step method to fabricate small dimension devices for magnetic recording applications
US9166154B2 (en) * 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9087981B2 (en) 2013-02-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming a magnetic tunnel junction device
US9166153B2 (en) 2013-02-08 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and process to remove film from semiconductor devices
US20140248718A1 (en) 2013-03-04 2014-09-04 Jisoo Kim Patterning of magnetic tunnel junction (mtj) film stacks
KR101943553B1 (ko) * 2014-11-25 2019-04-18 삼성전자주식회사 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100232215A1 (en) * 2009-03-13 2010-09-16 Magic Technologies, Inc. MRAM with coupling valve switching
CN102741934A (zh) * 2009-11-25 2012-10-17 高通股份有限公司 磁性隧道结装置及制造
US20140024139A1 (en) * 2011-08-17 2014-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Hole First Hardmask Definition
US20140042567A1 (en) * 2012-08-10 2014-02-13 Dong Ha JUNG Mtj mram with stud patterning

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473444A (zh) * 2017-09-07 2019-03-15 三星电子株式会社 制造具有三维布置的存储单元的半导体器件的方法
CN110277491A (zh) * 2018-03-15 2019-09-24 东芝存储器株式会社 制造半导体存储器设备的方法
CN113169046A (zh) * 2018-12-14 2021-07-23 应用材料股份有限公司 使用斜角离子束进行单向孔洞延长的技术与设备
CN113169046B (zh) * 2018-12-14 2024-05-07 应用材料股份有限公司 对衬底进行图案化的方法与对衬底进行图案化的设备
CN113381299A (zh) * 2020-03-09 2021-09-10 精工爱普生株式会社 发光装置和投影仪
CN113381299B (zh) * 2020-03-09 2023-08-22 精工爱普生株式会社 发光装置和投影仪
CN114927410A (zh) * 2022-02-24 2022-08-19 珠海洪启科技合伙企业(有限合伙) 半导体器件的加工控制方法、装置及高能粒子束光刻设备
CN114927410B (zh) * 2022-02-24 2023-03-31 洪启集成电路(珠海)有限公司 半导体器件的加工控制方法、装置及高能粒子束光刻设备
WO2023207053A1 (zh) * 2022-04-24 2023-11-02 江苏鲁汶仪器有限公司 一种类光栅结构金属电极制造方法和电极
WO2024077586A1 (zh) * 2022-10-14 2024-04-18 袁元 半导体器件的加工控制方法及高能粒子束光刻设备

Also Published As

Publication number Publication date
CN105826463B (zh) 2020-05-15
KR20160091504A (ko) 2016-08-03
KR102354468B1 (ko) 2022-01-24
TW201638996A (zh) 2016-11-01
US9859492B2 (en) 2018-01-02
US9685606B2 (en) 2017-06-20
US20160218280A1 (en) 2016-07-28
TWI670753B (zh) 2019-09-01
US20170256709A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
CN105826463A (zh) 图案化方法、制造半导体器件的方法及半导体器件
CN105322089B (zh) 磁存储器器件及其制造方法
US9698198B2 (en) Memory device including a protection insulating pattern
US8829580B2 (en) Magnetoresistive memory and manufacturing method
US9583697B2 (en) Magnetic memory devices and methods of forming the same
US20170179381A1 (en) Method of forming a pattern using ion beams of bilateral symmetry, a method of forming a magnetic memory device using the same, and an ion beam apparatus generating ion beams of bilateral symmetry
CN107017337B (zh) 磁存储器件及其制造方法
US9142757B2 (en) Magnetic memory devices
US20160043136A1 (en) Magnetic memory devices
US20140319590A1 (en) Semiconductor memory device
US9679943B2 (en) Semiconductor device
KR20170105874A (ko) 메모리 소자 제조 방법
US9246083B2 (en) Memory devices and methods of fabricating the same
US9406873B2 (en) Magnetic memory device and method of fabricating the same
KR20170106554A (ko) 자기 메모리 장치의 제조 방법
US11152561B2 (en) Magnetic memory device
US9882120B2 (en) Magnetic memory devices including in-plane current layers
US10205090B2 (en) Semiconductor memory device
US9647201B2 (en) Magnetic memory devices
US20090283811A1 (en) Flash memory device and methods of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant