CN105812303A - 一种gfsk基带数字接收机及其基带同步及解调方法 - Google Patents

Abstract

本发明公开了一种GFSK基带数字接收机及其同步及解调方法，该接收机包括相位差分检测模块、频率偏移估算模块、频率偏移补偿模块、匹配滤波模块、直流分量估计及移除模块、选择器、同步及解调模块。本发明对相位差分检测输出的码元包络信号进行特定频点的DFT运算，判断是否存在前导序列信号，同时计算相应的频率偏移，对后续基带信号进行频率补偿及匹配滤波，再经过差分检测输出码元包络，此时后级的直流分量估计及移除模块和同步及解调模块开始工作。本发明带有频偏估算及补偿电路以提高接收机性能，信号的解调和码元的判决均在相位域进行，接收机的符号同步和采样时钟同步基于计数器实现，结构简单、可靠，可适应多种不同数据率。

Description

一种GFSK基带数字接收机及其基带同步及解调方法

技术领域

本发明涉及无线射频收发器中的数字接收机技术，具体而言，涉及一种GFSK非相干数字接收机及其基带同步及解调方法。

背景技术

GFSK即高斯频移键控，是一种频率调制方式，由于它具有较好的功率效率和频谱利用率，因而在数字通信中已广泛应用。一般解调方法可分为相干解调和非相干解调。对于相干解调，接收端需要恢复与载波信号频率和相位。相干接收机性能良好，但结构较复杂。非相干解调实现简单，误码率性能稍差。限于低功耗和低成本,GFSK收发机可以在模拟域进行设计和实现，但为了提高接收机的鲁棒性和抗邻道干扰等能力,GFSK数字接收机技术应运而生。

发明内容

为了满足上述需求，本发明提供一种新的GFSK基带数字接收机及其基带同步及解调方法，该结构带有频率偏移估计及补偿电路以提高接收机性能，信号的解调和码元的判决均在相位域进行，接收机的符号同步和采样时钟同步基于计数器实现，结构简单、可靠，适用于对前导序列为1010…或0101…形式的GFSK信号的检测。

为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：

一种GFSK基带数字接收机，包括相位差分检测模块、频率偏移估算模块、频率偏移补偿模块、匹配滤波模块、直流分量估计及移除模块、选择器、同步及解调模块以及电平判决模块；

所述选择器的第一输入端直接接收基带信号，所述选择器的第二输入端依次通过所述匹配滤波模块和所述频率偏移补偿模块接收基带信号，所述选择器的输出端与所述相位差分检测模块的输入端连接，所述相位差分检测模块的输出端分别与所述频率偏移估计模块的输入端和所述直流分量估计及移除模块的输入端连接，所述频率偏移估计模块的输出端与所述频率偏移补偿模块的输入端连接，所述直流分量估计及移除模块的输出端与所述同步及解调模块的输入端连接。

一种GFSK基带数字接收机的基带同步及解调方法，包括以下步骤：

步骤1）开始阶段，所述选择器通过其第一输入端，选择零中频数字基带信号所述相位差分检测模块作为输入信号；即所述频率偏移补偿模块和所述匹配滤波模块在开始阶段并不参与运算；

步骤2）所述频率偏移估算模块对所述相位差分检测模块输出的码元包络信号进行检测，判断是否有前导序列信号存在，即计算所述相位差分检测模块输出的信号中是否包含频率为Rb/2的信号，其中Rb为GFSK信号的数据率；

步骤3）当所述频率偏移估计模块发现有效的前导序列信号时，对所述频率偏移估计模块的输出取平均值，得到频率偏移的估计值Δf；

步骤4）在所述频率偏移估计模块发现有效的前导序列信号并计算出频率偏移的估计值Δf之后，将该估计值Δf送至所述频率偏移补偿模块；

步骤5）所述频率偏移补偿模块采用CORDIC算法对后续的基带信号进行频率偏移补偿，再通过所述匹配滤波模块滤除带外噪声；此时所述选择器切换至第二输入端，选择经频率偏移补偿和匹配滤波后的基带信号作为所述相位差分检测模块的输入；

步骤6）所述直流分量估计及移除模块对所述相位差分检测模块输出的相位差信号（码元包络信号）进行直流分量评估，然后在相位差信号中去除此直流分量后，发送至所述同步及解调模块；

步骤7）所述同步及解调模块首先完成符号同步，在确定每个BIT对应的采样后，对属于同一BIT的相位差信号求和，得到值A，若A大于零则判定为1，反之判定为0；

步骤8）所述同步及解调模块然后完成采样时钟同步，在对输入的相位差信号处理后产生位解码输出，且从中提取出时钟信号完成接收机的位同步。

进一步的，步骤2）中，所述频率偏移估计模块判断是否有前导序列信号存在的具体步骤如下：

1）计算所述相位差分检测模块输出的信号中频率为Rb/2的信号的功率谱密度P；

2）如果功率谱密度P大于设定的门限值，用于前导序列信号检测的计数器值加C1；如果功率谱密度P小于门限值且该计数器值大于0，则计数器值减C2,其中C1和C2均为设定的常数；

3）当该计数器值大于设定的门限值时，则认为发现有效的前导序列信号。

进一步的，步骤5）中，所述直流分量估计及移除模块的具体操作如下：

1）设信号的符号周期为Tb，则对2Tb窗口时间内的信号进行平均，采用滑动平均的方式得到直流分量的估计值DCest；

2）采用递归的形式进行更新，其更新方式为：DC=（（N-1）*DC+DCest）/N，其中，N表示用于平滑DC估计值的窗口长度；

3）DC值持续更新直到后续的所述同步及解调模块发现同步字为止；

4）将所述相位差分检测模块的输出减去DC值后，发送到后续的所述同步及解调模块。

进一步的，所述同步及解调模块的符号同步和采样时钟同步通过计数器实现，其具体方法如下：

1）假设信号波特率为Rb，采样频率为16*Rb，则在所述同步及解调模块内设置一个16位的计数器，其计数范围为[-32768，32767]；

2）每当计数时钟来临，计数器增加4096，当计数器大于最大值时，超出的部分将与最小值求和得到V，而计数器将从V开始重新计数；

3）当输入的信号过零点时，调整计数器的值，以保持解出的符号与符号周期同步，调整的大小由一个环路滤波器实现，如count=count+count*kp+un或un=un+count*ki;其中kp、ki均是固定的常数；

4）当计数器的值大于等于最大值时，对该时刻的前后各8个输入采样点进行积分，积分值的符号即为所需的最终位解码输出，为正值时输出1，为负值时输出0，同时在该点输出同步时钟的上升沿，后面模块只需要使用该同步时钟的上升沿对位输出采样即可得到所需要的数据。

进一步的，在所述同步和解调模块中同时实现了判定存在前导序列和同步字的方法，其具体步骤如下：

用一个内置的16位的移位寄存器存储位解码数据，每解出一个bit都会移入该移位寄存器，该移位寄存器与前导序列或已知的同步字相比较，如果完全正确，则计数器Tpreamble加3，如果错误位数小于等于某一个门限值，则Tpreamble计数器加1，如果错误位数大于某一个门限值且计数器Tpreamble不为0，则计数器减1；当计数器Tpreamble大于某一个门限值时，则判定存在前导序列信号或同步字。

本发明的工作原理如下：

射频信号经低噪放和混频器后变为中频信号，其经可变增益放大器和中频滤波器后输出至数模变换（ADC）电路，经ADC后变为数字信号，经数字域混频后成为数字基带信号。

基带信号经过相位差分检测后输出码元包络信号（相位差信号），一般一帧数据都包含前导序列｛01010…｝同步字，本发明就是对同步字的包络信号进行特定频点的DFT运算，判断是否有前导序列信号到来，同时计算相应的频率偏移，之后对后续基带信号进行频率补偿及匹配滤波，再经过差分检测输出码元包络，此时后级的直流分量估计及移除模块和同步及解调模块开始工作。

与现有技术相比，本发明的有益效果是:

1、本发明能够将信号在解调前进行频率偏移补偿及匹配滤波，提高了接收机性能。

2、本发明的同步电路和解调电路均基于采样信号的相位差实现，计算简单，减少了硬件开销。

3、本发明的采样时钟同步和符号同步均基于计数器结构，电路简洁高效。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明的GFSK基带数字接收机的结构示意图；

图2为当存在频率偏移时，进行频率偏移补偿前的信号频谱曲线图；

图3为当存在频率偏移时，进行频率偏移补偿后的信号频谱曲线图；

图4为解调后的输出波形图；

图5为无频率偏移补偿功能的接收机性能示意图；

图6为含频率偏移补偿及匹配滤波模块的接收机性能示意图。

具体实施方式

下面将参考附图并结合实施例，来详细说明本发明。

参见图1所示，一种GFSK基带数字接收机，包括相位差分检测模块3、频率偏移估算模块4、频率偏移补偿模块5、匹配滤波模块6、直流分量估计及移除模块7、选择器8、同步及解调模块9以及电平判决模块10；

所述选择器8的第一输入端直接接收基带信号，所述选择器8的第二输入端依次通过所述匹配滤波模块6和所述频率偏移补偿模块5接收基带信号，所述选择器8的输出端与所述相位差分检测模块3的输入端连接，所述相位差分检测模块3的输出端分别与所述频率偏移估算模块4的输入端和所述直流分量估计及移除模块7的输入端连接，所述频率偏移估算模块4的输出端与所述频率偏移补偿模块5的输入端连接，所述直流分量估计及移除模块7的输出端与所述同步及解调模块9的输入端连接。

一种GFSK基带数字接收机的基带同步及解调方法，包括以下步骤：

步骤1）开始阶段，所述选择器8通过其第一输入端，选择零中频数字基带信号所述相位差分检测模块3作为输入信号；即所述频率偏移补偿模块5和所述匹配滤波模块6在开始阶段并不参与运算。

步骤2）所述频率偏移估算模块4对所述相位差分检测模块3输出的码元包络信号进行检测，判断是否有前导序列信号存在，即计算所述相位差分检测模块3输出的信号中是否包含频率为Rb/2的信号，其中Rb为GFSK信号的数据率；具体步骤如下：

1）计算所述相位差分检测模块3输出的信号中频率为Rb/2的信号的功率谱密度P；

2）如果功率谱密度P大于设定的门限值，用于前导序列信号检测的计数器值加C1；如果功率谱密度P小于门限值且该计数器值大于0，则计数器值减C2,其中C1和C2均为设定的常数；

3）当该计数器值大于设定的门限值时，则认为发现有效的前导序列信号。

步骤3）当所述频率偏移估算模块4发现有效的前导序列信号时，对所述频率偏移估算模块4的输出取平均值，得到频率偏移的估计值Δf。

步骤4）在所述频率偏移估算模块4发现有效的前导序列信号并计算出频率偏移的估计值Δf之后，将该估计值Δf送至所述频率偏移补偿模块5；

步骤5）所述频率偏移补偿模块5采用CORDIC算法对后续的基带信号进行频率偏移补偿，再通过所述匹配滤波模块6滤除带外噪声；此时所述选择器8切换至第二输入端，选择经频率偏移补偿和匹配滤波后的基带信号作为所述相位差分检测模块3的输入。

当存在频率偏移时，参见图2、3所示，图2表示频率偏移补偿前的信号频谱，图3表示频率偏移补偿后的信号频谱曲线图，可以看出图2由于频率偏移的存在，滤波器带宽超出信号本身的带宽从而引入了更多的噪声。

步骤6）所述直流分量估计及移除模块7对所述相位差分检测模块3输出的相位差信号（码元包络信号）进行直流分量评估，然后在相位差信号中去除此直流分量后，发送至所述同步及解调模块9；具体操作如下：

1）设信号的符号周期为Tb，则对2Tb窗口时间内的信号进行平均，采用滑动平均的方式得到直流分量的估计值DCest；

2）采用递归的形式进行更新，其更新方式为：DC=（（N-1）*DC+DCest）/N，其中，N表示用于平滑DC估计值的窗口长度；

3）DC值持续更新直到后续的所述同步及解调模块9发现同步字为止；

4）将所述相位差分检测模块3的输出减去DC值后，发送到后续的所述同步及解调模块9。

步骤7）所述同步及解调模块9首先完成符号同步，在确定每个BIT对应的采样后，对属于同一BIT的相位差信号求和，得到值A，若A大于零则判定为1，反之判定为0。

步骤8）所述同步及解调模块9然后完成采样时钟同步，在对输入的相位差信号处理后产生位解码输出，且从中提取出时钟信号完成接收机的位同步。

符号同步和采样时钟同步可通过计数器实现，具体方法如下：

1）假设信号波特率为Rb，采样频率为16*Rb，则在所述同步及解调模块9内设置一个16位的计数器，其计数范围为[-32768，32767]；

2）每当计数时钟来临，计数器增加4096，当计数器大于最大值时，超出的部分将与最小值求和得到V，而计数器将从V开始重新计数；

3）当输入的信号过零点时，调整计数器的值，以保持解出的符号与符号周期同步，调整的大小由一个环路滤波器实现，如count=count+count*kp+un或un=un+count*ki;其中kp、ki均是固定的常数；

4）当计数器的值大于等于最大值时，对该时刻的前后各8个输入采样点进行积分，积分值的符号即为所需的最终位解码输出，为正值时输出1，为负值时输出0，同时在该点输出同步时钟的上升沿，后面模块只需要使用该同步时钟的上升沿对位输出采样即可得到所需要的数据。

参见图4所示，图4表示解调器输出的波形，Y轴对应的是一定时间内信号的相位变化，X轴对应的是每个BIT的序号，可以看出约前40个为前导序列，同步及解调模块可以在短时间内完成符号同步。

在该模块中同时实现了判定存在有效前导序列和同步字的方法，具体步骤如下：

用一个内置的16位的移位寄存器存储位解码数据，每解出一个bit都会移入该移位寄存器，该移位寄存器与前导序列比较，如果完全正确，则计数器Tpreamble加3，如果错误位数小于等于某一个门限值，则Tpreamble计数器加1，如果错误位数大于某一个门限值且计数器Tpreamble不为0，则计数器减1；当计数器Tpreamble大于某一个门限值时，则判定存在前导序列信号。对于同步字信号的检测，也可以采用与以上类似的方法，此时移位寄存器与已知的同步字相比较。

本发明的接收机采用CORDIC进行频率偏移补偿之后进行匹配滤波，硬件实现简单，显著提高接收机在低信噪比情况下的性能。参见图5、6所示，为接收机的性能比较，图5表示无频率偏移补偿模块的接收机的误码率（BER），图6表示含频率偏移补偿和匹配滤波模块的接收机的误码率。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种GFSK基带数字接收机，其特征在于：包括相位差分检测模块（3）、频率偏移估算模块（4）、频率偏移补偿模块（5）、匹配滤波模块（6）、直流分量估计及移除模块（7）、选择器（8）以及同步及解调模块（9）；

所述选择器（8）的第一输入端直接接收基带信号，所述选择器（8）的第二输入端依次通过所述匹配滤波模块（6）和所述频率偏移补偿模块（5）接收基带信号，所述选择器（8）的输出端与所述相位差分检测模块（3）的输入端连接，所述相位差分检测模块（3）的输出端分别与所述频率偏移估算模块（4）的输入端和所述直流分量估计及移除模块（7）的输入端连接，所述频率偏移估算模块（4）的输出端与所述频率偏移补偿模块（5）的输入端连接，所述直流分量估计及移除模块（7）的输出端与所述同步及解调模块（9）的输入端连接。

2.一种权利要求1所述的GFSK基带数字接收机的基带同步及解调方法，其特征在于，包括以下步骤：

步骤1）开始阶段，所述选择器（8）通过其第一输入端，选择零中频数字基带信号所述相位差分检测模块（3）作为输入信号；

步骤2）所述频率偏移估算模块（4）对所述相位差分检测模块（3）输出的码元包络信号进行检测，判断是否有前导序列信号存在，即计算所述相位差分检测模块（3）输出的信号中是否包含频率为Rb/2的信号，其中Rb为GFSK信号的数据率；

步骤3）当所述频率偏移估算模块（4）发现有效的前导序列信号时，对所述频率偏移估算模块（4）的输出取平均值，得到频率偏移的估计值Δf；

步骤4）在所述频率偏移估算模块（4）发现有效的前导序列信号并计算出频率偏移的估计值Δf之后，将该估计值Δf送至所述频率偏移补偿模块（5）；

步骤5）所述频率偏移补偿模块（5）采用CORDIC算法对后续的基带信号进行频率偏移补偿，再通过所述匹配滤波模块（6）滤除带外噪声；此时所述选择器（8）切换至第二输入端，选择经频率偏移补偿和匹配滤波后的基带信号作为所述相位差分检测模块（3）的输入；

步骤6）所述直流分量估计及移除模块（7）对所述相位差分检测模块（3）输出的相位差信号进行直流分量评估，然后在相位差信号中去除此直流分量后，发送至所述同步及解调模块（9）；

步骤7）所述同步及解调模块（9）首先完成符号同步，在确定每个BIT对应的采样后，对属于同一BIT的相位差信号求和，得到值A，若A大于零则判定为1，反之判定为0；

步骤8）所述同步及解调模块（9）然后完成采样时钟同步，在对输入的相位差信号处理后产生位解码输出，且从中提取出时钟信号完成接收机的位同步。

3.根据权利要求2所述的基带同步及解调方法，其特征在于，步骤2）中，所述频率偏移估算模块（4）判断是否有前导序列信号存在的具体步骤如下：

1）计算所述相位差分检测模块（3）输出的信号中频率为Rb/2的信号的功率谱密度P；

2）如果功率谱密度P大于设定的门限值，用于前导序列信号检测的计数器值加C1；如果功率谱密度P小于门限值且该计数器值大于0，则计数器值减C2,其中C1和C2均为设定的常数；

3）当该计数器值大于设定的门限值时，则认为发现有效的前导序列信号。

4.根据权利要求2所述的基带同步及解调方法，其特征在于，步骤6）中，所述直流分量估计及移除模块（7）的具体操作如下：

1）设信号的符号周期为Tb，则对2Tb窗口时间内的信号进行平均，采用滑动平均的方式得到直流分量的估计值DCest；

2）采用递归的形式进行更新，其更新方式为：DC=（（N-1）*DC+DCest）/N，其中，N表示用于平滑DC估计值的窗口长度；

3）DC值持续更新直到后续的所述同步及解调模块（9）发现同步字为止；

4）将所述相位差分检测模块（3）的输出减去DC值后，发送到后续的所述同步及解调模块（9）。

5.根据权利要求2所述的基带同步及解调方法，其特征在于，所述同步及解调模块（9）的符号同步和采样时钟同步通过计数器实现，其具体方法如下：

1）假设信号波特率为Rb，采样频率为16*Rb，则在所述同步及解调模块（9）内设置一个16位的计数器，其计数范围为[-32768，32767]；

2）每当计数时钟来临，计数器增加4096，当计数器大于最大值时，超出的部分将与最小值求和得到V，而计数器将从V开始重新计数；

3）当输入的信号过零点时，调整计数器的值，以保持解出的符号与符号周期同步，调整的大小由一个环路滤波器实现，如count=count+count*kp+un或un=un+count*ki;其中kp、ki均是固定的常数；

4）当计数器的值大于等于最大值时，对该时刻的前后各8个输入采样点进行积分，积分值的符号即为所需的最终位解码输出，为正值时输出1，为负值时输出0，同时在该点输出同步时钟的上升沿，后面模块只需要使用该同步时钟的上升沿对位输出采样即可得到所需要的数据。

6.根据权利要求2所述的基带同步及解调方法，其特征在于，在所述同步及解调模块中同时实现了判定存在前导序列和同步字的方法，其具体步骤如下：

用一个内置的16位的移位寄存器存储位解码数据，每解出一个bit都会移入该移位寄存器，该移位寄存器与前导序列或已知的同步字相比较，如果完全正确，则计数器Tpreamble加3，如果错误位数小于等于某一个门限值，则Tpreamble计数器加1，如果错误位数大于某一个门限值且计数器Tpreamble不为0，则计数器减1；当计数器Tpreamble大于某一个门限值时，则判定存在前导序列信号或同步字。