CN105810634A - 处理半导体衬底的方法和半导体芯片 - Google Patents

处理半导体衬底的方法和半导体芯片 Download PDF

Info

Publication number
CN105810634A
CN105810634A CN201610039474.6A CN201610039474A CN105810634A CN 105810634 A CN105810634 A CN 105810634A CN 201610039474 A CN201610039474 A CN 201610039474A CN 105810634 A CN105810634 A CN 105810634A
Authority
CN
China
Prior art keywords
semiconductor substrate
separate sections
film
breaking device
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610039474.6A
Other languages
English (en)
Other versions
CN105810634B (zh
Inventor
K.卡斯帕尔
F.马里亚尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105810634A publication Critical patent/CN105810634A/zh
Application granted granted Critical
Publication of CN105810634B publication Critical patent/CN105810634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)

Abstract

本发明涉及处理半导体衬底的方法以及半导体芯片。提供了一种处理半导体衬底的方法。方法可以包含：在半导体衬底的第一侧之上形成膜；在半导体衬底中在半导体衬底的第一区段与第二区段之间形成至少一个分离区段；将半导体衬底布置在断裂装置上，其中断裂装置包括断裂边缘，并且其中半导体衬底被布置成所述膜面向断裂装置并且位于其中至少一个分离区段与断裂边缘对齐的至少一个对齐位置中；以及迫使半导体衬底在断裂边缘之上关于第二区段弯曲第一区段直到所述膜在断裂边缘与至少一个分离区段之间分离。

Description

处理半导体衬底的方法和半导体芯片
技术领域
各种实施例通常涉及处理半导体衬底的方法并且涉及半导体芯片。
背景技术
半导体装置，例如半导体芯片（也称为管芯），可以例如在其背侧上包含用于将半导体装置附着到载体上（例如到引线框架上）的膜。所述膜可以称为管芯附着膜（DAF）。所述膜可以是电介质。替选地，它可以是电传导的，在这种情况下，它可以称为传导的管芯附着膜（C-DAF）。所述膜，例如管芯附着膜，可以包含各种材料，例如环氧树脂和/或银。在使用锯切刀片的晶片的分离过程（这可以称为晶片的锯切或切割）期间，这些材料可以损害锯切刀片，例如包含镍粘结剂的锯切刀片。锯切质量可以因此快速恶化。这可以导致在半导体装置的侧壁上的划痕和/或所谓的切屑（从半导体装置，例如从其背侧，脱落的半导体材料的小碎片）。划痕和/或切屑可以削弱半导体装置的功能性和/或抗断性。
发明内容
提供了处理半导体衬底的方法。所述方法可以包含：在半导体衬底的第一侧之上形成膜；在半导体衬底中在半导体衬底的第一区段与第二区段之间形成至少一个分离区段；将半导体衬底布置在断裂装置上。所述断裂装置包含断裂边缘，并且半导体衬底被布置成所述膜面向所述断裂装置并且位于其中所述至少一个分离区段与断裂边缘对齐的至少一个对齐位置中。所述方法可以进一步包含迫使半导体衬底在断裂边缘之上关于第二区段使第一区段弯曲直到所述膜在断裂边缘与所述至少一个分离区段之间分离。
附图说明
在附图中，贯穿不同的视图，同样的参考字符通常指代相同的部分。附图未必成比例，重点反而通常被放在图解本发明的原理上。在下面的描述中，参考下面的附图描述了本发明的各种实施例，在所述附图中：
图1A至1C作为横截面视图示出根据各种实施例的处理半导体衬底的方法的各种阶段和/或过程；
图2A至2D作为横截面视图示出根据各种实施例的处理半导体衬底的方法的各种阶段和/或过程；以及
图3A至3E作为透视示意视图3A至3C以及横截面示意视图3D和3E示出根据各种实施例的处理半导体衬底的方法的各种阶段和/或过程；
图4A至4E使根据各种实施例的处理半导体衬底的方法的不同方面可视化；
图5示出根据各种实施例的处理半导体衬底的方法的示意图；
图6示出根据各种实施例的处理半导体衬底的方法的示意图；
图7示出根据各种实施例的处理半导体衬底的方法的方面的示意图；以及
图8示出根据各种实施例的半导体芯片的横截面视图。
具体实施方式
下面的具体描述涉及经由图解示出在其中可以实践本发明的特定细节和实施例的附图。
词语“示例性”在本文中用于意指“用作示例、例子或图解”。在本文中描述为“示例性”的任何实施例或设计未必将被解释为比起其他实施例或设计是优选的或有益的。
关于“在侧或表面之上形成的沉积的材料”所使用的词语“在...之上”在本文中可以用于意指所述沉积的材料可以“直接在暗指的侧或表面上”形成，例如直接与暗指的侧或表面接触而形成。关于“在侧或表面之上形成的沉积的材料”所使用的词语“在...之上”在本文中可以用于意指所述沉积的材料可以“间接在暗指的侧或表面上”形成，其中一个或多个附加的层被布置在暗指的侧或表面与沉积的材料之间。
词语“切割”在本文中可以用于意指把半导体衬底（例如，晶片）分成多个个别的部分（例如，芯片）的通常的过程。词语“切割”在本文中可以用于意指通过锯切把半导体衬底（例如，晶片）分成多个个别的部分（例如，芯片）的过程。可以从分别的上下文得出分别的过程是否可以受限于切割或者是否可以使用任何适合的分离过程。
为装置提供本公开的各种方面，并且为方法提供本公开的各种方面。将理解的是装置的基本属性也适用于方法，并且反之亦然。因此，为简洁起见，这样的属性的重复描述可以被省略。
在各种实施例中，可以提供处理半导体衬底的方法，该方法可以包含用于将半导体衬底与形成在半导体衬底上的膜（例如，被配置为将半导体衬底附着到载体（例如，到引线框架）的膜（也被称为管芯附着膜（DAF）））分离的两部分过程。在两部分过程的第一部分期间，可以（例如通过至少部分移除半导体衬底或者通过使其弱化用于稍后将其分离）处理半导体衬底用于将其分离。在两部分过程的第二部分期间，可以使用具有断裂边缘的断裂装置来分离所述膜。所述膜例如可以通过在所述断裂边缘之上将所述膜弯曲直到其在半导体衬底的处理的区段与断裂边缘之间断裂而被分离。
因此，半导体衬底的以及例如个别半导体装置（例如半导体衬底可以被分离成的半导体芯片（也被称为管芯））的例如通过刮划和/或切屑的损害可以被避免。
在各种实施例中，个别的半导体装置的功能性、断裂强度和/或可靠性可以因此被改善。
图1A至1C作为横截面视图示出根据各种实施例的处理半导体衬底102的方法的各种阶段和/或过程。
如在图1A中所示出的那样，半导体衬底102可以包含第一表面102S1和与第一表面102S1相对的第二表面102S2。半导体衬底102可以包含从第二表面102S2延伸到半导体衬底102中的至少一个有源区段（未示出），其可以包含至少一个电子装置。第二表面102S2可以因此还被称为有源表面102。第二表面102S2可以被布置在半导体衬底102的第二侧上。第一表面102S1还可以被称为背表面102S1。第一表面102S1可以被布置在半导体衬底102的第一侧上。
在各种实施例中，半导体衬底102可以包含以下材料或者基本上由以下材料组成：任何类型的半导体材料，例如一般用于形成集成电路的半导体材料，例如硅、锗、像砷化镓或碳化硅的半导体化合物等。
在各种实施例中，半导体衬底102可以是晶片，例如硅晶片。包含在晶片中的至少一个有源区段可以是多个有源区段。晶片可以被配置为被分离成多个个别的芯片，芯片中的每个可以包含至少一个有源区段。
在各种实施例中，半导体衬底102可以具有厚度102T。半导体衬底102的厚度102T可以在从大约50μm至大约2mm的范围内，例如晶片的典型的厚度（例如约675μm、约725μm、约775μm等）或者例如通过对晶片减薄（例如通过减薄到在从大约50μm至大约400μm的范围内的厚度）而得到的不同的厚度。
处理半导体衬底102的方法可以包含在半导体衬底102中形成至少一个分离区段108。分离区段108可以被形成在半导体衬底102的第一区段1021与第二区段1022之间。至少一个分离区段108可以横向临近第一区段1021并且临近第二区段1022。至少一个分离区段108可以例如作为基本上直的区段在半导体衬底102中横向延伸，例如从半导体衬底102的圆周表面的一点例如横向通过半导体衬底102延伸到半导体衬底102的圆周表面的另一点。至少一个分离区段108可以是在其中半导体衬底102可以被配置为被分离用于将半导体衬底102（例如晶片）分成个别的芯片的区段。适合于形成至少一个分离区段108的任何已知的过程可以被使用。
至少一个分离区段108可以具有深度108D。在各种实施例中，至少一个分离区段108可以从半导体衬底102的第二表面102S2延伸通过半导体衬底102到半导体衬底102的第一表面102S1。换言之，至少一个分离区段108的深度108D可以等于衬底102的厚度102T。至少一个分离区段108可以从第二表面102S2例如以半导体衬底102的厚度102T的少于100%（例如20%与99%之间、例如40%与80%之间）仅仅部分通过半导体衬底102延伸。至少一个分离区段108可以从第二表面102S2仅仅部分通过半导体衬底102的最初的厚度延伸。然后，半导体衬底102可以从半导体衬底102的第一表面102S1被减薄（例如第一表面102S1可以被研磨）直到（例如最终的）半导体衬底102的厚度102T被达到。这个过程还可以被称为研磨前切割过程。在减薄（例如，研磨）之后，分离区段108可以例如如以上描述的那样从半导体衬底102的第二表面102S2部分或完全延伸通过半导体衬底102到半导体衬底102的第一表面102S1。
在各种实施例中，至少一个分离区段108可以由至少一个开口（例如，沟槽）形成。换言之，至少一个分离区段108可以通过移除定位在至少一个分离区段108中的半导体衬底102的部分来形成。移除定位在至少一个分离区段108中的半导体衬底102的部分例如可以包含以下过程或基本上由以下过程组成：锯切（也被称为切割）、激光烧蚀和/或刻蚀（例如等离子体刻蚀）或其组合。
在各种实施例中，至少一个分离区段108的横截面可以是长方形，如例如在图3A中示出的那样。换言之，至少一个分离区段的108的（例如开口的、例如沟槽的）底部可以是平的。至少一个分离区段108的横截面可以具有不同的形状。例如，至少一个分离区段108的（例如开口的、例如沟槽的）底部可以是V形的或凹面的。由此，用于分离半导体衬底102的区段可以被更加限制。
在各种实施例中，至少一个分离区段108可以如期望的那样由半导体衬底102的第二侧和/或第一侧形成。例如在至少一个分离区段108仅仅部分通过半导体衬底102延伸的情况下，和/或在半导体衬底102的第一表面102S1在形成至少一个分离区段108之后被研磨的情况下，至少一个分离区段108可以由半导体衬底102的第一侧形成。例如在至少一个分离区段108完全通过半导体衬底102延伸（即从第一表面102S1到第二表面102S2）的情况下，至少一个分离区段108可以由半导体衬底102的第二侧和/或第一侧形成。
在各种实施例中，在形成至少一个分离区段108之前和/或之后，一个或多个膜、层等可以被布置在半导体衬底102上。例如，在从第二表面102S2锯切或激光烧蚀半导体衬底102之前，被配置为分别锯切或激光烧蚀半导体衬底102的层可以被附着到半导体衬底102的第一表面102S1。作为示例，在等离子体刻蚀半导体衬底102之前，结构化的掩模，例如掩模层，例如结构化的光致抗蚀剂，可以被形成在半导体衬底102上。在各种实施例中，用于稳定半导体衬底102和/或用于保持半导体衬底102的部分在适当的位置的载体膜可以被布置（例如被暂时地布置）在半导体衬底102上。膜可以用于两个或更多目的，例如用于研磨第一表面102S1的附着到半导体衬底102的第二表面102S2的研磨膜还可以用作载体膜。
如在图1A中示出的那样，处理半导体衬底102的方法可以包含在半导体衬底102的第一侧102S1之上形成膜104。膜104可以例如在半导体衬底102之上（例如在半导体衬底102上）被层压。膜104可以被配置为保留在半导体衬底102上。在半导体衬底102可以在至少一个分离区段108处被分离成的半导体衬底102的多个部分的每个部分上，膜104的部分可以保留。例如，在半导体衬底102包含晶片或基本由晶片组成的情况下，膜104可以形成将由晶片形成的每个半导体芯片的部分。
在各种实施例中，膜104可以被配置为用于将半导体衬底102，例如半导体衬底102的多个部分中的每个部分，例如电和/或热连接到载体，例如连接到引线框架。在各种实施例中，膜104可以是所谓的管芯附着膜（DAF）。在管芯附着膜是电传导的情况下，管芯附着膜可以被称为传导的管芯附着膜（C-DAF)。
在各种实施例中，膜104可以包含也被称为膜材料的任何材料或材料的组合或基本上由其组成，所述任何材料或材料的组合可以被形成为在半导体衬底102上的层并且可以具有或得到可以使其适合于用于如以下所描述的分离膜104（例如，用于断裂膜104）的过程的属性。作为示例，带有厚度104T的膜104可以制得足够刚性从而被断裂或被配置为制得足够刚性从而被断裂。
在各种实施例中，膜材料的弹性模量（其也可以被称为拉伸模量）可以至少在分离过程期间高于大约5kN/mm2，例如高于大约8kN/mm2，例如大约8.6kN/mm2。膜材料的弹性模量可以足够高，例如在以上给定的范围内，用于在用于处理（例如分离）半导体衬底102的常规处理温度（例如室温）处将膜104断裂。替选地，膜材料的弹性模量可以足够高，例如在以上给定的范围内，用于在较低温度（例如低于室温的温度）处，例如在低于大约20°C、例如低于大约10°C、例如低于0°C的温度处，将膜104断裂。膜104例如可以包含电传导的管芯附着材料乐泰爱博斯迪科C130（LoctiteAblestikC130）（其在25°C处可以具有大约8.666kN/mm2的弹性模量）或基本上由其组成。
膜104的厚度可以在从大约5μm至大约100μm，例如从大约20μm至大约50μm的范围内，例如大约30μm。
膜104例如可以基本上由电传导的管芯附着材料乐泰爱博斯迪科C130组成并且可以具有大约30μm的厚度。
在各种实施例中，例如在形成至少一个分离区段108的过程对膜104可以无害并且可以从半导体衬底102的第二侧实现的情况下，膜104可以在形成至少一个分离区段108之前被形成在半导体衬底102的第一表面102S1之上。
例如在形成至少一个分离区段108的过程对膜104有害的情况下，或者在形成至少一个分离区段108的过程必须从半导体衬底102的第一侧实现的情况下，膜104可以在形成至少一个分离区段108之后被形成在半导体衬底102的第一表面102S1之上。
层106可以被形成在膜104之上。层106例如可以被固定在膜104之上。层106例如可以被层压在膜104之上。层106可以被配置为经得住用于分离膜104的过程而不妨碍或防止过程。层106例如可以比膜104更加柔韧。它例如可以是弹性的。
层106可以用于保持（带有在其上形成的膜104的）半导体衬底102的分离的部分在有序的布置中，例如被固定到层106。例如在层106是柔韧的但不是弹性的情况下或者在层106是弹性的但没有使用弹性来扩展层106的情况下，半导体衬底102的分离的部分例如可以基本上保持它们的原始的位置和定向。在层106是弹性的情况下，层106可以被扩展用于增加在分离的部分之间的距离，例如用于防止在处理和/或运送期间的损害或者用于分离的部分（例如芯片）的更容易处理。层106例如可以是如在本领域中一般使用的扩展带，或者它可以包含任何其他适合的柔韧的材料（例如聚合物，例如像这样的传统载体带）或基本上由其组成。层104（以及半导体衬底102，所述层104在所述半导体衬底102上形成）可以被可释放地固定到层106。在分离之后，个别的部分例如可以从层106拾取用于进一步处理。（带有膜104的半导体衬底102可以被附着（例如被固定）到的）层106可以被安装在框架中，例如在所谓的切割框架（未示出）中。例如，层106的边缘可以被安装到框架。
在各种实施例中，如在图1B中所示出的那样，方法可以包含将半导体衬底102布置在断裂装置110上。
断裂装置110可以包含断裂边缘110B。断裂边缘110B可以形成直的边缘110B。断裂边缘110B可以被形成在断裂装置110的第一表面110S1与第二表面110S2之间。第二表面110S2基本上可以是平面的。第一表面110S1可以从第二表面110S2的平面凹进。第一表面110S1和第二表面110S2可以被连接以形成断裂边缘110B作为共同的边缘。第一表面110S1与第二表面110S2可以围成角度α。角度α可以大于90°并且小于180°，例如在大约110°与160°之间。例如，用于分离被激光处理用于激光隐形切割的晶片的传统的断裂装置（例如，如在图4E中所示出的那样）可以被使用。
术语“激光隐形切割”可以指代用激光处理半导体衬底（例如，晶片）的技术，其中半导体衬底的部分可以不被烧蚀，而是（例如，通过改变晶体结构）被弱化并且然后在半导体衬底的弱化的部分处例如通过扩展或弯曲半导体衬底来分离半导体衬底（例如，晶片）。
半导体衬底102可以如在图2中示出的那样被布置成膜104面向断裂装置110。半导体衬底102可以被至少部分地布置在断裂装置110的第二表面110S2之上。半导体衬底102可以被布置成层106接触断裂装置110的第二表面110S2。
在各种实施例中，半导体衬底102可以被布置在至少一个对齐位置中，其中至少一个分离区段108与断裂边缘110B对齐。换言之，方法可以包含将半导体衬底布置在至少一个对齐位置中，其中至少一个分离区段108与断裂边缘110B对齐。至少一个分离区段108与断裂边缘110B对齐可以被理解为（例如直的）断裂边缘110B与（例如直的）分离区段108彼此平行并且断裂边缘110B被至少部分地布置在分离区段108的垂直投影内部。断裂边缘110B（其可以延伸到在图1B中的纸的平面中并且离开在图1B中的纸的平面）的长度可以大于分离区段108（其也可以延伸到在图1B中的纸的平面中并且离开在图1B中的纸的平面）的长度，因此断裂边缘110B可以从分离区段108的垂直投影的末端突出。
在图1B中，半导体衬底102与断裂装置110可以不在至少一个对齐位置中。至少一个对齐位置可以通过例如在横向的移动中相对于彼此移动半导体衬底102、断裂装置110或两者直到至少一个对齐位置（如，例如在图1C中示出的那样）可以达到来达到。例如，断裂装置110可以相对于半导体衬底102沿着如由箭头112指示的方向移动。由此，在图1B中可以被示出为与至少一个分离区段108平行布置但是从至少一个分离区段108的垂直投影横向（例如水平）移位的断裂边缘110B可以被水平地转移到至少一个对齐位置，其中断裂边缘110B被至少部分地布置在分离区段108的垂直投影内部。
在各种实施例中，在至少一个对齐位置中，半导体衬底102的第一区段1021可以被布置在断裂装置110的第一表面110S1之上，并且半导体衬底102的第二区段1022可以被布置在断裂装置110的第二表面110S2之上。
如在图1C中所示出的那样，方法可以包含迫使半导体衬底102在断裂边缘110B之上关于第二区段1022弯曲第一区段1021直到膜104在断裂边缘110B与至少一个分离区段108之间分离。
当半导体衬底102和断裂装置110可以在至少一个对齐位置中时，力可以例如在由在图1C中的箭头116、118所指示的方向中被施加用于迫使（例如拉、例如抽吸或者推）半导体衬底102的第一区段1021朝着断裂装置110的第一表面110S1，并且用于迫使（例如拉、例如抽吸或者推）半导体衬底102的第二区段1022朝着断裂装置110的第二表面110S2。由此，可以迫使半导体衬底102在断裂边缘110B之上弯曲。例如分离区段108的属性（例如深度108D和/或形状）、力的量、断裂装置110的（例如断裂边缘110B的）几何形状、膜104的材料、膜104的厚度104T以及可选的膜104的温度的各种参数中的一个或多个可以在各种实施例中被调整使得膜104断裂。这些各种参数可以被调整使得膜104可以在至少一个分离区段108与断裂边缘110B之间断裂，但是可以不在例如临近至少一个分离区段108横向定位的膜和/或半导体衬底102的区段中断裂，例如不在第一区段1021中或在第二区段1022中断裂。
如以上描述的那样，膜104至少在迫使半导体衬底102在断裂边缘110B之上关于第二区段1022弯曲第一区段1021直到膜104在断裂边缘110B与至少一个分离区段108之间分离期间可以是刚性的。
换言之，膜104可以是刚性的，例如足够脆以如以上描述的那样当施加力时在断裂边缘110B与分离区段108之间的区段中断裂。
在各种实施例中，膜104可以在膜的第一表面104S1与第二表面104S2之间分离。换言之，当迫使膜104在断裂边缘110B之上弯曲时，膜104可以在断裂边缘110B与至少一个分离区段108之间完全分离。
在各种实施例中，半导体衬底102的第一部分1021和第二部分1022的分开移动可以被层106防止，半导体衬底102可以被固定到所述层106。
迫使半导体衬底102关于第二区段1022弯曲第一区段1021可以包含施加力116、118（例如，真空抽吸力）到半导体衬底102。真空抽吸力可以被提供在断裂边缘110B处以朝着断裂装置110的第一表面110S1抽吸半导体衬底102的第一区段1021和朝着断裂装置110的第二表面110S2抽吸半导体衬底102的第二区段1022。（此处未示出，但是在图3D示出的）沟道436、438可以被形成在被配置为提供真空抽吸力的断裂装置110中。
图2A至2D作为横截面视图示出根据各种实施例的处理半导体衬底102的方法的各种阶段和/或过程。
在图2A至图2D中示出的过程、材料、属性、参数等通常可以与以上描述的那些相似或等同，并且它们的描述可以被省略。
在各种实施例中，在图2A至2D中示出的方法可以与在图1A至图1C中示出的实施例不同在于至少一个分离区段108被形成在半导体衬底102之内，即部分修改而不是部分移除半导体衬底102。在至少一个分离区段108中，半导体衬底102的半导体材料例如可以通过激光以这样的方式处理，以致结构强度，换言之弹性，例如断裂强度和/或拉伸强度可以被减少。换言之，半导体衬底102在至少一个分离区段108中可以被弱化。换言之，在半导体衬底102中形成至少一个分离区段108可以包含在至少一个分离区段108中弱化半导体衬底102。
激光可以用于在至少一个分离区段108中弱化半导体衬底102。激光可以用于在至少一个分离区段108中修改半导体衬底102。激光可以用于在至少一个分离区段中的所谓的激光隐形切割过程。
在各种实施例中，弱化的至少一个分离区段108可以从半导体衬底102的第一表面102S1延伸到第二表面102S2。
在各种实施例中，在迫使半导体衬底102在断裂边缘110B之上关于半导体衬底102的第二区段1022弯曲半导体衬底102的第一区段1021直到膜104在断裂边缘110B与至少一个分离区段108之间分离期间，半导体衬底102可以在至少一个分离区段108处分离。换言之，在迫使半导体衬底102在断裂边缘110B之上关于第二区段1022弯曲第一区段1021直到膜104在断裂边缘110B与至少一个分离区段108之间分离之前半导体衬底102不被分离（或者仅仅部分被分离）的示例性情况下，半导体衬底102在至少一个分离区段108处（例如在至少一个分离区段中和/或在至少一个分离区段108与第一表面102S1之间）的分离可以在与膜104在断裂边缘110B与至少一个分离区段108之间分离的相同的过程期间发生。
在图2A和图2B中示出的实施例中，在半导体衬底102中形成至少一个分离区段108之后，膜104（和层106）可以被形成在半导体衬底102之上。
在形成至少一个分离区段108之前，膜104（以及可选地，层106）例如可以通过在分离区段108中修改半导体衬底102而被形成在半导体衬底102之上。
图3A至图3E作为透视示意视图3A至图3C以及横截面示意视图3D和图3E示出根据各种实施例的处理半导体衬底102的方法的各种阶段和/或过程。
在图3A至图3E中示出的过程、材料、属性、参数等通常可以与以上描述的那些相似或等同，并且它们的描述可以被省略。
在各种实施例中，如在图3A的面板324中示出的那样，在半导体衬底102中在半导体衬底102的第一区段1021与第二区段1022之间形成至少一个分离区段108可以包含在半导体衬底102中形成多个分离区段108。
在各种实施例中，半导体衬底102可以是或包含晶片。
在各种实施例中，可以通过例如使用锯切刀片来锯切而形成多个分离区段108。替选地，可以通过例如如以上描述的那样用激光照射或刻蚀来形成多个分离区段108。
如在图3A的面板324中示出的那样，可以从由半导体衬底102的第二表面102S2来形成多个分离区段108。
如在图3A的面板324中示出的那样，多个分离区段108可以例如具有可以比半导体衬底102的初始厚度小的厚度108D。然后，如在图3A的面板326和328中示出的那样，暂时的层334可以被附着到半导体衬底102的第二表面102S2，例如被固定在半导体衬底102的第二表面102S2上。暂时的层334例如可以被配置用于从与第二表面102S2相对的第一表面102S1研磨半导体衬底102。暂时的层334例如可以是所谓的研磨层，例如如本领域中已知的研磨层。第一表面102S1例如可以使用研磨工具336来研磨。半导体衬底102可以被研磨直到厚度102T被达到。厚度102T可以与多个分离区段108的深度108D一样大，例如，如在图3A的面板328中示出的那样。在那种情况下，在研磨之后半导体衬底102可以被分成个别的部分。替选地，厚度102T可以不同于深度108D，例如更小（在那种情况下，半导体衬底102的研磨可以在半导体衬底102在多个分离区段108处的分离被达到之后继续）或更大（在那种情况下，半导体衬底102的部分可以保留在半导体衬底102的第一表面102S1与多个分离区段108之间）。
替选地，多个分离区段108例如可以具有可以比半导体衬底102的厚度102T小的厚度108D。换言之，多个分离区段108可以仅仅部分延伸通过半导体衬底102，或者多个分离区段108可以完全延伸通过半导体衬底102，换言之，多个分离区段108的深度108D可以等于半导体衬底102的厚度102T。
可以由锯切和/或由研磨导致的表面和/或次表面损害可以例如使用所谓的应力释放过程被减少或移除。损害的减少或移除可以包含使用多研磨研磨轮（polygrindgrindingwheel）的干法抛光和/或干法刻蚀过程，其中使用干法刻蚀过程不仅可以减少或移除在抛光的表面（例如在半导体衬底102的第一表面102S1（背表面））上的损害而且可以移除或减少可以由机械锯切过程所导致的对侧壁（例如分离区段108的侧壁）的损害。
多个分离区段108可以包含基本上平行的分离区段108的第一多个108P1。多个分离区段108可以包含基本上平行的分离区段108的第二多个108P2，并且基本上平行的分离区段108的第二多个108P2可以与基本上平行的分离区段108的第一多个108P1基本上正交。换言之，在各种实施例中，在半导体衬底102中形成至少一个分离区段108可以包含形成基本上平行的分离区段108的第一多个108P1和基本上平行的分离区段108的第二多个108P2，其中基本上平行的分离区段108的第二多个108P2可以与基本上平行的分离区段108的第一多个108P1基本上正交。
在基本上平行的分离区段108之间的距离可以与半导体芯片的横向大小对应。它可以例如在从大约100μm至大约2cm，例如从大约1mm至大约5mm的范围内。基本上平行的分离区段108的第一多个108P1和第二多个108P2可以将半导体衬底102（例如，晶片）分离成多个半导体芯片。
如在图3B中示出的那样，膜104，例如管芯附着膜，例如电传导的管芯附着膜，可以被附着到半导体衬底102，例如被附着到半导体衬底102的第一表面102S1。膜104例如可以在半导体衬底102之上（例如在半导体衬底102上）被层压。
多个有源区段（未示出）可以从第一表面102S1延伸到半导体衬底102中。因此，半导体衬底102的第二表面102S2可以被研磨，和/或可以例如永久地保留在半导体衬底102上的膜104可以被形成在半导体衬底102的第二表面102S2之上。
在各种实施例中，膜104可以是可以被布置在半导体衬底102的第二表面102S2上，例如被固定到半导体衬底102的第二表面102S2，的预成形的膜。粘合剂，例如胶水，可以被用于将膜104附着到半导体衬底102。替选地，其他已知的方法，例如将膜104沉积在半导体衬底102的第二表面102S2上，可以被用于将膜104布置在半导体衬底102之上。
在各种实施例中，如在图3C的面板338中示出的那样，层106可以被布置在半导体衬底102的第二表面102S2之上，例如在可以被布置在半导体衬底102之上的膜104之上。
层106可以是可以被布置在膜104上，例如被固定到膜104，的预成形的层，例如扩展带。粘合剂，例如胶水，可以被用于将层106附着到膜104。替选地，其他适合的方法可以被用于将层106布置在膜104之上。
在图3C的面板340中，半导体衬底102可以关于在图3C的面板338中示出的定向回转。因此，在面板340中，层106可以被布置在半导体衬底102下面。暂时的层334可以呈现于半导体衬底102的顶部上。方法可以包含从半导体衬底102移除（例如剥落）暂时的层334。替选地，其他适合的方法可以被用于从半导体衬底102移除暂时的层。
如在图3D中示出的那样，方法可以包含将半导体衬底102布置在断裂装置110上。将半导体衬底102布置在断裂装置110上可以包含在膜104面向断裂装置110的情况下，例如在层106接触断裂装置110的情况下将半导体衬底102布置在断裂装置110上。在图3D中，半导体衬底102和形成在其上的膜104可以被示出为整体的元件，其可以被称为半导体衬底102、104，其中当需要时特定参考膜。
断裂装置110可以包含断裂边缘110B。断裂装置110可以进一步包含第一表面110S1和第二表面110S2。断裂边缘110B可以被布置在断裂装置110的第一表面110S1与第二表面110S2之间。断裂边缘110B例如可以是第一表面110S1和第二表面110S2的共同的边缘。如在图3D中示出的那样，断裂装置110的第二表面110S2可以基本上是平的。换言之，第二表面110S2可以被布置成平面。第一表面110S1可以从第二表面110S2的平面凹进。例如，如在图3D中示出的那样，第一表面110S1可以远离第二表面110S2（例如远离断裂边缘110B）倾斜。
方法可以包含将半导体衬底102布置在断裂装置110之上在其中至少一个分离区段108与断裂边缘110B对齐的至少一个对齐位置中，例如如以上描述的那样。至少一个对齐位置可以包含多个对齐位置。对齐位置的数量例如可以等于分离区段108的数量。
在图3D中，（例如第一）多个分离区段108中的每个分离区段108可以延伸到纸的平面中并且离开纸的平面。断裂边缘110B还可以延伸到纸的平面中并且离开纸的平面。（例如第一）多个分离区段108中的（可以由三角形的箭头434所指向的）一个分离区段108A可以被示出在多个对齐位置中的一个对齐位置中。示出在断裂装置110的第一表面110S1上方的（例如第一）多个分离区段108中的分离区段108可以已经在多个对齐位置中的对齐位置中，然而示出在断裂装置110的第二表面110S2上方的（例如第一）多个分离区段108中的分离区段108可以仍未在多个对齐位置中的对齐位置中。例如通过相对于彼此移动断裂装置110和半导体衬底102（带有膜104），例如通过沿着由箭头112所指示的方向移动断裂装置同时半导体衬底102可以保留在它的位置中，（例如第一）多个分离区段108中的每个分离区段108可以随后被布置在多个对齐位置中的一个对齐位置中。替选地，半导体衬底102可以被移动，或半导体衬底102和断裂装置110两者可以被移动。由箭头112所指示的方向可以基本上与在其中（例如第一）多个分离区段108中的分离区段108中的每个延伸的方向正交，并且与半导体衬底102基本上平行，例如与半导体衬底102的第一表面102S1和/或与第二表面102S2基本上平行。通过沿着箭头112的方向移动断裂装置110（以及与它一起的断裂边缘110D），可以顺序地达到（例如第一）多个对齐位置中的每个对齐位置。在各种实施例中,相对于半导体衬底102沿着至少一个横向方向112移动断裂装置110可以顺序地将多个分离区段108中的每个分离区段108与断裂边缘110B对齐。
在包含分离区段108的第一多个108P1和分离区段108的第二多个108P2的多个分离区段108的各种实施例中，半导体衬底102可以首先被顺序地布置在与分离区段108的第一多个108P1对应的对齐位置中的每个中。在那种情况下，箭头112的方向可以与第一方向1121对应，例如如在图4B中指示的那样，图4B示出断裂装置110被沿着方向1121横跨（带有布置在其上的膜104的）半导体衬底102移动的示例。
在各种实施例中，此后，半导体衬底104和断裂装置110可以相对于彼此转动。例如，断裂装置110可以被转动，半导体衬底102可以被转动，或者两者可以被转动。每个转动可以分别基本上在半导体衬底102的和/或断裂装置102的平面之内完成。转动的方向可以与在其中分离区段108的第一多个108P1可以延伸的方向与在其中分离区段108的第二多个108P2可以延伸的方向之间的角度对应。半导体衬底102和断裂装置110可以相对于彼此被转动到在其中断裂边缘110D可以与分离区段108的第二多个108P2基本上平行的位置。
此后，在各种实施例中，断裂装置110（包含断裂边缘110D）可以相对于半导体衬底102沿着可以与第二方向1122对应的箭头112的方向被移动。半导体衬底102可以然后被顺序地布置在与分离区段108的第二多个108P2对应的对齐位置中的每个中。
换言之，使半导体衬底102和断裂装置110相对于彼此移动可以包含相对于半导体衬底102沿着至少一个横向方向（也被称为通道1）移动断裂装置110。相对于半导体衬底102沿着至少一个横向方向112移动断裂装置110可以包含相对于半导体衬底102沿着第一横向方向1121移动断裂装置110，然后相对于半导体衬底102沿着第二横向方向1122（也被称为通道2）移动断裂装置110。
在各种实施例中，在其中分离区段108的第一多个108P1可以延伸的方向与在其中分离区段108的第二多个108P2可以延伸的方向之间的角度可以是大约90°，如例如在图3A至图3B中示出的那样。第一横向方向1121可以因此与第二横向方向1122基本上正交。替选地，角度可以是不同的，例如大约45°。
断裂装置110相对于半导体衬底102的移动可以被称为扫描，并且移动方向可以被称为扫描方向。
方法可以包含当半导体衬底102在多个对齐位置的一个对齐位置中时迫使半导体衬底102在断裂边缘110B之上相对于半导体衬底102的第二区段1022弯曲半导体衬底102的第一区段1021直到膜104在断裂边缘110B与至少一个分离区段108之间分离，其中多个分离区段108中的每个分离区段108可以具有临近的第一区段1021和临近的第二区段1022。
在图3D中示出的各种实施例中，可以存在于布置在断裂装置110的第二表面110S2上方的半导体衬底102的部分中的多个分离区段108可以不被示出以便更好示意地展示膜104在断裂边缘110B之上的分离，其可以由在（可以具有被附着到其的膜104的）半导体衬底102的个别分离的部分之间的空间来指示。然而，在（例如第一）多个分离区段108中，半导体衬底102的半导体材料可以被移除，例如，如以上描述的那样。替选地，如以上描述的那样，（例如第一）多个分离区段108可以包含被修改但是不被移除的半导体材料。在（带有布置在其上的膜104的）半导体衬底102的个别的部分之间的距离可以在断裂边缘之前和在断裂边缘之后基本上保持相同。替选地，距离例如可以增加。
在各种实施例中，在针对多个对齐位置中的每个对齐位置迫使半导体衬底102在断裂边缘110B之上关于第二区段1022弯曲第一区段1021直到膜104在断裂边缘110B与多个分离区段108的分别对齐的分离区段108之间分离期间，半导体衬底102可以在至少一个分离区段108处分离，例如在分别对齐的分离区段108中和/或在分别对齐的分离区段108与第一表面102S1之间分离，例如，如以上描述的那样。
在各种实施例中，层106在膜104在多个分离区段108的每个分离区段与断裂边缘110B之间断裂之后可以保持完好。通过分离半导体衬底102得到的半导体衬底102的多个个别的部分可以保持附着到层106。在各种实施例中，层106可以保持半导体衬底102的多个个别的部分在它们初始相对的位置和定向中。层106例如可以防止半导体衬底102的多个个别的部分在被彼此分离之后翻转和弄乱。
层106在分离半导体衬底102的过程期间可以被扩展（例如，如以上和以下描述的那样）。虽然施加到层106的扩展力可以导致在断裂装置的第一表面110S1上方的半导体衬底102的个别的部分之间的增加的距离，但是扩展力可能不足够强以在分离区段108与断裂装置110的第二表面110S2之间分离膜104。
如在图3D中示出的那样，多个通道436、438可以被形成在断裂装置110中。通过多个通道436、438，（例如沿着方向116、118的）真空抽吸力可以被提供到断裂装置110的断裂边缘110B、第一表面110S1和/或第二表面110S2。如以上描述的那样，真空抽吸力可以被提供在断裂边缘110B处以针对带有它们对应的分别的第一区段1021和第二区段1022的多个分离区段108中的每个，朝着断裂装置110的第一表面110S1抽吸半导体衬底102的第一区段1021和朝着断裂装置110的第二表面110S2抽吸半导体衬底102的第二区段1022。
在各种实施例中，在半导体衬底102和断裂装置110相对于彼此可以移动的同时，真空抽吸力116、118可以基本上不变地被提供。替选地，当半导体衬底102不在多个对齐位置之一中时，真空抽吸力116、118可以更弱或没有。如在本领域中用于以激光隐形切割断裂晶片的断裂装置（例如，如在图4E中示出的）可以用作断裂装置110，例如提供真空抽吸力116、118的断裂装置。
在各种实施例中，可以不同地提供用于在断裂边缘110B之上弯曲半导体衬底102直到它断裂的力，例如机械力可以被使用。
在各种实施例中，如在图3E中示出的那样，可以增加在半导体衬底102（带有附着到半导体衬底102的部分中的每个的膜104的部分）的分离的部分之间的距离。在层106是弹性的情况下，层106例如可以例如沿着由箭头446指示的方向被扩展用于增加在半导体衬底102的分离的部分之间的距离。在各种实施例中，例如在半导体衬底102例如被分离成两个例如正交的方向的情况下，层106的扩展可以进一步沿着与由箭头446所指示的方向正交（在层106的平面之内）的方向来完成。为了扩展层106，层106可以被固定在夹持装置440B、440T、442中。例如，层106可以被夹在如在图4A（图4A可以示出层106和带有以固定的但未被扩展的配置布置在其上的分离的膜104的分离的半导体装置102）中示出的夹持装置440B、440T、442中。通过沿着方向444来移动如在图3E中示出的扩展器元件443，例如压住层106并且与它的横向方向正交地移动层106同时保持层106的边缘固定在夹持装置440B、440T、442中，可以例如沿着方向446来扩展层106。如在本领域中已知的那样可以完成层106的扩展。替选地，可以省略扩展。
如在图4D中示出的那样，在扩展之后，层106（其中半导体衬底102带有布置在其上的膜104）可以被安装在框架550上。替选地，框架550可以被安装在层106上，例如如在图4D中示出的那样。由此，可以防止层106的再收缩，并且半导体衬底102的个别的部分（例如个别的芯片（管芯））可以被夹持在带有在它们间的被扩大的距离的位置中。
关于以上描述的断裂装置110以及分离和扩展过程，可以调整各种参数。例如扩展速度（换言之，可以用其来扩展层106的速度）和/或扩展量（换言之，可以用其来扩展层106的因子）可以被调整；在断裂装置110可以被移除之后或者替选地在断裂装置110可以仍然与半导体衬底102（或者膜104分别地）接触的同时，可以完成层106的扩展。此外，断裂装置110的（例如断裂棒（breakingbar）的）速度（换言之，断裂装置110可以用其来移动的速率）可以被调整。断裂装置110可以沿着其移动的（一个或多个）方向112可以被调整，例如被调整为可以由半导体衬底102的多个分离区段108来设置的要求。例如，断裂装置110可以沿着一个、两个或三个方向，例如，0°、90°和/或45°，来移动，并且在多于一个方向被扫描的情况下，可以选择方向的顺序，例如首先沿着0°方向、此后沿着45°方向扫描，或者首先沿着90°方向、然后在0°处扫描等。断裂装置110，例如断裂棒，可以与以上描述的真空力一起使用。替选地，断裂装置110，例如断裂棒，可以在没有真空力的情况下使用。相反，半导体衬底102例如可以通过施加机械力而被不同地迫使以在断裂边缘110B之上弯曲。此外，可以调整框架安装参数，例如框架550的直径。
图5示出根据各种实施例的处理半导体衬底的方法500的示意图。
在各种实施例中，方法可以包含在半导体衬底的第一侧之上形成膜（在510中）。方法可以进一步包含：在半导体衬底中在半导体衬底的第一区段与第二区段之间形成至少一个分离区段（在520中）；将半导体衬底布置在断裂装置上，其中断裂装置包括断裂边缘，并且其中半导体衬底被布置成膜面向断裂装置并且位于其中至少一个分离区段与断裂边缘对齐的至少一个对齐位置中（在530中）；以及迫使半导体衬底在断裂边缘之上关于第二区段弯曲第一区段直到膜在断裂边缘与至少一个分离区段之间分离（在540中）。
图6示出根据各种实施例的处理半导体衬底的方法的示意图600。
方法可以包含：所谓的研磨前切割过程（在610中），其可以在半导体衬底上完成，例如如在图3A中示出的那样。方法可以进一步包含：在半导体衬底之上层压膜，例如管芯附着膜，例如传导的管芯附着膜（在620中），例如如在图3B中示出的那样；将半导体衬底安装在扩展带上，其中半导体衬底可以被安装在膜上，其中膜面向扩展带（其可以被称为面朝上的定向）（在630中），例如如在图3C中示出的那样。方法可以进一步包含例如使用断裂装置来断裂管芯附着膜（在640中），例如如以上例如在图3D的上下文中描述的那样。方法可以进一步包含对扩展带进行扩展（在650中），例如如在图3E中示出的那样，由此增加在分离的半导体衬底的个别部分（其中管芯附着膜附着到个别部分中的每个）之间的距离。
图7示出根据各种实施例的处理半导体衬底的方法的方面的示意图700。
方法可以包含夹紧晶片（在710中），例如将晶片夹紧到夹持装置，例如将晶片固定到夹持装置，例如如在图4A中示出的那样。方法可以进一步包含沿着也被称为通道1的第一方向相对于晶片移动断裂装置（例如断裂棒）（在720中），例如如在图4B中示出的那样。方法可以进一步包含相对于晶片沿着也被称为通道2的第二方向移动断裂装置（例如断裂棒）（在730中），例如如在图4C中示出的那样。由此，晶片可以被分离成管芯。方法可以可选地包含扩展分离的管芯，换言之，增加在分离的管芯之间的距离（在740中），例如如在图3E中示出的那样。方法可以可选地包含安装框架，例如直径从大约8”至大约12”的框架（在750中），例如如在图4D中示出的那样。
图8示出根据各种实施例的半导体芯片990的横截面视图。
在各种实施例中，可以提供半导体芯片990。可以使用以上描述的处理半导体衬底的任何方法来形成半导体芯片990，并且在那描述的方法、参数、材料等可以应用到半导体芯片990。
在各种实施例中，半导体芯片990可以包含形成在半导体衬底102的一个表面之上的膜104，其中可以通过断裂膜104来形成膜104的侧表面992。
所述表面可以是半导体衬底102的第一表面102S1。半导体衬底102可以包含与第一表面102S1相对的第二表面102S2。半导体芯片990可以包含从第二表面102S2延伸到半导体衬底102中的至少一个有源区段。
在各种实施例中，膜104可以是管芯附着膜。
在各种实施例中，可以提供处理半导体衬底的方法。方法可以包含在半导体衬底的第一侧之上形成膜，在半导体衬底中在半导体衬底的第一区段与第二区段之间形成至少一个分离区段，将半导体衬底布置在断裂装置上。断裂装置包含断裂边缘，并且其中半导体衬底被布置成膜面向断裂装置并且位于其中至少一个分离区段与断裂边缘对齐的至少一个对齐位置中，并且迫使半导体衬底在断裂边缘之上关于第二区段弯曲第一区段直到膜在断裂边缘与至少一个分离区段之间分离。
在各种实施例中，膜可以至少在迫使半导体衬底在断裂边缘之上关于第二区段弯曲第一区段直到膜在断裂边缘与至少一个分离区段之间分离期间是刚性的。膜可以是管芯附着膜。迫使半导体衬底关于第二区段弯曲第一区段可以包含施加真空抽吸力到半导体衬底。断裂装置可以进一步包含在断裂边缘处联接的第一表面和第二表面，并且真空抽吸力可以被提供在断裂边缘处以朝着第一表面抽吸第一区段和朝着第二表面抽吸第二区段。第一表面可以从第二表面的平面凹进。半导体衬底可以是晶片。
将半导体衬底布置在断裂装置上在至少一个对齐位置中可以包含将半导体衬底放置在断裂装置上并且将半导体衬底和断裂装置相对于彼此移动到所述至少一个对齐位置。将半导体衬底和断裂装置相对于彼此移动可以包含相对于半导体衬底沿着至少一个横向方向移动断裂装置。相对于半导体衬底沿着至少一个横向方向移动断裂装置可以包含相对于半导体衬底沿着第一横向方向移动断裂装置，然后相对于半导体衬底沿着第二横向方向移动断裂装置。第一横向方向可以与第二横向方向基本上正交。
至少一个分离区段可以包含多个分离区段。多个分离区段可以包含基本上平行的分离区段的第一多个。多个分离区段可以包含基本上平行的分离区段的第二多个，并且基本上平行的分离区段的第二多个可以与基本上平行的分离区段的第一多个基本上正交。相对于半导体衬底沿着至少一个横向方向移动断裂装置可以顺序地将多个分离区段中的每个分离区段与断裂边缘对齐。
在半导体衬底中形成至少一个分离区段可以包含在半导体衬底中形成至少一个沟槽。在半导体衬底中形成至少一个分离区段可以包含弱化在至少一个分离区段中的半导体衬底。在迫使半导体衬底在断裂边缘之上关于第二区段弯曲第一区段直到膜在断裂边缘与至少一个分离区段之间分离期间，半导体衬底可以在至少一个分离区段处分离。
在各种实施例中，可以提供半导体芯片。半导体芯片可以包含形成在半导体衬底的一个表面之上的膜，其中可以通过断裂膜来形成膜的侧表面。
在各种实施例中，膜可以是管芯附着膜。
虽然参考特定的实施例特别示出了和描述了本发明，但是本领域的技术人员应该理解的是，在不脱离如由所附的权利要求所限定的本发明的精神和范围的情况下可以在其中进行形式和细节中的各种改变。本发明的范围因此由所附权利要求所指示，并且因此旨在涵盖落在权利要求的等同物的意义和范围之内的所有改变。

Claims (20)

1.一种处理半导体衬底的方法，所述方法包括：
在半导体衬底的第一侧之上形成膜；
在半导体衬底中在半导体衬底的第一区段与第二区段之间形成至少一个分离区段；
将半导体衬底布置在断裂装置上，其中断裂装置包括断裂边缘，并且其中半导体衬底被布置成所述膜面向断裂装置并且位于其中至少一个分离区段与断裂边缘对齐的至少一个对齐位置中；以及
迫使半导体衬底在断裂边缘之上关于第二区段使第一区段弯曲，直到所述膜在断裂边缘与至少一个分离区段之间分离。
2.根据权利要求1所述的方法，
其中，所述膜至少在迫使半导体衬底在断裂边缘之上关于第二区段使第一区段弯曲直到所述膜在断裂边缘与至少一个分离区段之间分离期间是刚性的。
3.根据权利要求1或2所述的方法，
其中所述膜是管芯附着膜。
4.根据权利要求1至3中任一项所述的方法，
其中迫使半导体衬底关于第二区段使第一区段弯曲包括施加真空抽吸力到半导体衬底。
5.根据权利要求4所述的方法，
其中断裂装置进一步包括在断裂边缘处联接的第一表面和第二表面，并且
其中真空抽吸力被提供在断裂边缘处以朝着第一表面抽吸第一区段和朝着第二表面抽吸第二区段。
6.根据权利要求5所述的方法，
其中第一表面从第二表面的平面凹进。
7.根据权利要求1至6中任一项所述的方法，
其中半导体衬底是晶片。
8.根据权利要求1至7中任一项所述的方法，
其中将半导体衬底布置在断裂装置上在至少一个对齐位置中包括将半导体衬底放置在断裂装置上并且将半导体衬底和断裂装置相对于彼此移动到至少一个对齐位置。
9.根据权利要求8所述的方法，
其中将半导体衬底和断裂装置相对于彼此移动包括相对于半导体衬底沿着至少一个横向方向移动断裂装置。
10.根据权利要求9所述的方法，
其中相对于半导体衬底沿着至少一个横向方向移动断裂装置包括：
相对于半导体衬底沿着第一横向方向移动断裂装置；以及
然后相对于半导体衬底沿着第二横向方向移动断裂装置。
11.根据权利要求10所述的方法，
其中第一横向方向与第二横向方向基本上正交。
12.根据权利要求1至11中任一项所述的方法，
其中至少一个分离区段包括多个分离区段。
13.根据权利要求12所述的方法，
其中多个分离区段包括基本上平行的分离区段的第一多个。
14.根据权利要求13所述的方法，
其中多个分离区段包括基本上平行的分离区段的第二多个，并且其中基本上平行的分离区段的第二多个与基本上平行的分离区段的第一多个基本上正交。
15.根据权利要求9和12所述的方法，
其中相对于半导体衬底沿着至少一个横向方向移动断裂装置顺序地将多个分离区段中的每个分离区段与断裂边缘对齐。
16.根据权利要求1至15中任一项所述的方法，
其中在半导体衬底中形成至少一个分离区段包括在半导体衬底中形成至少一个沟槽。
17.根据权利要求1至16中任一项所述的方法，
其中在半导体衬底中形成至少一个分离区段包括弱化在至少一个分离区段中的半导体衬底。
18.根据权利要求17所述的方法，
其中在迫使半导体衬底在断裂边缘之上关于第二区段使第一区段弯曲直到所述膜在断裂边缘与至少一个分离区段之间分离期间，半导体衬底在至少一个分离区段处分离。
19.一种半导体芯片，包括
形成在半导体衬底的一个表面之上的膜；
其中通过断裂所述膜来形成所述膜的侧表面。
20.根据权利要求19所述的半导体芯片，
其中所述膜是管芯附着膜。
CN201610039474.6A 2015-01-21 2016-01-21 处理半导体衬底的方法和半导体芯片 Active CN105810634B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015100827.0 2015-01-21
DE102015100827.0A DE102015100827A1 (de) 2015-01-21 2015-01-21 Verfahren zum Bearbeiten eines Halbleitersubstrats und Halbleiterchips

Publications (2)

Publication Number Publication Date
CN105810634A true CN105810634A (zh) 2016-07-27
CN105810634B CN105810634B (zh) 2020-01-21

Family

ID=56293626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610039474.6A Active CN105810634B (zh) 2015-01-21 2016-01-21 处理半导体衬底的方法和半导体芯片

Country Status (3)

Country Link
US (1) US9831127B2 (zh)
CN (1) CN105810634B (zh)
DE (1) DE102015100827A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182063A (ja) * 2017-04-13 2018-11-15 株式会社ディスコ エキスパンドシート及びエキスパンド方法
CN113353669A (zh) * 2021-06-25 2021-09-07 佛山缔乐视觉科技有限公司 一种储料器、上料机构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075172A1 (en) * 2002-09-27 2004-04-22 Michael Bauer Electronic module with a semiconductor chip which has flexible chip contacts, and method for producing the electronic module
CN101261934A (zh) * 2007-03-09 2008-09-10 株式会社迪思科 器件制造方法
CN101297394A (zh) * 2005-11-10 2008-10-29 株式会社瑞萨科技 半导体器件的制造方法以及半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
KR100675001B1 (ko) * 2006-01-04 2007-01-29 삼성전자주식회사 웨이퍼 다이싱 방법 및 그 방법을 이용하여 제조된 다이
US8119501B2 (en) * 2007-05-17 2012-02-21 Agere Systems Inc. Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity
JP5353703B2 (ja) * 2007-10-09 2013-11-27 日立化成株式会社 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP2009123835A (ja) 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP5203744B2 (ja) 2008-02-21 2013-06-05 株式会社ディスコ ウエーハの裏面に装着された接着フィルムの破断方法
JP2009272421A (ja) 2008-05-07 2009-11-19 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010027857A (ja) 2008-07-18 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP5645593B2 (ja) 2010-10-21 2014-12-24 株式会社ディスコ ウエーハの分割方法
JP5667942B2 (ja) 2011-01-21 2015-02-12 株式会社東芝 半導体装置の製造方法
JP2012195388A (ja) 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8906782B2 (en) 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
JP6004705B2 (ja) 2012-04-02 2016-10-12 株式会社ディスコ 接着フィルム付きチップの形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075172A1 (en) * 2002-09-27 2004-04-22 Michael Bauer Electronic module with a semiconductor chip which has flexible chip contacts, and method for producing the electronic module
CN101297394A (zh) * 2005-11-10 2008-10-29 株式会社瑞萨科技 半导体器件的制造方法以及半导体器件
CN101261934A (zh) * 2007-03-09 2008-09-10 株式会社迪思科 器件制造方法

Also Published As

Publication number Publication date
US9831127B2 (en) 2017-11-28
DE102015100827A1 (de) 2016-07-21
US20160211179A1 (en) 2016-07-21
CN105810634B (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
US6162703A (en) Packaging die preparation
US8450188B1 (en) Method of removing back metal from an etched semiconductor scribe street
JP2010062375A (ja) ウエーハの加工方法
US8993413B2 (en) Method of manufacturing semiconductor device
KR20150130225A (ko) 웨이퍼 가공 방법
CN105529302A (zh) 晶片的加工方法
CN105261560A (zh) 晶片的加工方法
CN106997866A (zh) 晶片的加工方法
CN105990208A (zh) 层叠器件的制造方法
CN106711091B (zh) 一种mems晶圆切割方法及mems芯片制作方法
TW200939330A (en) Method for disconnecting adhesive bonding film with backmounted wafer and adhesive bonding film
US10049934B2 (en) Wafer processing method
CN109417045A (zh) 调准夹具、调准方法及转移粘接方法
CN105810634A (zh) 处理半导体衬底的方法和半导体芯片
JP6009240B2 (ja) ウェーハの加工方法
CN103715117B (zh) 半导体装置的制造装置以及半导体装置的制造方法
JP6298699B2 (ja) ウェーハの加工方法
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
JP6233936B2 (ja) ウェハをダイに分割する方法
US9105465B2 (en) Wafer edge conditioning for thinned wafers
US10103055B2 (en) Expansion sheet, expansion sheet manufacturing method, and expansion sheet expanding method
US9824912B2 (en) Method of transforming an electronic device
US7022587B2 (en) Method for producing chips from wafers of low thickness
JP6611130B2 (ja) エキスパンドシート
JP6537414B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant