CN105807556A - 版图的修正方法 - Google Patents

Abstract

本发明提供一种版图的修正方法，以及测试版图的修正方法，并进一步的根据所述测试版图的修正方法，还提供一种缩减SRAM版图尺寸的方法，主要包括通过对条状结构中的端部进行内缩处理，从而达到在缩减条状结构间距后，仍能保持原有的工艺窗口的目的。其中，所述测试版图为缩减SRAM版图尺寸的方法的依据，即本发明通过将测试版图中的结构尺寸进行变化和组合，找到合适的工艺尺寸，以达到尺寸缩小的目的，并将这一尺寸作为几何版图的设计规则，并将其应用于缩减SRAM版图尺寸的方法中。

Description

版图的修正方法

技术领域

本发明涉及半导体技术领域，特别涉及一种版图的修正方法。

背景技术

随着半导体技术的日益成熟，超大规模集成电路迅速发展，具有更好性能和更强功能的集成电路要求更大的原件密度，因此各个部件和元件之间，或各个元件自身的尺寸、大小和空间也需要进一步缩小。

例如，SRAM(StaticRandomAccessMemory)即静态随机存储器，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。相比而言，DRAM(DynamicRandomAccessMemory)则需每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此，SRAM具有较高的性能。然而，SRAM也有它的缺点，即SRAM的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积。

为得到体积更小的SRAM存储器，在SRAM单元中的晶体管的尺寸更小，设计更加紧凑，设计规则也更为严格。然而，随着规模的不断增加，虽然工艺尺寸将会逐年缩小，但是趋势已经放缓。

发明内容

本发明的目的在于提供一种版图的修正方法，以及一种测试版图的修正方法，并且可根据所述测试版图获得几何版图的设计规则，该设计规格可应用于实际生产的器件版图中，用以达到在现有工艺窗口的条件下，缩减器件版图的尺寸的目的。

本发明提供的一种版图的修正方法，包括：

S11，提供一待修正的版图，所述待修正的版图包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S12，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；

S13，执行光学邻近效应修正；

S14，输出修正后的版图。

可选的，于步骤S13之后，步骤S14之前还包括：

S131，执行条状结构的工艺窗口检查，并判断检查结果；若检查结果符合条状结构工艺规范的要求，则执行步骤S14；若检查结果不符合条状结构工艺规范的要求，则返回步骤S13。

可选的，条状结构的工艺窗口检查包括在最佳光刻条件和设定的焦深以及能量范围内，检查线段的边缘误差、图形断裂、图形桥接以及线段曝光后面积的允许范围中的至少一种。

可选的，将相邻的两个条状结构中两个端部的所有交错区域均内缩一预定尺寸。

可选的，将相邻的两个条状结构中两个端部的部分交错区域内缩一预定尺寸。

可选的，将相邻的两个条状结构中一个端部的所有交错区域均内缩一预定尺寸。

可选的，光学邻近效应图形修正包括对所述版图中的图形尺寸整体增加或减少某一设定值，或者根据图形的线宽和间距所属范围，按照设定的规则增加或减小图形尺寸。

同时，根据所述版图的修正方法，本发明还提供一种测试版图的修正方法，包括：

S21，提供一待修正的测试版图，所述测试版图中包含多组测试单元，所述测试单元包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S22，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；

S23，执行光刻规则检查，选取光刻工艺窗口最小的测试单元。

可选的，不同测试单元中的所述条状结构的间距不同，且至少部分测试单元中所述条状结构的间距小于设计规则的最小线间距。

可选的，不同测试单元中的所述条状结构的间距相同，且所述条状结构的间距小于设计规则的最小线间距。

可选的，不同测试单元中所述端部内缩的尺寸不同。

此外，在所述版图的修正方法的基础上，本发明还提供一种缩减SRAM版图尺寸的方法，包括：

S31，提供一SRAM版图，所述SRAM版图包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S32，将相邻的两个条状结构中至少一个端部内缩一预定尺寸，并缩减所述条状结构的间距；

S33，执行光学邻近效应修正；

S34，输出修正后的SRAM版图。

与现有技术相比，本发明提供的版图的修正方法中，通过对相互重叠的端部进行内缩修正，使相邻的两个端部的间距增大。如此，一方面可增加所述条状结构的工艺窗口；另一方面也可在保证现有的工艺窗口的条件下，缩小所述条状结构的间距。尤其的，即使在所述条状结构的间距小于设计规格的最小线间距的情况下，根据本发明中的版图的修正方法，仍能保持原有的工艺窗口。

同时，本发明还提供一种测试版图的修正方法，由于所述测试版图包含有多组测试单元，可通过对每组测试单元设置不同的特征尺寸，从而在对所述测试版图进行修正的时，可确认条状结构的制程能力及工艺窗口，进而找到合适的工艺尺寸。即本发明利用版图设计规则制定测试版图，通过将这类测试版图中的结构尺寸进行变化和组合，通过测试数据的分析，找到合适的工艺尺寸，以可以达到尺寸缩小的目的，并将这一尺寸作为几何版图的设计规则。

此外，根据版图的修正方法，本发明还提供的一种缩减SRAM版图尺寸的方法，通过对所述条状结构的端部进行内缩处理，从而可缩减所述条状结构间距，达到在原有的工艺窗口的条件下，缩减SRAM尺寸的目的。其中，可依据所述测试版图确认所述SRAM的缩减尺寸。

附图说明

图1为现有的一种SRAM单元的版图；

图2为现有技术中对SRAM进行修正后的版图；

图3为本发明实施例一的版图的修正方法的示意图；

图4-6为本发明实施例一的版图的修正方法中版图的结构示意图；

图7a-7c为举例性的示出了内缩端部的三种方式的示意图；

图8为本发明实施例一的测试版图的修正方法的步骤示意图；

图9-10为本发明实施例一的测试版图的修正方法中测试版图的结构示意图；

图11为本发明实施例二的测试版图的修正方法中测试版图的结构示意图；

图12为本发明实施例一的缩减SRAM版图尺寸的方法的示意图；

图13a为SRAM版图未进行端部内缩处理的模拟图形；

图13b为对SRAM版图进行端部内缩处理后的模拟图形。

具体实施方式

如背景技术所述，虽然可以通过缩小工艺尺寸的方式以缩减SRAM单元的尺寸，但是由于目前工艺的限制，这种方式已越来越不能满足缩减需求。

为此，本领域技术人员还通过对版图进行修正来实现器件尺寸的缩减。图1为一种SRAM单元的版图，如图1所示，所述SRAM单元包括两排交错排列的上拉(PU)晶体管11、下拉(PD)晶体管12和传输栅极(PG)13，其中所述PU晶体管11为直条状结构。由于两排所述PU晶体管11的端部111相互重叠，因此为保证工艺窗口，无法通过直接缩减PU晶体管11间距a来缩减SRAM单元的尺寸。

因此，对于图1所示的SRAM单元的版图，可通过对SRAM单元的版图进行修正，来实现缩小SRAM单元的尺寸的方法，图2为修正后的SRAM单元的版图，如图2所示，对所述重叠的端部111以相互背离的方向平移，从而可使所述两排PU晶体管的端部111间距增大到b，进而可在保持工艺窗口的条件下，通过减小PU晶体管11间距来缩减SRAM单元的尺寸。

但是，通过上述的SRAM版图的修正方法，虽然可以缩减SRAM单元的尺寸，但是在根据所述修正后的版图进行生产制造的过程中，同时也存在一些问题。如在所述端部111进行平移后，则存在拐角(虚线圆处)，在进行成膜过程中，于该拐角位置易产生薄膜空隙(GapFill)的沉积缺陷。为此，本申请的发明人提供了一种版图的修正方法，以避免如上所述的易在拐角处产生薄膜空隙的问题。

以下结合附图和具体实施例对本发明提出的一种版图的修正方法，以及一种测试版图的修正方法和缩减SRAM版图尺寸的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明提供一种版图的修正方法，根据所述版图的修正方法，从而在保证制程能力的基础上，甚至在不改变工艺窗口的情况下，可缩小版图的尺寸，进而可缩减所形成的器件的尺寸。

图3为本发明实施例一的版图的修正方法的示意图，如图3所示，所述版图的修正方法的步骤包括：

S11，提供一待修正的版图，所述待修正的版图包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S12，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；

S13，执行光学临近效应修正；

S14，输出修正后的版图。

本发明提供的版图的修正方法中，通过对相互重叠的端部进行内缩修正，使相邻的两个端部间距增大。如此，一方面可增加所述条状结构的工艺窗口；另一方面也可在保证现有的工艺窗口的条件下，缩小所述条状结构间距。尤其的，即使在所述条状结构间距小于设计规格的最小线间距的情况下，根据本发明中的版图的修正方法，仍能保持原有的工艺窗口。

图4-6为本发明实施例一的版图的修正方法中版图的结构示意图，以下参考图3并结合图4～6所示，对所述测试版图的修正方法进行详细说明。

首先，执行步骤S11：提供一待修正的版图。

参考图4所示，所述版图包括至少两个交错排列的条状结构21，沿所述条状结构21的宽度方向上相邻的条状结构21的端部211相互错开一部分。本实施例中，所述版图仅示出了三个交错排列的条状结构21，其中，相邻的两个所述条状结构21间距为a。

步骤S12，将所述端部211于相邻的单边内缩一预定尺寸，以增加相邻的两个端部间距。本实施例中，相邻的两个端部211于相邻的一侧，向自身反向内缩。

如图5所示，通过将相邻的两个条状结构中两个端部211的部分交错区域内缩一预定尺寸，使内缩后的相邻的两个端部间距由距离a增加到距离b，进而增加所述条状结构的工艺窗口。另一方面，当相互重叠的两个端部间距增加后，进一步的可缩小两个条状结构间距，从而在保证原有的工艺窗口的条件下，可缩小版图的尺寸。

图7a-7c为举例性的示出了内缩端部的三种方式的示意图，本实施例即采用如图7a所示的内缩方式。此外，图7b所示的内缩方式为将相邻的两个条状结构21中一个端部211的所有交错区域均内缩一预定尺寸，从而增加相邻的两个端部间距。以及，图7c所示的内缩方式为将相邻的两个条状结构21中两个端部211的所有交错区域均内缩一预定尺寸。其中，图7a所示的内缩方式可适用于当两个条状结构21相互重叠的面积较大的情况；图7b及图7c所示的内缩方式可适用于当两个条状结构21相互重叠的面积较小的情况。

步骤S13：执行光学邻近效应修正，缩小版图的图形于光刻工艺后的变形和偏差。

所述光学邻近效应修正(OPC，opticalproximitycorrection)的过程一般包括：首先，对原始版图中的图形进行光学模拟，获得模拟图形；接着，通过对比所获得的模拟图形和原始版图的图形，对其中误差在不允许的范围内的图形位置进行标记；最后，采用一定的校正原则，对原始版图的图形与所标记位置的图形进行校正，直到获得符合设计要求的模拟图形。其中，对标记位置的图形所进行的校正包括对所述版图中的图形尺寸整体增加或减少某一设定值，或者根据图形的线宽和间距所属范围，按照设定的规则增加或减小图形尺寸。图6即为对本实施例中的版图进行模拟后的示意图，图中虚线轮廓即为模拟图形。

本发明中在对所述端部进行内缩处理后，接着执行光学邻近效应修正，从而可确保内缩后的端部的尺寸仍能符合设计要求，减小图形于光刻工艺后的特征尺寸的变化量。

本实施例中，在执行光学邻近效应修正后，还包括步骤S131，执行条状结构的工艺窗口检查，并判断检查结果；若检查结果符合条状结构工艺规范的要求，则执行步骤S14；若检查结果不符合条状结构工艺规范的要求，则确认需要继续进行光学邻近效应修正的图形区域，并返回步骤S13。

所述工艺窗口检查即是对光学邻近效应修正后的图形进行仿真，从而对条状结构的工艺窗口进行检查。具体的，所述条状结构的工艺窗口检查包括在最佳光刻条件和设定的焦深以及能量范围内，检查线段的边缘误差、图形断裂、图形桥接以及线段曝光后面积的允许范围。

由此可见，本发明提供的版图的修正方法中，通过对相互重叠的端部进行内缩处理，并执行光学邻近效应修正，从而在确保内缩后的端部仍符合工艺要求的条件下，达到增加工艺窗口的目的，进一步的可用于缩减版图的尺寸。

根据以上所述的版图的修正方法，本发明还提供一种测试版图的修正方法，该测试版图中包含有多组测试单元，可通过对每组测试单元进行不同的参数设置，即于不同的测试单元中设置不同的特征尺寸，从而在对所述测试版图进行修正的过程中，可用于确认条状结构的制程能力及工艺窗口，进而可找到合适的工艺尺寸。

图8为本发明实施例一的测试版图的修正方法的步骤示意图，如图8所示，本发明中的测试版图的修正方法，包括：

S21，提供一待修正的测试版图，所述测试版图中包含多组测试单元，所述测试单元包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S22，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；

S23，执行光刻规则检查。

以下结合具体的实施例对本发明提供的测试版图的修正方法进一步详细说明。图9-10为本发明实施例一的测试版图的修正方法中测试版图的结构示意图。

步骤S21：提供一待修正的测试版图。

如图9所示，所述测试版图具有多组测试单元1～n。本实施例中，所述条状结构21的间距a于各个测试单元中均不相同，即分别为a1、a2…an，相应的，相邻的两个端部211的间距于各个测试单元中也均不相同，其中部分条状结构的间距a小于设计规则的最小线间距。

步骤S22：将所述端部211于相邻的单边内缩一预定尺寸

图10为将所述条状结构的端部211于相邻的单边位置进行内缩处理后的测试版图的结构示意图，如图10所示，本实施例中采用了例如以上所述的版图的修正方法中的图7a所示的内缩方式，即对每个测试单元中，通过对相互重叠的两个端部211于相邻单边的交错位置内缩一相同的预定尺寸，使内缩后的相邻的两个端部的间距由距离a1～an分别增加到b1～bn。相同的，本实施例中，所述端部的内缩方式也可以采用例如以上所述的版图的修正方法中的其他两种内缩方式。

步骤S23：执行光刻规则检查，根据光刻规则检查的结果，可选取出光刻工艺窗口最小的测试单元。

由于不同的测试单元中的条状结构的间距均不相同，进而所述端部211间距也不相同，因此在制程能力范围内，不同的测试单元对应不同的光刻工艺窗口，相邻端部间距越小，则对应的光刻工艺窗口也越小。本实施例中，通过对具有多个测试单元的测试版图进行光刻规则检查，从而可确认各个测试单元的光刻工艺窗口，进而在保持原有的工艺窗口的基础上，以及在现有的预定尺寸的条件下，可以找出所述条状结构之间可缩减的距离范围。

继续参考图8所示，本实施例中，于步骤S23之后，还包括步骤S24：即执行光学临近效应修正；以及步骤S25：执行条状结构的工艺窗口检查，并判断检测结果。与上述中版图的修正方式的实施例一类似，通过对测试版图执行光学临近效应修正以及条状结构的工艺窗口检查，可进一步的对测试版图进行修正，尤其的，可根据测试版图中获取更为精确的修正尺寸。

此外，本发明提供的测试版图的修正方法中，还可以对不同的测试单元，于不同的预定尺寸对所述端部进行内缩处理。图11为本发明实施例二的测试版图的修正方法中测试版图的结构示意图。如图11所示，不同的测试单元中相邻的两个条状结构的间距a相同，并且所述条状结构的间距a小于设计规格的最小线间距。于步骤S22中，根据不同的预定尺寸对不同的测试单元中相邻的端部进行内缩处理，从而使相邻的两个所述端部的间距于不同的测试单元中均不同，其分别为b1～bn。进而，在对具有多个测试单元的测试版图进行光刻规则检查时，可根据检查结果确认各个测试单元的光刻工艺窗口，从而在保持原有的工艺窗口的基础上，以及于现有的条状结构的间距条件下，可以找出所述端部可内缩的尺寸范围。

本发明利用版图设计规则制定测试版图，通过将这类测试版图中的结构尺寸进行变化和组合，通过测试数据的分析，找到合适的工艺尺寸，以可以达到尺寸缩小的目的，并将这一尺寸作为几何版图的设计规则。

根据以上所述的测试版图的修正方法而获得的设计规则，本发明还提供一种可缩减SRAM版图尺寸的方法，即将该设计规则应用于SRAM的版图修正中，以达到缩减SRAM尺寸的目的。

图12为本发明实施例一的缩减SRAM版图尺寸的方法的示意图，如图12所示，所述缩减SRAM版图尺寸的方法包括：

S31，提供一SRAM版图，所述SRAM版图包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S32，将相邻的两个条状结构中至少一个端部内缩一预定尺寸，并缩减所述条状结构的间距；

优选的，根据在测试版图中所获得的工艺尺寸设置所述预定尺寸及条状结构之间的缩减距离；例如，在SRAM版图的预定尺寸与测试版图中的预定尺寸相同的条件下，SRAM版图中的条状结构的间距大于或等于测试版图中最合适的条状结构的间距；

步骤S33，执行光学邻近效应修正；

图13a为SRAM版图未进行端部内缩处理的模拟图形，图13b为对SRAM版图进行端部内缩处理后的模拟图形。如图13a所示，未进行内缩处理的线间距a的设计尺寸为96nm，即相互重叠的端部的间距也为96nm，模拟后的线间距A为94nm；接着参考图13b所示，进行内缩处理后的线间距a缩减为86nm，但是相互重叠的端部的间距b仍为96nm，因此内缩后的条状结构的工艺窗口并没有减小，模拟后的线间距A为93nm。比对图13a与图13b可以知道，进行内缩之后的特征尺寸变化的量(94nm)与未进行内缩处理的特征尺寸变化的量(93nm)几乎相同，但是条状结构的间距却由96nm缩减到了86nm，所以在相同的光刻工艺窗口下，SRAM区域的尺寸缩减了大约10％左右。

本实施例中，于光学临近效应修正后，还包括步骤S331，执行条状结构的工艺窗口检查，以确认修正后的版图是否条状结构的工艺规范的要求，若不符合条状结构的工艺规范的要求，则返回步骤S33，对其中不符合规格的位置重新进行修正。

步骤S34，输出修正后的SRAM版图。

本发明提供的一种缩减SRAM尺寸的版图的修正方法，通过对所述条状结构的端部进行内缩处理，因此可进一步的缩减所述条状结构的间距，达到在原有的工艺窗口的条件下，缩减SRAM尺寸的目的。其中，依据所述测试版图可确认所述SRAM的缩减尺寸，即在对所述测试版图进行修正后，可找出缩减SRAM版图中的条状结构之间的最合适的距离，以及可根据测试版图中最合适的预定尺寸确认SRAM版图的预定尺寸。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种版图的修正方法，其特征在于，包括：

S11，提供一待修正的版图，所述待修正的版图包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S12，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；

S13，执行光学邻近效应修正；

S14，输出修正后的版图。

2.如权利要求1所述的测试版图的修正方法，其特征在于：于步骤S13之后，步骤S14之前还包括：

S131，执行条状结构的工艺窗口检查，并判断检查结果；若检查结果符合条状结构工艺规范的要求，则执行步骤S14；若检查结果不符合条状结构工艺规范的要求，则返回步骤S13。

3.如权利要求2所述的测试版图的修正方法，其特征在于：所述条状结构的工艺窗口检查包括在最佳光刻条件和设定的焦深以及能量范围内，检查线段的边缘误差、图形断裂、图形桥接以及线段曝光后面积的允许范围中的至少一种。

4.如权利要求1所述的测试版图的修正方法，其特征在于：将相邻的两个条状结构中两个端部的所有交错区域均内缩一预定尺寸。

5.如权利要求1所述的测试版图的修正方法，其特征在于：将相邻的两个条状结构中两个端部的部分交错区域内缩一预定尺寸。

6.如权利要求1所述的测试版图的修正方法，其特征在于：将相邻的两个条状结构中一个端部的所有交错区域均内缩一预定尺寸。

7.如权利要求1所述的测试版图的修正方法，其特征在于：所述光学邻近效应图形修正包括对所述版图中的图形尺寸整体增加或减少某一设定值，或者根据图形的线宽和间距所属范围，按照设定的规则增加或减小图形尺寸。

8.一种测试版图的修正方法，其特征在于，包括：

S21，提供一待修正的测试版图，所述测试版图中包含多组测试单元，所述测试单元包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S22，将相邻的两个条状结构中至少一个端部内缩一预定尺寸；

S23，执行光刻规则检查，选取光刻工艺窗口最小的测试单元。

9.如权利要求9所述的测试版图的修正方法，其特征在于：不同测试单元中的所述条状结构的间距不同，且至少部分测试单元中所述条状结构的间距小于设计规则的最小线间距。

10.如权利要求10所述的测试版图的修正方法，其特征在于：不同测试单元中的所述条状结构的间距相同，且所述条状结构的间距小于设计规则的最小线间距。

11.如权利要求11所述的测试版图的修正方法，其特征在于：不同测试单元中所述端部内缩的尺寸不同。

12.一种缩减SRAM版图尺寸的方法，其特征在于，包括：

S31，提供一SRAM版图，所述SRAM版图包括至少两个条状结构，沿所述条状结构的宽度方向上相邻的条状结构的端部相互错开一部分；

S32，将相邻的两个条状结构中至少一个端部内缩一预定尺寸，并缩减所述条状结构的间距；

S33，执行光学邻近效应修正；

S34，输出修正后的SRAM版图。