CN112580293A - 生成电路版图的方法、设备和计算机可读存储介质 - Google Patents
生成电路版图的方法、设备和计算机可读存储介质 Download PDFInfo
- Publication number
- CN112580293A CN112580293A CN202011504380.4A CN202011504380A CN112580293A CN 112580293 A CN112580293 A CN 112580293A CN 202011504380 A CN202011504380 A CN 202011504380A CN 112580293 A CN112580293 A CN 112580293A
- Authority
- CN
- China
- Prior art keywords
- geometry
- geometric
- circuit layout
- geometries
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000003860 storage Methods 0.000 title claims abstract description 13
- 239000003086 colorant Substances 0.000 claims abstract description 35
- 238000004040 coloring Methods 0.000 claims abstract description 6
- 238000007689 inspection Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开的实施例描述了一种生成电路版图的方法、设备和计算机可读存储介质。该方法包括:生成参考几何图形;以及基于参考几何图形,依次生成第一数量个几何图形,第一数量小于最终生成的电路版图中的几何图形的数目。在生成第一数量个几何图形中的目标几何图形时,目标几何图形为第一数量几何图形中的任意一个几何图形,执行如下操作执行:基于约束条件,确定目标几何图形在电路版图中的位置;以及基于相邻的一组几何图形的颜色和预定的多个颜色,对目标几何图形着色。在根据本公开的实施例的生成电路版图的方法中,在生成每个几何图形时,只需要利用DRC检查其与相邻的一个或多个几何图形之间的距离,不需要计算所有的几何图形之间的连接的数量。
Description
技术领域
本实施例主要涉及集成电路领域,并且更具体地,涉及用于生成电路版图的方法、设备和计算机可读存储介质。
背景技术
随着半导体制造程序继续进步,几十年来,功能组件的尺寸已不断地缩减,而每器件的诸如晶体管的功能组件的量已在稳固地增加,此遵循通常被称作“莫耳定律(Moore'slaw)”的趋势。在当前先进技术下,使用光刻装置来制造器件层,光刻装置使用来自深紫外线(DUV)照明源的UV辐射而将设计布局投影至基板上,从而产生尺寸充分地低于100nm的个别功能组件,亦即,尺寸小于来自该照明源(例如,193nm照明源)的辐射的波长的一半(例如,最小的设计节距小于78nm)。随着目标图案的临界尺寸日益减小,在晶片上再现目标图案变得愈发困难。
双重曝光技术(DPT)允许将给定目标图案的特征分离到两个不同的掩模中、并接着独立成像来形成所需的图案,从而在每个掩模中,最小设计节距能够足够大,以允许继续使用193nm的照明源的辐射。当利用双重图案化技术(DPT)对电路版图进行分解时,电路版图上的几何图形被着色成两种或多种不同的颜色,具有同一颜色多个几何图形例如在制造厂中将被分配到一个掩模,以对晶圆进行加工。
基于规则的分割算法已经得到利用,然而处理当今复杂设计所需的规则数量大得惊人。此外,设计中经常出现没有对其定义规则的情形/冲突,并且这样的情况会导致算法无法得到适当的结果。
发明内容
根据本公开的一个方面,提供一种生成由第二数量个几何图形构成的电路版图的方法,包括:生成参考几何图形、将参考几何图形布置在电路版图上且将参考几何图形的颜色设置为预定的多个颜色中的一个颜色;以及基于参考几何图形,依次生成第一数量个几何图形,第一数量小于第二数量,第二数量为最终生成的电路版图中的几何图形的数目。该方法还包括:在生成第一数量个几何图形中的目标几何图形时,目标几何图形为第一数量个几何图形中的任意一个几何图形,执行如下操作:基于约束条件,确定目标几何图形在电路版图中的位置,约束条件与目标几何图形和与目标几何图形相邻的一组几何图形之间的相对位置有关;以及基于一组几何图形的颜色和预定的多个颜色,对目标几何图形着色。
在本公开的另一方面,提供一种电子设备,包括:处理器;以及与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使电子设备执行动作,动作包括:生成参考几何图形、将参考几何图形布置在电路版图上且将参考几何图形的颜色设置为预定的多个颜色中的一个颜色;以及基于参考几何图形,依次生成第一数量个几何图形,第一数量小于第二数量,第二数量为最终生成的电路版图中的几何图形的数目。该动作还包括:在生成第一数量个几何图形中的目标几何图形时,目标几何图形为第一数量个几何图形中的任意一个几何图形,执行如下操作:基于约束条件,确定目标几何图形在电路版图中的位置,约束条件与目标几何图形和与目标几何图形相邻的一组几何图形之间的相对位置有关;以及基于一组几何图形的颜色和预定的多个颜色,对目标几何图形着色。。
在一些实施例中,基于约束条件确定目标几何图形在电路版图中的位置可以包括:将目标几何图形布置在电路版图中的第一位置处;确定布置在第一位置处的目标几何图形与一组几何图形中的每个几何图形之间的第一相对位置是否满足约束条件;以及如果确定第一相对位置满足约束条件,将第一位置确定为目标几何图形在电路版图中的位置。
在一些实施例中,基于约束条件确定目标几何图形在电路版图中的位置还可以包括:如果确定第一相对位置不满足约束条件,将目标几何图形从第一位置调整至电路版图中的第二位置;确定布置在第二位置处的目标几何图形与一组几何图形中的每个几何图形之间的第二相对位置是否满足约束条件;以及如果确定第二相对位置满足约束条件,将第二位置确定为目标几何图形在电路版图中的位置。
在一些实施例中,基于约束条件确定目标几何图形在电路版图中的位置还可以包括:如果确定第一相对位置不满足约束条件,对一组几何图形中的至少一个几何图形在电路版图中的位置进行调整;确定布置在第一位置处的目标几何图形与经调整的一组几何图形中的每个几何图形之间的第三相对位置是否满足约束条件;以及如果确定第三相对位置满足约束条件,将第一位置确定为目标几何图形在电路版图中的位置。
在一些实施例中,约束条件包括以下至少一项:相邻几何图形的侧边和侧边之间的距离范围、相邻几何图形的侧边与端部之间的距离范围、相邻几何图形的端部与端部之间的距离范围。
在一些实施例中,相邻几何图形的侧边和侧边之间的距离在32nm至58nm之间,相邻几何图形的侧边与端部之间的距离在52nm至76nm之间,或相邻几何图形的端部与端部之间的距离在52nm至76nm之间。
在一些实施例中,基于一组几何图形的颜色将目标几何图形设置为具有预定的多个颜色之一可以包括:如果确定一组几何图形中与目标几何图形最接近的一个几何图形具有第一颜色,将目标几何图形设置为具有第二颜色,第二颜色是预定的多个颜色之一,并且不同于第一颜色。
在一些实施例中,预定的多个颜色包括第一颜色和与第一颜色不同的第二颜色,并且这些动作还可以包括:将由第二数量个几何图形构成的电路版图分解为第一子版图和第二子版图,其中第一子版图中的几何图形具有第一颜色,并且第二子版图中的几何图形具有第二颜色。
在本公开的第三方面,提供一种存储有计算机指令的计算机可读存储介质,其中计算机指令用于使计算机执行本公开的第一方面的方法。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素,其中:
图1示出了使用传统的生成电路版图的方法形成电路版图的示意图;
图2示出了本公开的多个实施例能够在其中实现的示例环境的示意图;
图3示出了根据本公开的一些实施例的生成电路版图的过程的流程图;
图4示出了根据一些实施例的基于约束条件确定第n个几何图形在电路版图中的位置的示例过程;
图5示出了根据另一实施例的基于约束条件确定第n个几何图形在电路版图中的位置的示例过程;
图6示出了根据本公开的一些实施例的生成电路版图的方法形成电路版图的一部分的示意图;以及
图7示出了可以用来实施本公开的实施例的示例设备的示意性框图。
应当理解,发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征,亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例,然而应当理解的是,本公开可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
在本公开的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
在本公开的实施例的描述中,对“实施例”或“一些实施例”的引用旨在指示关于实施例描述的特定配置、结构或特性被包括在至少一些实施例中。因此,可以在本描述的一个或多个点中存在的诸如“在实施例中”或“在一些实施例中”的短语不一定指代同一些实施例。此外,在一个或多个实施例中,可以以任何适当的方式组合特定的构造、结构或特性。
在传统技术中按照一定的约束条件在电路版图上生成每个几何图形。为了使得电路版图上的几何图形尽量密集,例如规定相邻的几何图形之间的最小距离为32nm,那个这两个相邻的几何图形就形成一个连接,这两个相邻的几何图形彼此间隔太近,因此使用现有的光刻设备无法将每个图形都印出。因此,需要采用双重图案技术,将这两个相邻的几何图形拆分到两个不同的子版图上,也就是说这两个相邻的几何图形被分配不同的颜色。在传统的生成电路版图的方法中,按照上述的满足最小间距的规则来在电路版图上布置多个几何图形。在每生成一个新的几何图形的时候,都要检查该新的几何图形是否通过了设计规则,即是否与已经生成的几何图形形成了奇数圈。因此,针对该新的几何图形,需要检查所有的几何图形之间的连接。
为了更加清楚地说明奇数圈,以下将结合图1来说明使用传统的生成电路版图的方法形成奇数圈的过程。如图1所示,几何图形(或者特征)1和几何图形2之间的间隔较小,例如32nm,因此形成一个连接,它们需要被拆分到两个不同的掩模版上且它们将被分配不同的颜色,例如几何图形1被分配蓝色,且几何图形2被分配绿色。类似地,几何图形2和几何图形3形成一个连接,且它们分别被分配绿色和蓝色。几何图形3和几何图形4形成一个连接,且它们分别被分配蓝色和绿色。几何图形4和几何图形5形成一个连接,且它们分别被分配绿色和蓝色。几何图形5和几何图形6形成一个连接,且它们分别被分配蓝色和绿色。现在将加入几何图形7,其一端(如图1所示的左端)与几何图形1形成连接,则需要几何图形7被分配与几何图形1的蓝色不同的绿色。几何图形7的另一端(如图1所示的右端)与几何图形6形成连接,那么则要求其被分配与几何图形6的绿色不同的蓝色。这显然是矛盾的,因此这7个几何图形形成奇数圈,也就是说它们之间形成包括奇数个连接的圈,因此这7个几何图形无法被分配到两个子版图上。在已经排布的几何图形非常多的情况下,依旧需要对新加入的每个图形进行检查,检查所有的几何图形之间的联接是否形成了奇数圈。需要检查的连接有数百个、数千个甚至更多,因此使用传统方法生成电路版图非常耗费需要检查大量的连接,非常耗费计算机资源。
以下将参考图2至图7来说明根据本公开的实施例的用于生成电路版图的方法。
示例环境
图2示出了本公开的多个实施例能够在其中实现的示例环境200的示意图。在该示例环境200中,计算设备202包括或部署有检查模块203和颜色设置模块204。
电路版图205(又可以简称为版图)包括从设计并模拟优化后的电路所转化成的一系列几何图形,其包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造商根据这些数据来制造掩模。掩模上的图形决定着芯片上器件或连接物理层的尺寸。在本公开的一些实施例中,m个几何图形构成最终的电路版图205,其中m为大于1的整数。
在生成每个几何图形时,计算设备202将根据待蚀刻的目标图案而生成该几何图形,并且将生成的该几何图形先设置在电路版图中的第一位置。检查模块203然后检查或确定该几何图形与已经生成的且与该几何图形相邻的一组几何图形中的每一个几何图形之间的相对位置是否满足约束条件。
在一些实施例中,该几何图形可以仅与一个几何图形相邻。该检查模块203可以确定该几何图形与该一个几何图形的相对位置是否满足约束条件。在确定满足约束条件的情况下,检查模块203可以将该几何图形的当前位置确定为该几何图形在电路版图中的位置。
在一些实施例中,该几何图形可以与两个或以上几何图形相邻。检查模块203可以首先确定该几何图形与两个或以上几何图形之间的几个相对位置。检查模块203然后可以识别出与该几何图形最接近的一个几何图形,并且可以确定该几何图形与最接近的一个几何图形之间的相对位置是否满足约束条件。在确定满足约束条件的情况下,检查模块203可以将该几何图形的当前位置确定为该几何图形在电路版图中的位置。在确定上述相对位置不满足约束条件的情况下,检查模块203还可以对相邻的两个或以上几何图形中的至少一个几何图形和/或该几何图形在电路版图中的位置进行调整,然后再确定上述的相对位置是否满足约束条件,在满足约束条件的情况下,将调整后的位置确定为该几何图形在电路版图中的位置。
在已经生成的几何图形很多,各个几何图形之间的约束较多,也就是说与新生成的几何图形相邻的几何图形较多时,如果多次执行对两个或以上几何图形以及该几何图形的位置的调整之后,上述的相对位置依旧不能满足约束条件,那么计算设备102则指示当前生成的该几何图形需要被重新设计,执行调整的次数可以由用户定义。
颜色设置模块204被设定为:基于相邻的一组几何图形的颜色,将第n个几何图形设置为具有预定的多个颜色之一。具体地,在确定一个几何图形在电路版图中的位置之后,基于与该几何图形相邻的一组几何图形(包括仅具有一个几何图形的情况或具有一个以上几何图形的情况),设置该几何图形的颜色。在一些实施例中,该几何图形仅可以与一个几何图形相邻,颜色设置模块204将该几何图形的颜色设置为与相邻的一个几何图形的颜色不同。
在一些实施例中,该几何图形可以与一个以上几何图形相邻,颜色设置模块204基于与该几何图形最接近的一个几何图形的颜色来确定该几何图形的颜色,具体地使得两者的颜色不同。在几何图形与一个以上几何图形的距离相等的情况下,基于任何一个相邻的几何图形的颜色来确定该几何图形的颜色。在本公开的一些实施例中,相邻的几何图形可以被设定为具有不同的第一颜色和第二颜色,例如蓝色和绿色。
计算设备202可以是任何具有计算能力的设备。作为非限制性示例,计算设备202可以是任意类型的固定计算设备、移动计算设备或便携式计算设备,包括但不限于台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、多媒体计算机、移动电话等;计算设备202的全部组件或一部分组件可以分布在云端。
电路版图或版图图案中的几何图形对应于集成电路中的布线和器件等。为了便于讨论,将主要以长方形作为几何图形的示例进行描述,但是本领域的技术人员应当理解该几何图形可以是其他形状,只要保证各个图形的角是直角即可。在本文中,长度在版图的竖直方向上的长方形的短边可以被称为线端(LE);长度在竖直方向上的长方形的长边可以被称为竖直长边(V_L_edge);长度在版图的水平方向上的长方形的短边可以被称为正交线端(O_LE);长度在水平方向上的长方形的长边可以被称为水平长边(H_L_edge)。由此,相邻的几何图形的端部到端部至的间距即线端到线端的间距;相邻几何图形的侧边和侧边之间的距离即长边到长边(例如,竖直长边到竖直长边)的间距;以及相邻几何图形的侧边到端部之间的距离即线段到长边的间距。
图2示出了约束条件210-1、210-2以及210-3,其在本文中可以单独地或统称为约束条件210,其中约束条件210-1表示相邻几何图形的侧边和侧边之间的距离在32nm至58nm之间,约束条件210-2表示相邻几何图形的侧边与端部之间的距离在52nm至76nm之间,以及约束条件210-3表示相邻几何图形的端部与端部之间的距离在52nm至76nm之间。约束条件210与电路版图中的相邻的几何图形之间的相对位置相关。这样的约束条件在本文又可以被称为设计规则。在图2的示例中,以规则说明的形式示出了约束条件210。这样的规则说明可以由计算设备202(例如,检查模块203)识别。例如,这样的规则说明可以基于文本模板,使得计算设备202可以识别其中的特定字段。
应当理解,图2中所示的约束条件210及其实现形式仅是示意性的,而无意限制。约束条件210还可以被实现为其他形式,例如文本格式。在这种情况下,检查模块203可以被配置为基于文本识别来确定约束条件210所约束的对象和施加的具体限制(例如,数值范围)。还应当理解,图2中所示的约束条件的数目也是示意性的。检查模块203可以利用更多或更少的约束条件。
生成电路版图的示例过程
为了更清楚地理解本公开的实施例所提供的生成电路版图的方案,将参照图3-图7来进一步描述本公开的实施例。图3示出了根据本公开的一些实施例的生成电路版图的过程300的流程图。过程200可以由图2的计算设备202实现,例如可以由检查模块203和颜色设置模块204实现。为便于讨论,将结合图2来描述过程300。
。电路版图205(又可以简称为版图)包括从设计并模拟优化后的电路所转化成的一系列几何图形,其包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。电路版图或版图图案中的几何图形对应于集成电路中的布线和器件等。根据晶片上的待蚀刻的器件或布线的目标图案,最终生成的电路版图可以具有m个几何图形,其中m个几何图形的大小和形状都可以不一样。虽然在附图中这些几何图形都示出为矩形,但是本领域的技术人员应当理解根据器件或布线的目标图案,这些几何图形可以是其他形状,例如梳状,门形、阶梯形等其他形状,只要各个图形的角是直角即可。
在框310,生成第1个几何图形、将所述第1个几何图形布置在电路版图上且将第1个几何图形的颜色设置为多个颜色中的一个颜色。具体地,计算设备202根据待蚀刻的目标图案的形状来生成该第1个几何图形,该第1个几何图形的颜色例如可以是两个颜色中的一个颜色,并且第1个几何图形被设置在电路版图上的合适的起始位置。该起始位置可以根据应用情况而确定。该第1个几何图形作为接下来将生成的几何图形的参考几何图形。
在框320,生成下一个几何图形。计算设备202可以根据待蚀刻的目标图案的形状来生成下一个几何图形。该生成的下一个几何图形可具有特定的大小、形状等。
针对当前生成的几何图形执行框330和框340中的操作。
在框330,检查模块203基于约束条件,确定当前生成的几何图形在所述电路版图中的位置,该约束条件可以是上述的约束条件210-1、210-2或210-3中的一个或多个。该约束条件与当前生成的几何图形和与当前生成的几何图形相邻的一组几何图形之间的相对位置有关。该一组几何图形可以包括一个几何图形,也可以包括多个几何图形。在一些实施例中,该相对位置可以是当前生成的几何图形与相邻的仅一个几何图形之间的间距或距离。在一些实施例中,该相对位置可以是当前生成的几何图形与相邻的多个几何图形中的每个几何图形之间的间距或距离。根据相邻的几何图形的取向、大小或形状,该间距可以是端部到端部的距离,端部到侧边的距离或者侧边到侧边的距离。
在当前生成的几何图形(例如在生成第1个图形之后,生成的第2个几个图形)的位置确定之后,在框340,颜色设置模块204基于与当前生成的几何图形相邻的一个或多个几何图形的颜色,将当前生成的几何图形设置为具有预定的多个颜色之一。在本公开的实施例中,所有的m个几何图形可以被设置为具有两种颜色,那么相邻的两个几何图形分别具有两种颜色中的一种颜色。
在框350,确定是否还有未生成的几何图形。计算设备202基于待蚀刻的目标图案来确定是否还需要生成与之相应的其他几何图形。
如果在框350中确定还有未生成的几何图形,则过程300返回到框320,以生成下一个几何图形。
如图在框350中确定没有未生成的几何图形,则过程300进行到框360。在框360中,生成最终的电路版图。
以下将结合图4来说明根据一些实施例的基于约束条件确定第n个几何图形在电路版图中的位置的示例过程400。过程400可以视为框320的示例实现。
在框410,计算设备202将第n个几何图形布置在电路版图中的第一位置处。计算设备202可以将第n个几何图形预设置在第一位置处。该预设置的第一位置位置可以由计算设备202根据待蚀刻的目标图案而粗略估计。
在框420处,检查模块203确定布置在第一位置处的第n个几何图形与一组几何图形中的每个几何图形之间的第一相对位置是否满足约束条件。第一相对位置包括该第n个几何图形与相邻的仅一个几何图形之间的相对位置,还包括该第n个几何图形与相邻的多个几何图形中的每个几何图形的之间的相对位置。
如果在框420确定第一相对位置满足约束条件,则过程400进行到框430。在框430,检查模块203将第一位置确定为第n个几何图形在电路版图中的位置。
如果在框420确定第一相对位置不满足约束条件,则过程400进行到框440。在框440,检查模块203将第n个几何图形从第一位置调整至电路版图中的第二位置。
在框450,检查模块203再次确定在第二位置处的第n个几何图形与一组几何图形中的每个几何图形之间的第二相对位置是否满足约束条件。第二相对位置包括该第n个几何图形与相邻的仅一个几何图形之间的相对位置,还包括该第n个几何图形与相邻的多个几何图形中的每个几何图形的之间的相对位置。
如果在框450确定第二相对位置满足约束条件,则过程400进行到框460。在框460,将第二位置确定为第n个几何图形在电路版图中的位置。
如果在框450确定第二相对位置不满足约束条件,那么过程400将返回到框440。
以下将结合图5来说明根据另一实施例的基于约束条件确定第n个几何图形在电路版图中的位置的示例过程500。过程500可以视为框320的另一示例实现。
在框510,计算设备202将第n个几何图形布置在电路版图中的第一位置处。计算设备202可以将第n个几何图形预设置在第一位置处,该预设置的第一位置位置可以由计算设备202根据待蚀刻的目标图案的形状或者根据预定轨迹而粗略估计。
在框520处,检查模块203确定布置在第一位置处的第n个几何图形与一组几何图形中的每个几何图形之间的第一相对位置是否满足约束条件。第一相对位置包括该第n个几何图形与相邻的仅一个几何图形之间的相对位置,还包括该第n个几何图形与相邻的多个几何图形中的每个几何图形的之间的相对位置。
如果在框520确定第一相对位置满足约束条件,则过程500进行到框530。在框530,检查模块203将第一位置确定为第n个几何图形在电路版图中的位置。
如果在框520确定第一相对位置不满足约束条件,则过程500进行到框540。在框540,检查模块203对一组几何图形中的至少一个几何图形在电路版图中的位置进行调整。
在框550,检查模块203再次确定在第一位置处的第n个几何图形与经调整的一组几何图形中的每个几何图形之间的第三相对位置是否满足约束条件。第三相对位置包括该第n个几何图形与相邻的仅一个几何图形之间的相对位置,还包括该第n个几何图形与相邻的多个几何图形中的每个几何图形的之间的相对位置。
如果在框550确定第三相对位置满足约束条件,则过程500进行到框560。在框560,将第一位置确定为第n个几何图形在电路版图中的位置。
如果在框550确定第三相对位置不满足约束条件,那么过程500将返回到框540。
虽然在图4和图5中示出了分别对相邻的几何图形和当前正被生成的几何图形的位置进行调整,但是本领域的技术人员也可以想到图4和图5的步骤也可以交替进行或者同时进行。
以下将参考图6来说明根据本公开的一些实施例的生成电路版图的一部分的示意图。如图6所示,首先根据待蚀刻的目标图案生成几何图形61,并且将其颜色设置为蓝色。然后按照待蚀刻的目标图案,生成几何图形62,与该几何图形62相邻的几何图形仅为几何图形61,检查模块203仅确定几何图形61的侧边和几何图形62的侧边之间的距离是否满足约束条件210-1,也就是说两者之间的间距是否在32nm和58nn之间。当两者之间的距离在58nm之上时,这两个几何图形可以设定为相同的颜色。当检查模块203确定它们之间的距离在在32nm和58nn之间时,那么将几何图形62的当前位置设定为其在电路版图中的位置,并且需要将几何图形62的颜色设置为与蓝色不同的绿色。当检查模块203确定它们之间的间距不在32nm和58nm之间时,调整几何图形62的位置至第二位置并且检查模块203同时执行检查,当确定它们之间的间隔在32nm和58nm之间时,将几何图形62的第二位置确定为其在电路版图中的位置。因为此时几何图形62仅与一个几何图形相邻,因此很容易调整几何图形62的位置。按照上述的程序依次生成几何图形63、64、65和66且检查与相邻的几何图形的位置,以最终确定这些几何图形在电路版图上的位置。
在生成几何图形67后,先将几何图形67布置在电路版图上的一个位置,确定几何图形67与几何图形66和61之间的距离是否满足约束条件210-2,如果都满足,则将几何图形67的当前位置视为其在电路版图上的位置。如果不满足约束条件210-2,此时可以选择调整几何图形67的位置,也可以选择调整几何图形66和61的位置,从而使得它们之间的距离满足约束条件210-2。几何图形67与几何图形66和61都相邻,如果几何图形66距离几何图形67更近,则将几何图形67的颜色设置为蓝色,如果几何图形66距离几何图形67更近,则将几何图形67的颜色设置为绿色。
在根据本公开的实施例的生成电路版图的方法中,在生成每个几何图形时,只需要利用DRC(设计规则检查器)检查其与相邻的一个或多个几何图形之间的距离,并且根据最接近的一个几何图形的颜色来设定当前正被生成的几何图形的颜色。因此,在插入一个几何图形时,不需要计算所有的几何图形之间的连接的数量。由于能够根据相邻的几何图形的颜色在对电路版图进行设计时就设定好每个几何图形的颜色,因此不需要检查所计算的连接是否形成奇数圈。因此,计算设备202的计算负载大大降低。
示例设备
图7示出了可以用来实施本公开的实施例的示例设备700的示意性框图。设备700可以用于实现图1的计算设备102。如图所示,设备700包括中央处理单元(CPU)701,其可以根据存储在只读存储器(ROM)702中的计算机程序指令或者从存储单元708加载到随机访问存储器(RAM)703中的计算机程序指令,来执行各种适当的动作和处理。在RAM 703中,还可存储设备700操作所需的各种程序和数据。CPU 701、ROM 702以及RAM 703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。
设备700中的多个部件连接至I/O接口705,包括:输入单元706,例如键盘、鼠标等;输出单元707,例如各种类型的显示器、扬声器等;存储单元708,例如磁盘、光盘等;以及通信单元709,例如网卡、调制解调器、无线通信收发机等。通信单元709允许设备700通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元701执行上文所描述的各个方法和处理,例如过程300至500中的任一个。例如,在一些实施例中,过程300至500中的任一个可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元708。在一些实施例中,计算机程序的部分或者全部可以经由ROM 702和/或通信单元709而被载入和/或安装到设备700上。当计算机程序加载到RAM 703并由CPU 701执行时,可以执行上文描述的过程300至500的任一个的一个或多个步骤。备选地,在其他实施例中,CPU 701可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行过程300至500中的任一个。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外,虽然采用特定次序描绘了各操作,但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行,或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地,在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (10)
1.一种生成电路版图的方法,包括:
生成参考几何图形、将所述参考几何图形布置在所述电路版图上且将所述参考几何图形的颜色设置为预定的多个颜色中的一个颜色;以及
基于所述参考几何图形,依次生成第一数量个几何图形,所述第一数量小于第二数量,所述第二数量为最终生成的电路版图中的几何图形的数目;
其中,在生成所述第一数量个几何图形中的目标几何图形时,所述目标几何图形为所述第一数量个几何图形中的任意一个几何图形,执行如下操作:
基于约束条件,确定所述目标几何图形在所述电路版图中的位置,所述约束条件与所述目标几何图形和与所述目标几何图形相邻的一组几何图形之间的相对位置有关;以及
基于所述一组几何图形的颜色和所述预定的多个颜色,对所述目标几何图形着色。
2.根据权利要求1所述的方法,其中基于所述约束条件确定所述目标几何图形在所述电路版图中的位置包括:
将所述目标几何图形布置在所述电路版图中的第一位置处;
确定布置在所述第一位置处的所述目标几何图形与所述一组几何图形中的每个几何图形之间的第一相对位置是否满足所述约束条件;以及
如果确定所述第一相对位置满足所述约束条件,将所述第一位置确定为所述目标几何图形在所述电路版图中的位置。
3.根据权利要求2所述的方法,还包括:
如果确定所述第一相对位置不满足所述约束条件,将所述目标几何图形从所述第一位置调整至所述电路版图中的第二位置;
确定布置在所述第二位置处的所述目标几何图形与所述一组几何图形中的每个几何图形之间的第二相对位置是否满足所述约束条件;以及
如果确定所述第二相对位置满足所述约束条件,将所述第二位置确定为所述目标几何图形在所述电路版图中的位置。
4.根据权利要求2所述的方法,还包括:
如果确定所述第一相对位置不满足所述约束条件,对所述一组几何图形中的至少一个几何图形在所述电路版图中的位置进行调整;
确定布置在所述第一位置处的所述目标几何图形与经调整的所述一组几何图形中的每个几何图形之间的第三相对位置是否满足所述约束条件;以及
如果确定所述第三相对位置满足所述约束条件,将所述第一位置确定为所述目标几何图形在所述电路版图中的位置。
5.根据权利要求1所述的方法,其中所述约束条件包括以下至少一项:
所述约束条件包括以下至少一项:相邻几何图形的侧边和侧边之间的距离范围、相邻几何图形的侧边与端部之间的距离范围、相邻几何图形的端部与端部之间的距离范围。
6.根据权利要求5所述的方法,其中
相邻几何图形的侧边和侧边之间的距离在32nm至58nm之间,
相邻几何图形的侧边与端部之间的距离在52nm至76nm之间,或
相邻几何图形的端部与端部之间的距离在52nm至76nm之间。
7.根据权利要求1所述的方法,其中基于所述一组几何图形的颜色和所述预定的多个颜色,对所述目标几何图形着色包括:
如果确定所述一组几何图形中与所述目标几何图形最接近的一个几何图形具有第一颜色,将所述目标几何图形设置为具有第二颜色,所述第二颜色是所述预定的多个颜色之一,并且不同于所述第一颜色。
8.根据权利要求1所述的方法,其中所述预定的多个颜色包括第一颜色和与所述第一颜色不同的第二颜色,并且所述方法还包括:
将由所述二数量个几何图形构成的所述电路版图分解为第一子版图和第二子版图,其中所述第一子版图中的几何图形具有所述第一颜色,并且所述第二子版图中的几何图形具有所述第二颜色。
9.一种电子设备,包括:
处理器;以及
与所述处理器耦合的存储器,所述存储器具有存储于其中的指令,所述指令在被处理器执行时使所述电子设备执行动作,所述动作包括:
生成参考几何图形、将所述参考几何图形布置在所述电路版图上且将所述参考几何图形的颜色设置为预定的多个颜色中的一个颜色;以及
基于所述参考几何图形,依次生成第一数量个几何图形,所述第一数量小于第二数量,所述第二数量为最终生成的电路版图中的几何图形的数目;
其中,在生成所述第一数量个几何图形中的目标几何图形时,所述目标几何图形为所述第一数量个几何图形中的任意一个几何图形,执行如下操作:
基于约束条件,确定所述目标几何图形在所述电路版图中的位置,所述约束条件与所述目标几何图形和与所述目标几何图形相邻的一组几何图形之间的相对位置有关;以及
基于所述一组几何图形的颜色和所述预定的多个颜色,对所述目标几何图形着色。
10.一种存储有计算机指令的计算机可读存储介质,其中所述计算机指令用于使所述计算机执行根据权利要求1-8中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011504380.4A CN112580293B (zh) | 2020-12-18 | 2020-12-18 | 生成电路版图的方法、设备和计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011504380.4A CN112580293B (zh) | 2020-12-18 | 2020-12-18 | 生成电路版图的方法、设备和计算机可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112580293A true CN112580293A (zh) | 2021-03-30 |
CN112580293B CN112580293B (zh) | 2024-08-30 |
Family
ID=75136092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011504380.4A Active CN112580293B (zh) | 2020-12-18 | 2020-12-18 | 生成电路版图的方法、设备和计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112580293B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114970440A (zh) * | 2022-05-07 | 2022-08-30 | 上海图灵智算量子科技有限公司 | 超大规模集成电路通道的布线方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101073084A (zh) * | 2004-10-05 | 2007-11-14 | 凸版光掩膜公司 | 分析光掩模几何图形的系统和方法 |
US20130074016A1 (en) * | 2011-09-15 | 2013-03-21 | Globalfoundries Singapore Pte. Ltd. | Methodology for performing post layer generation check |
CN105807556A (zh) * | 2016-06-02 | 2016-07-27 | 武汉新芯集成电路制造有限公司 | 版图的修正方法 |
CN107665267A (zh) * | 2016-07-28 | 2018-02-06 | 台湾积体电路制造股份有限公司 | 用以产生多重样式化光刻兼容集成电路布局的方法 |
CN108205601A (zh) * | 2016-12-16 | 2018-06-26 | 三星电子株式会社 | 集成电路、设计集成电路的计算系统和计算机实施的方法 |
CN111457923A (zh) * | 2019-01-22 | 2020-07-28 | 北京京东尚科信息技术有限公司 | 路径规划方法、装置及存储介质 |
CN111597769A (zh) * | 2020-05-15 | 2020-08-28 | 全芯智造技术有限公司 | 用于生成电路版图图案的方法、设备和存储介质 |
CN112036268A (zh) * | 2020-08-14 | 2020-12-04 | 万翼科技有限公司 | 构件识别方法及相关装置 |
-
2020
- 2020-12-18 CN CN202011504380.4A patent/CN112580293B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101073084A (zh) * | 2004-10-05 | 2007-11-14 | 凸版光掩膜公司 | 分析光掩模几何图形的系统和方法 |
US20130074016A1 (en) * | 2011-09-15 | 2013-03-21 | Globalfoundries Singapore Pte. Ltd. | Methodology for performing post layer generation check |
CN105807556A (zh) * | 2016-06-02 | 2016-07-27 | 武汉新芯集成电路制造有限公司 | 版图的修正方法 |
CN107665267A (zh) * | 2016-07-28 | 2018-02-06 | 台湾积体电路制造股份有限公司 | 用以产生多重样式化光刻兼容集成电路布局的方法 |
CN108205601A (zh) * | 2016-12-16 | 2018-06-26 | 三星电子株式会社 | 集成电路、设计集成电路的计算系统和计算机实施的方法 |
CN111457923A (zh) * | 2019-01-22 | 2020-07-28 | 北京京东尚科信息技术有限公司 | 路径规划方法、装置及存储介质 |
CN111597769A (zh) * | 2020-05-15 | 2020-08-28 | 全芯智造技术有限公司 | 用于生成电路版图图案的方法、设备和存储介质 |
CN112036268A (zh) * | 2020-08-14 | 2020-12-04 | 万翼科技有限公司 | 构件识别方法及相关装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114970440A (zh) * | 2022-05-07 | 2022-08-30 | 上海图灵智算量子科技有限公司 | 超大规模集成电路通道的布线方法 |
CN114970440B (zh) * | 2022-05-07 | 2023-07-25 | 上海图灵智算量子科技有限公司 | 超大规模集成电路通道的布线方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112580293B (zh) | 2024-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101301876B1 (ko) | 멀티 패터닝 기술을 위한 셀 레이아웃 | |
US6804808B2 (en) | Redundant via rule check in a multi-wide object class design layout | |
US20150234974A1 (en) | Multiple patterning design with reduced complexity | |
US8423923B2 (en) | Optical proximity correction method | |
CN114609857A (zh) | 光学临近效应修正方法及系统和掩膜版 | |
US7631288B2 (en) | Optical proximity correction performed with respect to limited area | |
CN111597768B (zh) | 用于构建版图图案集的方法、设备和计算机可读存储介质 | |
US8984459B2 (en) | Methods and apparatus for layout verification | |
US10699052B2 (en) | Methods, systems, and computer program products for generating semiconductor circuit layouts | |
JP2008176303A (ja) | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 | |
US11983476B2 (en) | Technology-independent line end routing | |
US20150302129A1 (en) | Mask assignment technique for m1 metal layer in triple-patterning lithography | |
US8458631B2 (en) | Cycle time reduction in data preparation | |
CN108153995B (zh) | 测试图形的选取方法和装置、构建光刻模型的方法和装置 | |
US9965579B2 (en) | Method for designing and manufacturing an integrated circuit, system for carrying out the method, and system for verifying an integrated circuit | |
CN112580293B (zh) | 生成电路版图的方法、设备和计算机可读存储介质 | |
CN114594655A (zh) | 光学临近效应修正方法及系统和掩膜版 | |
US8910090B2 (en) | Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications | |
US9262576B2 (en) | Method and apparatus for providing a layout defining a structure to be patterned onto a substrate | |
US7275225B2 (en) | Correcting design data for manufacture | |
CN111611761B (zh) | 生成电路版图图案的方法、设备和计算机可读存储介质 | |
US8875063B2 (en) | Mask layout formation | |
CN105892223B (zh) | 一种优化opc验证的方法 | |
US8762902B2 (en) | System and method for detecting one or more winding paths for patterns on a reticle for the manufacture of semiconductor integrated circuits | |
US11900041B2 (en) | Via coloring methods and systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |