CN105792509A - 一种阻抗线的制作方法、阻抗线以及线路板 - Google Patents

Abstract

本发明提供一种阻抗线的制作方法，包括：在线路板的最外层导电层上铺设第一保护膜，在电镀时，被第一保护膜覆盖的导电层部分不发生电镀作用；在第一保护膜上划分阻抗线形状的阻抗线区域、分布在阻抗线区域外围的缓冲区域，以及位于阻抗线区域和缓冲区域之间的隔离区域；将位于阻抗线区域和缓冲区域的第一保护膜去除，露出位于阻抗线区域和缓冲区域的第一导电层部分；对线路板电镀，在第一导电层部分上电镀一层具有阻抗线厚度要求的铜层；去除第一保护膜和被第一保护膜覆盖的第二导电层部分；去除缓冲区域，完成制作。缓冲区域的导电层与阻抗线区域的导电层同时吸引铜离子，分散位于阻抗线区域外侧边缘的铜离子，制作得到的阻抗线厚度均匀性好。

Description

一种阻抗线的制作方法、阻抗线以及线路板

技术领域

本发明涉及一种阻抗线的制作方法、阻抗线以及线路板，属于PCB板高精度阻抗线制作技术领域。

背景技术

随着PCB板朝高频和高速方向迅速发展，对设在PCB板上阻抗线的布局和精度要求也越来越高。

传统制作阻抗线的方法如下：

1）在PCB板的最外层导电层上铺设一层曝光膜；

2）制作阻抗线底片，使用阻抗线底片对曝光膜进行曝光显影，露出阻抗线形状的导电层；

3）对PCB板进行电镀，该露出阻抗线形状的导电层部分（即阻抗线区域）被电镀上具有一定高度的作为阻抗线的铜层；

4）对该部分电镀上的作为阻抗线的铜层进行镀锡保护；

5）将曝光膜去除，对PCB板进行蚀刻，去除掉之前被曝光膜遮挡住的导电层部分；

6）将阻抗线褪锡，完成阻抗线的制作。

上述制作阻抗线的方法存有以下技术缺陷：1.对曝光膜进行曝光显影后，位于阻抗线区域的导电层露出，对PCB板通电进行电镀操作时，电镀液中的铜离子容易在位于阻抗线区域外侧边缘的导电层部分集中，导致电镀在该部分上的铜层生长速度过快，并进而导致电镀在阻抗线区域上的铜层厚度厚薄不均，造成阻抗线的厚度均匀性差；2.对PCB板进行蚀刻操作时，由于蚀刻液具有一定的流动性和冲击力，而阻抗线区域外围又没有阻挡物阻挡，因此位于阻抗线区域外侧边缘的阻抗线部分容易受到蚀刻液的冲击侵蚀，导致阻抗线的宽度变窄，并进而导致整个阻抗线的宽度均匀性差；现有技术中，为了保护阻抗线的宽度不因外围蚀刻液的侵蚀变小，采用人工手动使用毛刷刷蚀刻液的生产方式，这种生产方式不仅浪费人力物力，而且生产效率低。

事实上，无论是阻抗线的厚度均匀性，还是阻抗线的宽度均匀性，都会对阻抗线传输信号的质量造成直接影响。因此，在对阻抗线精度要求越来越高的潮流趋势下，如何研发一种能够提高阻抗线厚度均匀性和宽度均匀性的制作方法，是本领域技术人员亟待解决的技术难题。

发明内容

因此，本发明要解决的技术问题在于克服现有制作阻抗线的方法，在电镀时容易导致阻抗线厚度均匀性差的技术缺陷，从而提供一种能够在电镀时提高阻抗线的厚度均匀性的阻抗线制作方法。

本发明要解决的另一个技术问题在于现有制作阻抗线的方法，在电镀时容易导致阻抗线宽度均匀性差的技术缺陷，从而提供一种能够在电镀时提高阻抗线的宽度均匀性的阻抗线制作方法。

为此，本发明提供一种阻抗线的制作方法，包括如下步骤：

1）在线路板的最外层导电层上铺设一层第一保护膜，在对所述线路板进行电镀时，被所述第一保护膜覆盖的导电层部分不发生电镀作用；

2）在所述第一保护膜上划分至少一个阻抗线形状的阻抗线区域、分布在所述阻抗线区域外围的缓冲区域，以及位于所述阻抗线区域和所述缓冲区域之间的隔离区域；

3）将位于所述阻抗线区域和所述缓冲区域的所述第一保护膜去除，露出位于所述阻抗线区域和所述缓冲区域的第一导电层部分；

4）对所述线路板进行电镀，在所述第一导电层部分上电镀一层满足所述阻抗线厚度要求的铜层；

5）去除所述第一保护膜和被所述第一保护膜覆盖的第二导电层部分；

6）去除所述缓冲区域，完成所述阻抗线的制作。

所述缓冲区域为环绕所述阻抗线区域分布的闭合区域。

所述缓冲区域为宽度均匀的区域。

所述隔离区域为宽度均匀的区域。

所述阻抗线区域为宽度均匀的区域。

所述缓冲区域的宽度为所述阻抗线区域宽度的90-110%。

所述隔离区域的宽度为所述阻抗线区域宽度的90-110%。

所述步骤5）中，还包括在所述第一保护膜去除之前，对所述铜层进行镀锡保护的步骤。

在所述步骤5）中，在所述第一保护膜去除之后，使用蚀刻液将所述第二导电层蚀刻去除，并将镀在所述铜层上的锡去除。

所述步骤6）中，使用蚀刻液将所述缓冲区域去除。

在所述步骤6）中，在使用蚀刻液将所述缓冲区域去除之前，先在所述线路板的所述最外层铺设第二保护膜，保护所述阻抗线区域不被蚀刻液蚀刻，并露出所述缓冲区域，然后使用蚀刻液将所述缓冲区域蚀刻去除，最后将铺设的所述第二保护膜去除。

所述第二保护膜为曝光膜，在所述步骤6）中，通过对所述第二保护膜进行制作底片、曝光、显影的方式保护所述阻抗线区域并露出所述缓冲区域。

在所述步骤6）中，在对所述第二保护膜进行制作底片时，使所述第二保护膜的用于保护所述阻抗线区域部分的面积大于所述阻抗线区域的面积，以完全盖住所述阻抗线区域。

所述第一保护膜为曝光膜，在所述步骤1）、所述步骤2）和所述步骤3）中，通过对所述第一保护膜进行制作底片、曝光、显影的方式露出所述第一导电层部分和保护所述第二导电层部分。

本发明还提供一种阻抗线，其采用上述任一项所述的阻抗线制作方法制作而成。

本发明还提供一种线路板，其具有的阻抗线采用上述任一项所述的阻抗线制作方法制作而成。

本发明一种阻抗线的制作方法、阻抗线及线路板具有以下优点：

1.本发明阻抗线的制作方法，在阻抗线区域外围设置有用于在电镀时分散所述阻抗线区域的金属离子浓度的缓冲区域。当对线路板通电进行电镀时，位于缓冲区域的导电层部分与位于阻抗线区域的导电层部分同时吸引铜离子，从而能够分散位于阻抗线区域外侧边缘导电层部分的铜离子浓度，使铜层在阻抗线区域的导电层部分上均匀生成，从而得到厚度均匀性好的阻抗线；并且，由于缓冲区域和阻抗线区域之间设置隔离区域，进而通过隔离区域对阻抗线区域和缓冲区域进行隔离，避免电镀后的铜层将阻抗线区域和缓冲区域连接在一起。

2.本发明阻抗线的制作方法，将缓冲区域设置为环绕阻抗线区域分布的闭合区域，当对线路板进行电镀时，闭合设置的缓冲区域的外侧边缘能够更好的取代阻抗线区域的外侧边缘成为吸附更多铜离子的区域，从而消除位于阻抗线区域外侧边缘部分的导电层容易吸附较多铜离子，以致铜层生成过快、过厚的现象，有利于得到厚度均匀的阻抗线。

3.本发明阻抗线的制作方法，设置缓冲区域为宽度均匀的区域，能够使缓冲区域导电层均匀分担阻抗线区域导电层的铜离子浓度，使阻抗线区域导电层所吸附铜离子的浓度更均匀。

4.本发明阻抗线的制作方法，设置隔离区域为宽度均匀的区域，使缓冲区域与阻抗线区域之间的距离均匀，有利于缓冲区域导电层更均匀的分担阻抗线区域导电层所吸附铜离子的浓度，从而得到厚度均匀性更好的阻抗线。

5.本发明阻抗线的制作方法，设置缓冲区域的宽度为阻抗线区域宽度的90-110%，隔离区域的宽度为阻抗线区域宽度的90-110%，可得到厚度均匀性误差＜0.5mil的阻抗线，大大提升了阻抗线的厚度均匀性，从而使得阻抗线传输信号的能力得到大大增强。

6.本发明阻抗线的制作方法，在去除第一保护膜之前，对铜层进行镀锡保护可以保护镀锡部分铜层较少受到侵蚀液的侵蚀；在第一保护膜去除之后，使用蚀刻液将第二导电层部分去除时，电镀在缓冲区域导电层部分上的铜层位于阻抗线区域外围，能够阻挡并缓冲蚀刻液对阻抗线区域最外侧未被镀锡保护的导电层部分的流动冲击力，从而能够减少侵蚀液对阻抗线区域底部未被镀锡保护的导电层部分的侵蚀，有利于得到宽度均匀性好的阻抗线。本发明阻抗线的制作方法，不仅能够保证阻抗线的厚度均匀性和宽度均匀性，还能够用于规模化生产，提高生产效率。

7.本发明阻抗线的制作方法，使用第二保护膜覆盖保护住阻抗线部分，并将缓冲区域露出，使用蚀刻的方式将缓冲区域蚀刻去除，方法简单，且不会对阻抗线区域的铜层造成破坏，易于在工厂规模化实现。

8.本发明阻抗线的制作方法，设置第一保护膜为曝光膜，且在步骤1）、步骤2）和步骤3）中采用制作底片、曝光、显影的方式露出第一导电层部分和保护第二导电层部分，技术简单，实现方式方便快捷，生产效率高。

9.本发明阻抗线的制作方法，设置第二保护膜为曝光膜，且在步骤6）中采用制作底片、曝光、显影的方式保护阻抗线区域和露出缓冲区域，技术简单，实现方式方便快捷，生产效率高。

10.本发明阻抗线的制作方法，设置第二保护膜用于保护阻抗线部分的面积大于阻抗线部分的面积，有利于完全覆盖保护阻抗线，避免侵蚀液对阻抗线的侵蚀破坏，能够保护阻抗线的均匀性。

11.本发明还提供一种阻抗线以及具有该种阻抗线的线路板，因阻抗线采用上述制作方法制成，因而本发明的阻抗线以及线路板具有采用上述制作阻抗线方法所带来的所有优点。

本发明中，除进行特别说明外，阻抗线区域的宽度是指位于阻抗线区域内的阻抗线的宽度；缓冲区域的宽度是指缓冲区域最外侧边缘和最内侧边缘之间的最短距离；隔离区域的宽度是指阻抗线区域最外侧边缘与缓冲区域最内侧边缘之间的最短距离。

附图说明

图1是实施例1中在阻抗线区域外围设置缓冲区域后的结构示意图。

图2是设置有用于保护阻抗线区域图形底片的结构示意图。

图3是制作完成的阻抗线结构示意图。

图中附图标记表示为：1-阻抗线，2-阻抗线区域，3-缓冲区域，4-隔离区域。

具体实施方式

下面结合附图对本发明提供的一种阻抗线制作方法、阻抗线以及线路板做进一步的详细说明。

实施例1

本实施例提供一种阻抗线的制作方法，包括如下步骤：

1）在线路板的最外层导电层上铺设一层第一保护膜，在对上述线路板进行电镀时，被第一保护膜覆盖的导电层部分不发生电镀作用；

2）在第一保护膜上划分阻抗线1形状的阻抗线区域2，分布在阻抗线区域2外围的缓冲区域3，以及位于阻抗线区域2和缓冲区域3之间的隔离区域4（如图1所示）；其中，阻抗线区域2的宽度为1mm，缓冲区域3的宽度为1.1mm，隔离区域4的宽度为0.9mm；

3）将位于阻抗线区域2和缓冲区域3的第一保护膜去除，露出位于阻抗线区域2和缓冲区域3的第一导电层部分；

4）对线路板进行电镀，在上述第一导电层部分上电镀一层0.2mm厚的铜层；

5）去除第一保护膜和被第一保护膜覆盖的第二导电层部分；

6）去除上述缓冲区域3，完成阻抗线1的制作，制作完成的阻抗线1如图3所示。

当对线路板通电进行电镀时，位于缓冲区域3的导电层部分能够与位于阻抗线区域2的导电层部分同时吸引铜离子，从而能够分散位于阻抗线区域2外侧边缘导电层部分（如图1所示A部分和B部分）的铜离子浓度，使铜层在阻抗线区域2的导电层部分上均匀生成，并得到厚度均匀性好的阻抗线1。

上述步骤2）中，阻抗线区域2的宽度是指位于阻抗线区域2内的阻抗线1的宽度；缓冲区域3的宽度是指缓冲区域3最外侧边缘和最内侧边缘之间的最短距离；隔离区域4的宽度是指阻抗线区域2最外侧边缘与缓冲区域3最内侧边缘之间的最短距离。

缓冲区域3宽度的设置根据阻抗线区域2宽度的变化而变化，变化范围在阻抗线区域2宽度的±10%以内。隔离区域4的宽度的设置根据阻抗线区域2宽度的变化而变化，变化范围在阻抗线2宽度的±10%以内。在本实施例中，阻抗线区域2的宽度为1mm，因而缓冲区域3的宽度可以在0.9-1.1mm范围内自由选择，隔离区域4的宽度可以在0.9-1.1mm范围内自由选择。

作为阻抗线区域宽度的变形，阻抗线区域的宽度可根据需要设置，如0.1mm，0.5mm，0.8mm，1.1mm，1.4mm，1.5mm，1.7mm，1.8mm，2.0mm等等。

上述缓冲区域3、隔离区域4以及阻抗线区域2的宽度的上述特定设置，可使缓冲区域3在电镀时更均匀的分担阻抗线区域2的铜离子浓度，从而使分布在阻抗线区域2内的铜离子浓度更均匀，经电镀后，更有利于得到厚度均匀性好的阻抗线1。

上述缓冲区域3为环绕阻抗线区域2分布的闭合区域，当对线路板进行电镀时，闭合设置的缓冲区域3的外侧边缘能够更好的取代阻抗线区域2的外侧边缘成为吸附更多铜离子的区域，从而消除位于阻抗线区域2外侧边缘部分的导电层容易吸附较多铜离子，以致铜层生成过快、过厚的现象，有利于得到厚度均匀的阻抗线1。

在本实施例中，上述步骤1）、步骤2）以及步骤3）通过如下方式实现：

首先在线路板的最外层导电层上铺设一层曝光膜；然后制作底片，使底片上具有1:1比例的阻抗线区域2和缓冲区域3；最后使用底片对曝光膜进行曝光显影，从而去除掉覆盖阻抗线区域2和缓冲区域3的曝光膜。

在步骤1）、步骤2）和步骤3）中采用制作底片、曝光、显影的方式露出第一导电层部分和保护第二导电层部分，技术简单，实现方式方便快捷，生产效率高。

在本实施例中，上述步骤5）通过如下方式实现：先对电镀到第一导电层部分上的铜层镀锡，保护其不被侵蚀液侵蚀；接着将第一保护膜或曝光膜去除；再使用蚀刻液将第二导电层部分蚀刻去除；最后将镀在上述铜层上的锡去除。

在去除第一保护膜之前，对铜层进行镀锡保护可以保护镀锡部分铜层较少受到侵蚀液的侵蚀；在第一保护膜去除之后，使用蚀刻液将第二导电层部分去除时，电镀在缓冲区域3导电层部分上的铜层位于阻抗线区域2外围，能够阻挡并缓冲蚀刻液对阻抗线区域2最外侧未被镀锡保护导电层部分的流动冲击力，从而能够减少侵蚀液对阻抗线区域2底部未被镀锡保护的铜层部分的侵蚀，有利于得到宽度均匀性好的阻抗线。

在本实施例中，上述步骤6）通过如下方式实现：先在线路板的最外层上铺设第二保护膜，保护阻抗线区域2不被蚀刻液蚀刻，并露出缓冲区域3，然后使用蚀刻液将缓冲区域3蚀刻去除，最后将铺设的第二保护膜去除，从而制作完成阻抗线1（如图3所示）。

具体实现方法为：先在线路板的最外层导电层上铺设一层曝光膜作为第二保护膜；然后制作底片，使底片上具有1:1比例的阻抗线区域2（如图2所示阴影部分）；接着使用底片对曝光膜进行曝光显影，保留覆盖阻抗线区域2的曝光膜部分；再使用蚀刻液将未被曝光膜覆盖的缓冲区域3蚀刻去除；最后将铺设的曝光膜去除，从而完成阻抗线1的制作。

在步骤6）中采用制作底片、曝光、显影的方式保护阻抗线区域和露出缓冲区域，技术简单，实现方式方便快捷，生产效率高。

作为对本实施例的一种改进，在上述步骤6）中，制作底片时，使底片上阻抗线区域2的面积大于线路板上阻抗线区域2的面积，使曝光显影后的曝光膜能够在露出缓冲区域的同时，完全覆盖住阻抗线区域2，从而完全保护阻抗线区域2不被侵蚀液侵蚀。

实施例2

本实施例提供一种阻抗线的制作方法，其是在实施例1基础上的改进，区别在于：在步骤2）中，所述阻抗线区域2的宽度均匀，所述阻抗线区域2的宽度为1.0mm，缓冲区域3的宽度与阻抗线区域2的宽度相同，经本实施例制作得到的阻抗线厚度均匀性更高。

作为阻抗线区域宽度的变形，阻抗线区域2的宽度可根据需要设置，如0.1mm，0.5mm，0.8mm，1.1mm，1.4mm，1.5mm，1.7mm，1.8mm，2.0mm等等。

将缓冲区域3的宽度设置为与阻抗线区域2的宽度相同，可使缓冲区域3和阻抗线区域2在电镀时具有相当的吸附铜离子的能力，使位于阻抗线区域2的导电层部分所吸附铜离子的浓度基本均匀一致，并进一步使铜层在阻抗线区域2上的生成速度更加均匀一致，从而能够得到厚度更加均匀的阻抗线1。

设置缓冲区域3的宽度与阻抗线区域2的宽度相同，还能够避免因缓冲区域3的宽度远远小于或大于阻抗线区域2的宽度，导致缓冲区域3吸附铜离子的能力远远小于或大于阻抗线区域2吸附铜离子浓度的能力，并进一步导致铜离子分布不均和铜层在阻抗线区域2的不同位置生成速度不一致的现象。

实施例3

本实施例提供一种阻抗线的制作方法，其是在实施例1基础上的改进，区别在于：在步骤2）中，所述阻抗线区域2的宽度均匀，且所述隔离区域4的宽度均匀，两者的宽度均为1.0mm。经本实施例制作得到的阻抗线厚度均匀性更高。

作为阻抗线区域宽度的变形，阻抗线区域2的宽度可根据需要设置，如0.1mm，0.5mm，0.8mm，1.1mm，1.4mm，1.5mm，1.7mm，1.8mm，2.0mm等等。

设置隔离区域4为宽度均匀的区域，使缓冲区域3与阻抗线区域2之间的距离均匀，有利于缓冲区域3导电层更均匀的分担阻抗线区域2导电层所吸附铜离子的浓度，从而得到厚度均匀性更好的阻抗线。

实施例4

本实施例提供一种阻抗线的制作方法，其是在实施例1基础上的改进，区别在于：在步骤2）中，所述阻抗线区域2的宽度均匀，所述缓冲区域3的宽度均匀，且所述隔离区域4的宽度也均匀，且三者的宽度均为1.0mm。经本实施例制作得到的阻抗线厚度均匀性更高。

作为阻抗线区域宽度的变形，阻抗线区域2的宽度可根据需要设置，如0.1mm，0.5mm，0.8mm，1.1mm，1.4mm，1.5mm，1.7mm，1.8mm，2.0mm等等。

将缓冲区域3、隔离区域4的宽度设置为与阻抗线区域2的宽度相同，可使缓冲区域3和阻抗线区域2在电镀时具有非常接近的吸附铜离子的能力，使位于阻抗线区域2的导电层部分所吸附铜离子的浓度更为均匀一致，使铜层在阻抗线区域2上的生成速度均匀一致，能够得到厚度均匀性更好的阻抗线1。

设置缓冲区域3、隔离区域4的宽度与阻抗线区域2的宽度相同，能够最大程度避免因缓冲区域3吸附铜离子能力小于或大于阻抗线区域2吸附铜离子能力，所导致铜离子在阻抗线区域2的不同导电层位置密度不同的情况，使得位于阻抗线区域2内的导电层能够同步等速生成铜层。

实施例5

本实施例提供一种阻抗线，其采用实施例1或2或3或4中任一项所述的方法制备而成。

本实施例提供的阻抗线，因采用实施例1或2或3或4中所述的方法制备而成，因而具有上述制作方法带来的所有优点，本实施例的阻抗线厚度均匀性和宽度均匀性都得到了提高，传输信息的能力大大增强，因而能够用于更为精密的设备，且能够保证好的信息传导效果。

实施例6

本实施例提供一种线路板，所述线路板的阻抗线采用实施例1或2或3或4中任一项所述的方法制备而成。

本实施例提供的线路板，因其阻抗线采用实施例1或2或3或4中所述的方法制备而成，因而具有上述制作方法带来的所有优点，本实施例的线路板所具有阻抗线的厚度均匀性和宽度均匀性都得到了提高，传输信息的能力大大增强，因而能够用于更为精密的设备，且能够保证好的信息传导效果。

显然，上述实施例仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (16)

1.一种阻抗线的制作方法，其特征在于：

包括如下步骤：

1）在线路板的最外层导电层上铺设一层第一保护膜，在对所述线路板进行电镀时，被所述第一保护膜覆盖的导电层部分不发生电镀作用；

2）在所述第一保护膜上划分至少一个阻抗线（1）形状的阻抗线区域（2）、分布在所述阻抗线区域（2）外围的缓冲区域（3），以及位于所述阻抗线区域（2）和所述缓冲区域（3）之间的隔离区域（4）；

3）将位于所述阻抗线区域（2）和所述缓冲区域（3）的所述第一保护膜去除，露出位于所述阻抗线区域（2）和所述缓冲区域（3）的第一导电层部分；

4）对所述线路板进行电镀，在所述第一导电层部分上电镀一层满足所述阻抗线（1）厚度要求的铜层；

5）去除所述第一保护膜和被所述第一保护膜覆盖的第二导电层部分；

6）去除所述缓冲区域（3），完成所述阻抗线（1）的制作。

2.根据权利要求1所述阻抗线的制作方法，其特征在于：所述缓冲区域（3）为环绕所述阻抗线区域（1）分布的闭合区域。

3.根据权利要求1或2所述阻抗线的制作方法，其特征在于：所述缓冲区域为宽度均匀的区域。

4.根据权利要求3所述阻抗线的制作方法，其特征在于：所述隔离区域为宽度均匀的区域。

5.根据权利要求4所述阻抗线的制作方法，其特征在于：所述阻抗线区域为宽度均匀的区域。

6.根据权利要求5所述阻抗线的制作方法，其特征在于：所述缓冲区域的宽度为所述阻抗线区域宽度的90-110%。

7.根据权利要求6所述阻抗线的制作方法，其特征在于：所述隔离区域的宽度为所述阻抗线区域宽度的90-110%。

8.根据权利要求1-7中任一项所述阻抗线的制作方法，其特征在于：所述步骤5）中，还包括在所述第一保护膜去除之前，对所述铜层进行镀锡保护的步骤。

9.根据权利要求8所述阻抗线的制作方法，其特征在于：在所述步骤5）中，在所述第一保护膜去除之后，使用蚀刻液将所述第二导电层蚀刻去除，并将镀在所述铜层上的锡去除。

10.根据权利要求9所述阻抗线的制作方法，其特征在于：所述步骤6）中，使用蚀刻液将所述缓冲区域去除。

11.根据权利要求10所述阻抗线的制作方法，其特征在于：在所述步骤6）中，在使用蚀刻液将所述缓冲区域去除之前，先在所述线路板的所述最外层铺设第二保护膜，保护所述阻抗线区域（2）不被蚀刻液蚀刻，并露出所述缓冲区域（3），然后使用蚀刻液将所述缓冲区域（3）蚀刻去除，最后将铺设的所述第二保护膜去除。

12.根据权利要求11所述阻抗线的制作方法，其特征在于：所述第二保护膜为曝光膜，在所述步骤6）中，通过对所述第二保护膜进行制作底片、曝光、显影的方式保护所述阻抗线区域（2）并露出所述缓冲区域（3）。

13.根据权利要求12所述阻抗线的制作方法，其特征在于：在所述步骤6）中，在对所述第二保护膜进行制作底片时，使所述第二保护膜的用于保护所述阻抗线区域（2）部分的面积大于所述阻抗线区域（2）的面积，以完全盖住所述阻抗线区域（2）。

14.根据权利要求1-13中任一项所述阻抗线的制作方法，其特征在于：所述第一保护膜为曝光膜，在所述步骤1）、所述步骤2）和所述步骤3）中，通过对所述第一保护膜进行制作底片、曝光、显影的方式露出所述第一导电层部分和保护所述第二导电层部分。

15.一种阻抗线，其特征在于：采用权利要求1-14中任一项所述的阻抗线制作方法制作而成。

16.一种线路板，其特征在于：线路板的阻抗线（1）采用权利要求1-14中任一项所述的阻抗线制作方法制作而成。