CN105702737A - 连接有负电容的多栅FinFET及其制造方法及电子设备 - Google Patents

连接有负电容的多栅FinFET及其制造方法及电子设备 Download PDF

Info

Publication number
CN105702737A
CN105702737A CN201610082481.4A CN201610082481A CN105702737A CN 105702737 A CN105702737 A CN 105702737A CN 201610082481 A CN201610082481 A CN 201610082481A CN 105702737 A CN105702737 A CN 105702737A
Authority
CN
China
Prior art keywords
fin
layer
gate
substrate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610082481.4A
Other languages
English (en)
Other versions
CN105702737B (zh
Inventor
朱慧珑
朱正勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610082481.4A priority Critical patent/CN105702737B/zh
Publication of CN105702737A publication Critical patent/CN105702737A/zh
Priority to PCT/CN2016/087249 priority patent/WO2017133169A1/zh
Priority to US16/054,809 priority patent/US10797178B2/en
Application granted granted Critical
Publication of CN105702737B publication Critical patent/CN105702737B/zh
Priority to US17/005,088 priority patent/US11569388B2/en
Priority to US17/005,097 priority patent/US11245035B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种多栅FinFET及其制造方法及包括该FinFET的电子设备，其中所述多栅FinFET的栅极之一与负电容连接。根据实施例，FinFET可以包括：在衬底上沿第一方向延伸的鳍；在衬底上鳍的第一侧沿与第一方向相交的第二方向延伸从而与鳍相交的第一栅；在衬底上鳍的与第一侧相对的第二侧沿第二方向延伸从而与鳍相交且与第一栅相对的第二栅；以及在金属化叠层中形成且连接到第二栅的负电容器。

Description

连接有负电容的多栅FinFET及其制造方法及电子设备
技术领域
本公开涉及半导体技术，更具体地，涉及一种多栅鳍式场效应晶体管(FinFET)及其制造方法及包括该FinFET的电子设备，其中该多栅FinFET的栅极之一与负电容连接。
背景技术
亚阈值摆幅(Sub-thresholdSwing，SS)是金属氧化物半导体场效应晶体管(MOSFET)的一项重要性能参数，其大于零，且希望其越小越好。目前，在室温条件下SS的极限值约为60mV/dec，且难以随着器件尺寸的缩小而降低。期望能够实现更小的SS，以改善器件性能。
发明内容
本公开的目的至少部分地在于提供一种具有多个栅极且其中一个栅极连接有负电容的鳍式场效应晶体管(FinFET)及其制造方法以及包括该FinFET的电子设备。
根据本公开的一个方面，提供了一种FinFET，包括：在衬底上沿第一方向延伸的鳍；在衬底上鳍的第一侧沿与第一方向相交的第二方向延伸从而与鳍相交的第一栅；在衬底上鳍的与第一侧相对的第二侧沿第二方向延伸从而与鳍相交且与第一栅相对的第二栅；以及在金属化叠层中形成且连接到第二栅的负电容器。
根据本公开的另一方面，提供了一种电子设备，包括上述FinFET形成的集成电路。
根据本公开的再一方面，提供了一种制造FinFET的方法，包括：在衬底上形成沿第一方向延伸的鳍；在衬底上鳍的第一侧和第二侧分别形成沿与第一方向相交的第二方向延伸且与鳍相交的第一栅以及与第一栅相对的第二栅；以及在金属化叠层中形成与第二栅连接的负电容器。
根据本公开的实施例，可以对FinFET(例如，体FinFET或SOIFinFET)形成分离的第一栅和第二栅，在第二栅上可以连接有负电容器。通过这种负电容器，可以使得在第二栅处总的电容为负值，从而可以有效降低亚阈值摆幅(SS)。另一方面，第一栅可以不连接负电容器。通过第一栅，可以有效降低关断电流。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1是示出了根据本公开实施例的鳍式场效应晶体管(FinFET)的示意电路图；
图2(a)-2(q)是示出了根据本公开实施例的制造FinFET的流程中部分阶段的截面图；
图3(a)-3(m)是示出了根据本公开另一实施例的制造FinFET的流程中部分阶段的截面图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
图1是示出了根据本公开实施例的鳍式场效应晶体管(FinFET)的示意电路图。
如图1所示，根据该实施例的FinFET100包括第一栅(G1)、第二栅(G2)、源极(S)和漏极(D)。在此，FinFET100形成为多栅结构，例如第一栅G1可以是控制栅，第二栅G2可以是背栅，反之亦然。根据本公开的实施例，FinFET100可以包括在衬底上沿第一方向延伸的鳍，第一栅G1和第二栅G2可以沿与第一方向相交的第二方向延伸，以便与鳍相交。第一栅和第二栅彼此相对，且均可以影响鳍中形成的沟道区。源区S和漏区D可以形成在沟道区两侧，例如形成于鳍的端部或者形成于在鳍的端部上外延的另外半导体层中。在此，第一栅和第二栅可以在第二方向上实质上对准，且彼此分隔开(例如，通过之间的鳍以及可选地还通过鳍顶部的电介质层)。
根据本公开的实施例，第一栅G1和第二栅G2可以具有实质上相同的叠层配置。例如，第一栅G1和第二栅G2各自均可以包括栅介质和栅电极层的叠层(例如，高K/金属栅叠层)。根据实施例，栅介质和栅电极层之间可以插入功函数调节层。
如本领域技术人员所知，第一栅G1(特别是由于其中的栅介质层)将导致第一栅电容，在此以Cg来表示；同样，第二栅(特别是由于其中的栅介质层)将导致第二栅电容1031，在此以C来表示。这种第一栅电容Cg和第二栅电容C是器件固有的电容。
根据本公开的实施例，可以在第二栅G2上串联连接负电容器1033。因此，负电容器1033表现为与第二栅电容1031相串联。一般地，电容器包括极板-电介质层-极板的配置，电介质层可以储存电荷。常规的电容器呈“正”电容特性，即，当电介质层储存的电荷增多时，两个极板间的电压增大。在本公开中，将这种电介质层称作常规电介质层，或者直接简称为电介质层，这与该术语在本领域的常规含义相同。与此不同，某些材料在一定状态下，可以呈现“负”电容特性，即，随着其中储存的电荷增多，极板间的电压反而表现为降低。这种材料称作“负电容材料”。例如，某些铁电材料(例如含Zr、Ba或Sr的材料，如HfZrO2、BaTiO3、KH2PO4或NBT或其任意组合等)在到达某一临界电场时，可发生极化现象。极化使得大量的束缚电荷瞬间积累在材料的表面，使铁电材料两端的电压减小。
由于串联关系，第二栅G2处的总电容Ct可以表示为：
Ct＝|Cn|C/(|Cn|-C)，
其中，C是第二栅电容1031的电容值，Cn是负电容器1033的电容值(如上所述，为负值)，|Cn|表示Cn的绝对值。
如果第一栅G1是控制栅(此时，第二栅G2可以是背栅)，则亚阈值摆幅(SS)可以表示为：
SS≈60(1+Ct/Cg)mV/dec。
根据上式可以看出，当Ct＜0时，可以实现小于60mV/dec的SS。因此，优选地，|Cn|＜C。另外，当SS大于零且数值越小时，器件性能越佳。因此，优选地|Ct|近似等于(或者说，略小于)Cg。此时(1/Ct+1/Cg)小于零，故第一栅G1与第二栅G2之间的总电容小于零，此时晶体管是不稳定的，也即具有电滞性。
备选地，如果第二栅G2是控制栅(此时，第一栅G1可以是背栅)，则SS可以表示为：
SS≈60(1+Cg/Ct)mV/dec。
根据上式可以看出，当Ct＜0时，也可以实现小于60mV/dec的SS。因此，优选地，|Cn|＜C。同理，当SS大于零且数值越小时，器件性能越佳。因此，优选地|Ct|近似等于(或者说，略大于)Cg。此时(1/Ct+1/Cg)大于零，故第一栅G1与第二栅G2之间的总电容大于零，此时晶体管是稳定的，没有电滞性，是通常晶体管优先的工作状态。
根据本公开的实施例，负电容器可以形成为沟槽电容器的形式。在有限的面积中，沟槽电容器可以增大电容器相对的极板面积，并因此增大电容值。例如，可以金属化叠层的一层或多层中形成沟槽，并在沟槽中形成负电容器(例如，通过在沟槽中形成第一导电层-负电容材料层-第二导电层的叠层)。电容器叠层配置中的层可以沿着沟槽的侧壁和底壁延伸。
各导电层(第一导电层、第二导电层等)可以包括各种合适的导电材料，例如金属、金属氮化物等，或它们的叠层配置。为了更好地与半导体工艺相兼容，导电材料可以包括半导体工艺中用来形成导电接触的材料，例如导电性的扩散阻挡材料如TiN以及金属电极材料如W等。金属电极材料可以形成低欧姆接触，从而适于需要与其他部件形成连接的导电层。另外，为了避免金属电极材料的扩散，可以与之配合使用导电性扩散阻挡材料层。
这种FinFET可以如下来制造。例如，可以在衬底上形成沿第一方向延伸的鳍。衬底可以是体(bulk)半导体衬底或者绝缘体上半导体(SOI)衬底。在衬底上鳍的第一侧可以形成沿与第一方向相交的第二方向延伸以便与鳍相交的第一栅，且在衬底上鳍的与第一侧相对的第二侧形成沿第二方向延伸以便与鳍相交且与第一栅相对的第二栅。
在第一栅和第二栅具有实质上相同叠层配置的情况下，它们可以在相同的处理中来制作。例如，可以在形成有鳍的衬底上(包括鳍的第一侧和第二侧)形成用于栅的叠层，然后将该叠层分成分处于鳍的第一侧和第二侧的两部分(例如，这可以简单地通过回蚀该叠层来实现)。然后，可以将已经分开的叠层构图为最终的栅形状。在构图时，可以利用沿第二方向延伸且跨过鳍的相同掩模，这样可以实现第一栅和第二栅在第二方向上实质上的自对准。
当然，本公开不限于，例如第一栅和第二栅也可以具有不同的叠层配置。这种情况下，可以对鳍的第一侧和第二侧分别进行处理。例如，可以在第一侧形成第一栅所需的叠层，而在第二侧形成第二栅所需的叠层，并对它们进行构图来形成最终的栅形状。本领域存在多种方式来在衬底上的不同区域形成不同材料。
根据实施例，可以利用替代栅工艺。具体地，可以在衬底上形成沿第二方向延伸以便与鳍相交的牺牲栅。该牺牲栅可以包括位于鳍的第一侧的第一部分以及位于鳍的第二侧的第二部分。可以(例如，通过选择性刻蚀)去除牺牲栅的第一部分，以在由于该第一部分的去除而留下的空间中形成第一栅；并可以(例如，通过选择性刻蚀)去除牺牲栅的第二部分，以在由于该第二部分的去除而留下的空间中形成第二栅。如上所述，在第一栅和第二栅具有实质上相同叠层配置的情况下，牺牲栅的第一部分和第二部分可以由相同的牺牲材料层形成，它们的去除可以通过相同的刻蚀配方同时完成，向由于它们的去除而留下的空间中填入第一栅和第二栅也可以同时进行。
对于第二栅，可以形成与之串联连接的负电容器。例如，负电容器可以形成于金属化叠层中(例如，形成为沟槽电容器的形式)，并可以通过金属化互连而连接到第二栅。
本公开的技术可以各种方式来呈现，以下将描述其中一些示例。
图2(a)-2(q)是示出了根据本公开实施例的制造FinFET的流程中部分阶段的截面图。
如图2(a)所示，提供衬底1001。在此，以硅晶片为例进行描述，以便说明体FinFET的情况。但是，本公开不限于此，而是可以适用于其他各种形式的衬底。
在衬底1001中，可以形成阱区1003。例如，可以通过离子注入，并进行退火来形成这种阱区。如果要形成n型器件，则可以形成p型阱区；或者，如果要形成p型器件，则可以形成n型阱区。例如，可以通过向衬底1001中注入n型离子如P或As等来形成n型阱区，注入p型离子如BF2或In等来形成p型阱区。在该示例中，阱区1003位于衬底1001内部。
在形成有阱区1003的衬底1001上，可以通过对衬底1001进行构图来形成沿第一方向(在该示例中，垂直于纸面的方向)延伸的鳍。
根据本公开的实施例，可以通过图形转移技术来形成鳍。具体地，可以在衬底1001上，可以通过例如淀积如化学气相淀积(CVD)、原子层淀积(ALD)等，形成非晶硅层1007。另外，在形成这些材料层之前，可以通过例如淀积，在衬底1001的表面上形成刻蚀阻挡层1005。例如，刻蚀阻挡层1005可以包括氧化物(例如，氧化硅)，厚度为约1～5nm；非晶硅层1007的厚度可以为约50～150nm。
然后，如图2(b)所示，可以在非晶硅层1007上形成例如通过光刻(曝光、显影)构图的光刻胶PR1，然后再以该光刻胶PR1为掩模，对非晶硅层1007进行构图如反应离子刻蚀(RIE)。RIE可以停止于刻蚀阻挡层1005。之后，可以去除光刻胶PR1。构图后的非晶硅层1007可以具有沿第一方向延伸的侧壁，该侧壁的位置对应于随后将要形成的鳍的一个侧壁。
接着，如图2(c)所示，可以在构图后的非晶硅层1007的侧壁上形成侧墙(spacer)1011。例如，侧墙1011可以包括氮化物，宽度(图中水平方向的维度)为约5～30nm。这种侧墙例如可以通过以大致共形的方式淀积一层氮化物层，然后以大致垂直于衬底表面的方向对淀积的氮化物层进行RIE，以去除其横向延伸部分而留下其竖直延伸部分来形成。侧墙1011所占区域对应于将要形成鳍的区域。之后，可以通过选择性刻蚀如RIE，去除非晶硅层1007。这样，得到了沿第一方向延伸的侧墙1011，该侧墙可以充当用来形成鳍的硬掩模。当然，还可以对侧墙1011进一步构图如RIE，以限定其沿第一方向的长度。
随后，如图2(d)所示，可以侧墙1011为掩模，对衬底1001进行构图，来形成鳍。具体地，可以通过例如RIE，依次对刻蚀阻挡层1005和衬底1001进行选择性刻蚀。优选地，对衬底1001的刻蚀可以进行到阱区1003中。
这样，相对于侧墙1011下方的部分，衬底其余部分的表面下凹，从而在衬底1001上形成突出的鳍F。
当然，形成鳍的方式不限于此。例如，可以通过在衬底1001上形成与将要形成的鳍的形状相对应的光刻胶，并利用光刻胶对衬底1001进行构图如RIE来形成鳍。
接着，可以在形成有鳍的衬底上形成与鳍相交的栅。在以下的描述中，以替代栅工艺为例。
在本示例(即，硅晶片)中，为隔离栅和衬底，可以先形成隔离层。具体地，如图2(e)所示，可以通过例如淀积如CVD，在衬底上形成氧化物层1013，并对该氧化物层进行平坦化处理如化学机械抛光(CMP)。平坦化处理可以停止于侧墙1011。接着，如图2(f)所示，可以对氧化物层1013进行回蚀(例如，通过湿法腐蚀如稀释HF酸，或者通过HF蒸气)，以形成隔离层。隔离层1013的顶面低于鳍F的顶面，且优选地不低于阱区1003的表面。
此外，为改善器件性能，还可以形成穿通阻止(PTS)层。例如，如图2(f)中的箭头所示，可以大致垂直于衬底表面的方向，进行离子注入。对于将要形成的n型器件，可以注入p型离子；而对于将要形成的p型器件，可以注入n型离子。可以控制离子注入的能量，使得其基本上不能穿透衬底1001上方的各层而直接到达衬底1001中。但是，由于隔离层1013对注入离子的散射，可以有一部分被散射的离子进入衬底1001中，如图中的倾斜箭头所示。可以进行退火激活离子，从而这些散射离子可以在衬底1001中形成掺杂区1015，如图2(g)所示，该掺杂区随后可以充当PTS。由于该掺杂区1015是由于隔离层1013的散射导致的，因此其顶面可以与隔离层1013的顶面大致齐平(或者由于向上的散射和/或扩散因素而略高)。
接着，如图2(h)所示，可以在隔离层1013上形成牺牲材料层1019。例如，可以通过淀积形成多晶硅，并对淀积的多晶硅层进行平坦化处理如CMP，CMP可以停止于侧墙1011；然后，对多晶硅层进行回蚀，来形成牺牲材料层1019。在此，牺牲材料层1019的顶面优选地高于鳍F的顶面。这样，随后在替代栅工艺中可以确保有一部分侧墙1011可以留于鳍的顶部。另外，还可以确保随后形成的第一栅和第二栅可以与鳍的侧壁的整个高度相接。另一方面，第一牺牲材料层1019的顶面优选地低于侧墙1011的顶面，这有助于分离第一栅和第二栅。即，牺牲材料层1019的顶面可以位于侧墙1011的顶面和底面之间。另外，在形成牺牲材料层1019之前，可以在鳍F的侧壁上形成界面层1017。例如，界面层1017可以包括氧化物，厚度为约1～3nm。在该示例中由于均为氧化物，之后将界面层1017和刻蚀阻挡层1005一体示出为1017。
然后，可以对牺牲材料层1019进行构图，以形成牺牲栅。例如，如图2(i)的俯视图和2(i′)的截面图(沿图2(i)中AA′线的截面图)所示，可以在牺牲材料层1019上形成光刻胶PR2，该光刻胶PR2可以通过光刻(例如，曝光、显影等)而形成与将要形成的牺牲栅相对应的形状。具体地，如图2(i)和2(i′)所示，可以将光刻胶PR2构图为沿与鳍F(由侧墙1011限定)相交(例如，垂直)的方向(图中水平方向)延伸的条状。然后，如图2(j)所示，可以构图后的光刻胶PR2为掩模，对牺牲材料层1019进行选择性刻蚀如RIE。这样，牺牲材料层1019构成牺牲栅，该牺牲栅如构图后的光刻胶PR2呈沿着与鳍F相交(例如，垂直)的方向延伸的条状。
在如上所述形成鳍F和牺牲栅1019之后，可以进行器件其他部分的制造。例如，可以在牺牲栅的侧壁上形成栅侧墙，可以进行源/漏注入(或者通过外延半导体层来形成应变源/漏)等等。本领域技术人员熟知利用替代栅工艺的FinFET制造，在此不再赘述。
然后，可以去除牺牲栅，以形成最终的栅结构，包括第一栅和第二栅。
具体地，如图2(k)所示，可以在隔离层1013上形成进一步的电介质层1031(例如，氧化物)。例如，可以在图2(j)所示的结构上淀积氧化物，然后对其进行平坦化处理如CMP，来形成电介质层1031。CMP可以停止于牺牲材料层1019，从而露出牺牲材料层1019，以便随后将它们置换。如上所述，由于牺牲材料层1019的顶面高于鳍F的顶面，因此CMP之后一部分侧墙1011留于鳍F的顶部。鳍F及其顶部的侧墙1011将牺牲材料层1019分为位于鳍F第一侧(例如，图中左侧)和第二侧(例如，图中右侧)的两部分。
接着，如图2(l)所示，可以通过选择性刻蚀(例如，利用TMAH溶液)，去除牺牲材料层1019。这样，在鳍F的第一侧和第二侧(图中右侧)留下了栅槽(未示出，为牺牲材料层1019原本所占据的空间)。然后，可以在栅槽中填充用于栅的材料叠层。例如，可以依次形成栅介质层1045-1/1045-2和第一栅电极层1047-1/1047-2。例如，栅介质层可以包括高K栅介质如HfO2，厚度为约1～5nm；栅电极层可以包括导电金属如W。例如，可以通过依次以大致共形的方式淀积栅介质层，并淀积栅电极层以填满栅槽，然后进行平坦化处理如CMP(可以侧墙1011为停止点)，来向栅槽中填充这些层。在形成栅介质层之前，可以先重构界面层。另外，在栅介质层和栅电极层之间，还可以形成栅功函数调节层(未示出)。
这样，分别在鳍F的第一侧形成了第一栅(1045-1、1047-1)，在鳍F的第二侧形成了第二栅(1045-2、1047-2)。例如，第一栅和第二栅之一可以用作控制栅，另一个可以用作背栅。
接着，可以形成金属化叠层。
例如，如图2(m)所示，可以在图2(l)所示的结构上例如通过淀积形成层间电介质层1049(例如，氧化物)。在与第一栅相对应的位置处，可以形成接触部1051-1。接触部例如可以通过刻蚀层间电介质层形成接触孔，并在接触孔中填充导电材料层(例如，W)来形成。同样地，可以在与源/漏区(未示出)相对应的位置处，形成接触部。当然，也可以先在接触孔的侧壁和底壁上先形成(导电性)扩散阻挡层如TiN，然后再填充导电材料。
在层间电介质层1049中，可以形成负电容器。
例如，如图2(n)所示，可以在形成有接触部的层间电介质层1049上形成光刻胶PR3。可以通过光刻，将该光刻胶PR3构图为露出层间电介质层1049的一部分，此后将在该部分中形成负电容器。可以通过调节光刻胶PR3所露出部分的大小，来调节随后形成的负电容器的电容。然后，可以构图的光刻胶PR3为掩模，对层间电介质层1049进行选择性刻蚀如RIE，直至露出第二栅(具体地，其栅电极层1047-2)，从而在层间电介质层1049中形成沟槽R1。在此，接触孔R1优选地偏向与第一栅相反的一侧(图中右侧)。之后，可以去除光刻胶PR3。
随后，可以向沟槽R1中填充各种材料层，来形成负电容器。例如，如图2(o)所示，可以依次在沟槽R1中形成第一导电层-负电容材料层-第二导电层的叠层配置。在图2(o)的示例中，第一导电层可以包括TiN层1033(例如，厚度为约1-5nm，可以通过ALD来形成)。该TiN层1033一方面由于其导电性而充当负电容器的一个极板，一方面也可以用作扩散阻挡层。如果需要的话(例如，为了降低接触点电阻)，第一导电层还可以包括低欧姆电阻的一层或多层欧姆接触层如金属(例如，W等)。负电容材料层可以包括HfZrO2层1035(例如，厚度为约2～100nm，可以通过ALD来形成)。第二导电层可以包括TiN层1037(例如，厚度为约约1-5nm，可以通过ALD来形成)和欧姆接触层1039(例如，金属如W，可以通过ALD或CVD来形成)，充当电容器的另一个极板。在此，TiN层1037主要用作扩散阻挡层(可以省略)，欧姆接触层1039可以与随后形成的其他接触部件(例如，参见图2(q)所示的1055-2)接触。例如，可以通过依次以大致共形的方式淀积TiN层1033、HfZrO2层1035和TiN层1037，并淀积欧姆接触层1039以填满沟槽R1，然后进行平坦化处理例如CMP，来向沟槽R1中填充这些层。
在该示例中，负电容器(1033、1035、1037、1039)的一个极板(1033)直接接触栅电极层1047-2，并因此连接到第二栅。
接着，还可以形成金属化叠层中的其他层。在该示例中，由于在层间电介质层1049的上一层中形成金属互连(参见图2(q))的形式，可以先如图2(p)所示，可以通过选择性刻蚀如RIE，对TiN层1033、HfZrO2层1035和TiN层1037进行回蚀，使得它们下凹。随后，如图2(q)所示，在层间电介质层1049上形成另一层间电介质层1053(例如，氧化物)。在该层间电介质层1053中，可以形成于接触部1051-1以及欧姆接触层1039相对应的金属互连1055-1和1055-2。金属互连1055-1和1055-2可以在层间电介质层1053中按一定路线延伸，从而将接触部1051-1以及欧姆接触层1039(负电容器的另一个极板)电连接到其他部件。由于TiN层1033、HfZrO2层1035和TiN层1037下凹且下凹处被层间电介质层1053填充，可以避免它们与金属互连1055-2之间不必要的电连接。
在以上示例中，沟槽R1偏向第二栅的一侧(图中右侧)。当然，本公开不限于此。例如，沟槽R1也可以位于第二栅正上方(沟槽R1的宽度小于第二栅的宽度)。另外，在层间电介质层1053中可以形成导电通道(via)(可以在再上一层中形成金属互连)，导电通道可以分别对准接触部1051-1和栅电极层1047-2等。这种情况下，没有必要如上所述使TiN层1033、HfZrO2层1035和TiN层1037下凹。此外，负电容器也可以形成于金属化叠层中的更上层，并通过导电通道和/或金属互连而连接到第二栅。
图3(a)-3(m)是示出了根据本公开另一实施例的制造FinFET的流程中部分阶段的截面图。
如图3(a)所示，提供衬底2001。在此，以SOI衬底为例进行描述，以便说明SOIFinFET的情况。具体地，SOI衬底2001可以包括基底衬底2001-1(例如，硅)、埋入绝缘层2001-2(例如，氧化物)和SOI层2001-3(例如，硅)。
在衬底2001上，可以依次形成刻蚀阻挡层2005和非晶硅层2007。对于刻蚀阻挡层2005和非晶硅层2007，可以参见以上对刻蚀阻挡层1005和非晶硅层1007的描述。
如图3(b)所示，可以利用构图的光刻胶PR4，对非晶硅层2007进行构图如RIE以形成沿第一方向延伸的侧壁，该侧壁的位置对应于随后将要形成的鳍的一个侧壁。RIE可以停止于刻蚀阻挡层2005。对此，可以参见以上结合图2(b)的描述。
然后，可以形成用于限定鳍的硬掩模。例如，如图3(c)所示，可以在构图后的非晶硅层2007的侧壁上形成侧墙2011。对此，可以参见以上结合图2(c)的描述。
随后，如图3(d)所示，可以侧墙2011为掩模，依次对刻蚀阻挡层2005(如果有的话)以及衬底2001(具体地，SOI层2001-3)进行选择性刻蚀如RIE，来形成鳍。在此，对衬底2001的刻蚀可以停止于埋入绝缘层2001-2。
这样，相对于侧墙2011下方的部分，衬底其余部分的表面下凹，从而在衬底2001上形成突出的鳍F。接着，可以在形成有鳍的衬底上形成与鳍F相交的栅。由于该示例涉及SOI衬底，因此无需单独形成隔离层。
如图3(e)所示，可以在埋入绝缘层2001-2上形成牺牲材料层2019。另外，在形成牺牲材料层2019之前，可以在鳍F的侧壁上形成界面层2017。对此，例如可以参见以上结合图2(h)的描述。
然后，可以对牺牲材料层2019进行构图，以形成牺牲栅。
为此，如图3(f)的俯视图和3(f′)的截面图(沿图3(f)中AA′线的截面图)所示，可以在牺牲材料层2019上形成光刻胶PR5，该光刻胶PR5可以通过光刻(例如，曝光、显影等)而形成与将要形成的牺牲栅相对应的形状。对此，例如可以参见以上结合图2(i)和2(i′)的描述。然后，如图3(g)所示，可以构图后的光刻胶PR5为掩模，对牺牲材料层2019进行选择性刻蚀如RIE。RIE可以停止于埋入绝缘层2001-2。这样，牺牲材料层2019构成牺牲栅，该牺牲栅呈沿着与鳍F相交(例如，垂直)的方向延伸的条状。
在如上所述形成鳍F和牺牲栅之后，可以进行器件其他部分的制造。之后，可以去除牺牲栅，以形成最终的栅结构，包括第一栅和第二栅。
具体地，如图3(h)所示，可以在埋入绝缘层2001-2上形成进一步的电介质层2031(例如，氧化物)。然后，去除牺牲材料层2019，并分别向由于其去除而在鳍F两侧留下的空间中填充第一栅和第二栅。如图3(i)所示，第一栅可以包括栅介质层2045-1和栅电极层2047-1，第二栅可以包括栅介质层2045-2和栅电极层2047-2。第一栅和第二栅的叠层配置可以实质上相同。对此，例如可以参见以上结合图2(k)和2(l)的描述。
接着，可以进行金属化叠层的制作，并可以在其中形成负电容器。
例如，如图3(j)所示，可以在图3(i)所示的结构上例如通过淀积形成层间电介质层2049(例如，氧化物)。在与第一栅相对应的位置处，可以形成接触部2051-1。另外，如图3(k)所示，可以利用构图的光刻胶PR6，在层间电介质层1049中形成沟槽R2。可以通过向沟槽R2中填充各种材料层，来形成负电容器。例如，如图3(l)所示，可以依次在沟槽R1中形成第一导电层-负电容材料层-第二导电层的叠层配置。在图3(l)的示例中，第一导电层可以包括TiN层2033(例如，厚度为约约1-5nm)，负电容材料层可以包括HfZrO2层2035(例如，厚度为约2～100nm)，第二导电层可以包括TiN层2037(例如，厚度为约约1-5nm)和欧姆接触层2039(例如，金属如W)。之后，还可以在另一层间电介质层2049中形成金属互连2055-1和2055-2，如图3(m)所示。对此，例如可以参见以上结合图2(m)-2(q)的描述。
根据本公开实施例的半导体器件可以应用于各种电子设备。例如，通过集成多个这样的半导体器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、平板电脑(PC)、个人数字助手(PDA)等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述制造半导体器件的方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (26)

1.一种鳍式场效应晶体管FinFET，包括：
在衬底上沿第一方向延伸的鳍；
在衬底上鳍的第一侧沿与第一方向相交的第二方向延伸从而与鳍相交的第一栅；
在衬底上鳍的与第一侧相对的第二侧沿第二方向延伸从而与鳍相交且与第一栅相对的第二栅；以及
在金属化叠层中形成且连接到第二栅的负电容器。
2.根据权利要求1所述的FinFET，其中，负电容器形成为金属化叠层中所包括的层间电介质层中的沟槽电容器。
3.根据权利要求1或2所述的FinFET，其中，负电容器的电容绝对值小于第二栅所导致的第二栅电容。
4.根据权利要求3所述的FinFET，其中，负电容器与第二栅电容的串联电容的绝对值近似等于第一栅所导致的第一栅电容。
5.根据权利要求3所述的FinFET，其中，负电容器的电容绝对值是第二栅电容的约1/2。
6.根据权利要求1或2所述的FinFET，还包括：位于鳍顶部的电介质层，其中第一栅和第二栅通过鳍及其顶部的电介质层而彼此分开。
7.根据权利要求1或2所述的FinFET，其中，第一栅和第二栅具有实质上相同的叠层配置。
8.根据权利要求1或2所述的FinFET，其中，负电容器包括第一导电层-负电容材料层-第二导电层的叠层。
9.根据权利要求8所述的FinFET，其中，第一导电层与第二栅相接触。
10.根据权利要求8所述的FinFET，其中，第一导电层和第二导电层中至少之一包括TiN。
11.根据权利要求8所述的FinFET，其中，第一导电层和第二导电层中至少之一包括导电材料的叠层。
12.根据权利要求8所述的FinFET，其中，负电容材料层包括铁电材料。
13.根据权利要求12所述的FinFET，其中，负电容材料层包括含Zr、Ba或Sr的材料。
14.根据权利要求13所述的FinFET，其中，负电容材料层包括HfZrO2、BaTiO3、KH2PO4或NBT或其任意组合。
15.根据权利要求1或2所述的FinFET，其中，衬底是体半导体衬底，且该FinFET还包括在位于鳍下方的衬底部分中形成的穿通阻止层。
16.根据权利要求1或2所述的FinFET，其中，衬底是绝缘体上半导体SOI衬底，且鳍形成于该SOI衬底的SOI层中。
17.一种电子设备，包括由如权利要求1-16中任一项所述的FinFET形成的集成电路。
18.根据权利要求17所述的电子设备，还包括：与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。
19.一种制造鳍式场效应晶体管FinFET的方法，包括：
在衬底上形成沿第一方向延伸的鳍；
在衬底上鳍的第一侧和第二侧分别形成沿与第一方向相交的第二方向延伸且与鳍相交的第一栅以及与第一栅相对的第二栅；以及
在金属化叠层中形成与第二栅连接的负电容器。
20.根据权利要求19所述的方法，其中，形成第一栅以及形成第二栅包括：
在衬底上形成沿第二方向延伸以便与鳍相交的牺牲栅，该牺牲栅包括位于鳍的第一侧的第一部分以及位于鳍的第二侧的第二部分；以及
去除牺牲栅的第一部分和第二部分，并在由于第一部分和第二部分的去除而留下的空间中分别形成第一栅和第二栅。
21.根据权利要求20所述的方法，其中，
形成鳍包括：
在衬底上形成与要形成的鳍的形状相对应的硬掩模层；以及
利用该硬掩模层对衬底构图，以形成鳍，
形成牺牲栅包括：
在形成有鳍的衬底上形成牺牲材料层；
回蚀牺牲材料层，使其顶面高于鳍的顶面但低于硬掩模层的顶面；
将牺牲材料层构图为沿第二方向延伸的形状，从而牺牲材料层位于鳍的第一侧的部分形成牺牲栅的第一部分且牺牲材料层位于鳍的第二侧的部分形成牺牲栅的第二部分。
22.根据权利要求21所述的方法，其中，硬掩模层以侧墙工艺形成。
23.根据权利要求21所述的方法，其中，利用牺牲材料层上形成的沿第二方向延伸且跨过硬掩膜层的同一掩模，来对牺牲材料层进行构图。
24.根据权利要求21所述的方法，其中，衬底是体半导体衬底，其中，在形成鳍之后且在形成牺牲材料层之前，该方法还包括：
在衬底上形成隔离层；以及
进行离子注入，以形成穿通阻止层。
25.根据权利要求21所述的方法，其中，衬底是绝缘体上半导体SOI衬底，其中，对衬底的构图停止于SOI衬底的埋入绝缘层。
26.根据权利要求19所述的方法，其中，形成负电容器包括：
在层间电绝缘层中形成沟槽；以及
在该沟槽中依次形成第一导电层、负电容材料层和第二导电层。
CN201610082481.4A 2016-02-05 2016-02-05 连接有负电容的多栅FinFET及其制造方法及电子设备 Active CN105702737B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201610082481.4A CN105702737B (zh) 2016-02-05 2016-02-05 连接有负电容的多栅FinFET及其制造方法及电子设备
PCT/CN2016/087249 WO2017133169A1 (zh) 2016-02-05 2016-06-27 连接有负电容的多栅FinFET及其制造方法及电子设备
US16/054,809 US10797178B2 (en) 2016-02-05 2018-08-03 Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device
US17/005,088 US11569388B2 (en) 2016-02-05 2020-08-27 Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device
US17/005,097 US11245035B2 (en) 2016-02-05 2020-08-27 Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610082481.4A CN105702737B (zh) 2016-02-05 2016-02-05 连接有负电容的多栅FinFET及其制造方法及电子设备

Publications (2)

Publication Number Publication Date
CN105702737A true CN105702737A (zh) 2016-06-22
CN105702737B CN105702737B (zh) 2019-01-18

Family

ID=56222029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610082481.4A Active CN105702737B (zh) 2016-02-05 2016-02-05 连接有负电容的多栅FinFET及其制造方法及电子设备

Country Status (3)

Country Link
US (3) US10797178B2 (zh)
CN (1) CN105702737B (zh)
WO (1) WO2017133169A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017133169A1 (zh) * 2016-02-05 2017-08-10 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
CN110098251A (zh) * 2019-04-15 2019-08-06 电子科技大学 一种新型isfet器件及其制备方法
CN113571418A (zh) * 2021-05-31 2021-10-29 上海华力集成电路制造有限公司 一种FinFET的超级阱形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861973B2 (en) * 2018-06-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor with a diffusion blocking layer
US11164867B2 (en) * 2019-08-07 2021-11-02 Globalfoundries U.S. Inc. Fin-type field-effect transistors over one or more buried polycrystalline layers
US11916099B2 (en) 2021-06-08 2024-02-27 International Business Machines Corporation Multilayer dielectric for metal-insulator-metal capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060108621A1 (en) * 2004-11-24 2006-05-25 Matsushita Electric Industrial Co., Ltd. Capacitor insulating film, method for fabricating the same, capacitor element, method for fabricating the same, semiconductor memory device, and method for fabricating the same
CN101207155A (zh) * 2006-12-22 2008-06-25 英特尔公司 具有有利于不同导电率类型区域的栅的浮体存储单元

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
JP2005217189A (ja) * 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 容量素子及びその製造方法
KR100625177B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법
JP4851740B2 (ja) * 2005-06-30 2012-01-11 株式会社東芝 半導体装置およびその製造方法
JP2009130036A (ja) * 2007-11-21 2009-06-11 Toshiba Corp 半導体装置
US7824983B2 (en) * 2008-06-02 2010-11-02 Micron Technology, Inc. Methods of providing electrical isolation in semiconductor structures
US8440517B2 (en) * 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US20120175696A1 (en) * 2010-11-09 2012-07-12 North Carolina State University Multilayer floating gate field-effect transistor (fet) devices and related methods
KR20120060029A (ko) * 2010-12-01 2012-06-11 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101752837B1 (ko) * 2011-02-28 2017-07-03 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
WO2013101007A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Methods of integrating multiple gate dielectric transistors on a tri-gate (finfet) process
KR101888003B1 (ko) * 2012-04-09 2018-08-13 삼성전자주식회사 보디 바이어스 효과로 문턱전압을 조절할 수 있는 트랜지스터를 갖는 반도체 소자 및 그 제조방법
US9093304B2 (en) * 2012-10-12 2015-07-28 Finscale Inc. Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
WO2014081001A1 (ja) * 2012-11-26 2014-05-30 ピーエスフォー ルクスコ エスエイアールエル 装置及びその製造方法
US9041125B2 (en) * 2013-03-11 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin shape for fin field-effect transistors and method of forming
CN104112748B (zh) * 2013-04-19 2016-12-28 中国科学院微电子研究所 存储器件及其制造方法和存取方法
US9034737B2 (en) * 2013-08-01 2015-05-19 Globalfoundries Inc. Epitaxially forming a set of fins in a semiconductor device
US9219155B2 (en) * 2013-12-16 2015-12-22 Intel Corporation Multi-threshold voltage devices and associated techniques and configurations
CN105765704B (zh) * 2013-12-27 2019-02-19 英特尔公司 用于选择性蚀刻氧化物和氮化物材料的技术及使用该技术形成的产品
US9093299B1 (en) * 2014-01-06 2015-07-28 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
US9209179B2 (en) * 2014-04-15 2015-12-08 Samsung Electronics Co., Ltd. FinFET-based semiconductor device with dummy gates
US9263550B2 (en) * 2014-04-17 2016-02-16 International Business Machines Corporation Gate to diffusion local interconnect scheme using selective replacement gate flow
US9263577B2 (en) * 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US10128327B2 (en) * 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
US9461055B2 (en) * 2014-05-16 2016-10-04 Qualcomm Incorporated Advanced metal-nitride-oxide-silicon multiple-time programmable memory
US9324823B2 (en) * 2014-08-15 2016-04-26 Infineon Technologies Austria Ag Semiconductor device having a tapered gate structure and method
US9559168B2 (en) * 2014-11-17 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and methods of forming same
KR102235578B1 (ko) * 2014-11-19 2021-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9576801B2 (en) * 2014-12-01 2017-02-21 Qualcomm Incorporated High dielectric constant/metal gate (HK/MG) compatible floating gate (FG)/ferroelectric dipole non-volatile memory
US10192995B2 (en) * 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9679893B2 (en) * 2015-05-15 2017-06-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor
KR102358566B1 (ko) * 2015-08-04 2022-02-04 삼성전자주식회사 물질막 형성 방법
US9607838B1 (en) * 2015-09-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced channel strain to reduce contact resistance in NMOS FET devices
US9825024B2 (en) * 2015-09-30 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor device
CN105702737B (zh) 2016-02-05 2019-01-18 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
CN107452800B (zh) * 2016-05-24 2021-02-26 马克西姆综合产品公司 Ldmos晶体管及相关系统和方法
US10256321B2 (en) * 2016-08-19 2019-04-09 International Business Machines Corporation Semiconductor device including enhanced low-k spacer
US10050143B2 (en) * 2016-09-13 2018-08-14 International Business Machines Corporation Integrated ferroelectric capacitor/ field effect transistor structure
US10937783B2 (en) * 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10903332B2 (en) * 2018-08-22 2021-01-26 International Business Machines Corporation Fully depleted SOI transistor with a buried ferroelectric layer in back-gate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060108621A1 (en) * 2004-11-24 2006-05-25 Matsushita Electric Industrial Co., Ltd. Capacitor insulating film, method for fabricating the same, capacitor element, method for fabricating the same, semiconductor memory device, and method for fabricating the same
CN101207155A (zh) * 2006-12-22 2008-06-25 英特尔公司 具有有利于不同导电率类型区域的栅的浮体存储单元

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ASIF ISLAM KHAN, ET AL.: "Negative Capacitance in Short-Channel FinFETs Externally Connected to an Epitaxial Ferroelectric Capacitor", 《 IEEE ELECTRON DEVICE LETTERS》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017133169A1 (zh) * 2016-02-05 2017-08-10 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
US10797178B2 (en) 2016-02-05 2020-10-06 Institute of Microelectronics Chinese Academy of Sciences Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device
US11245035B2 (en) 2016-02-05 2022-02-08 Institute of Microelectronics, Chinese Academy of Sciences Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device
US11569388B2 (en) 2016-02-05 2023-01-31 Institute of Microelectronics, Chinese Academy of Sciences Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device
CN110098251A (zh) * 2019-04-15 2019-08-06 电子科技大学 一种新型isfet器件及其制备方法
CN113571418A (zh) * 2021-05-31 2021-10-29 上海华力集成电路制造有限公司 一种FinFET的超级阱形成方法
CN113571418B (zh) * 2021-05-31 2024-03-08 上海华力集成电路制造有限公司 一种FinFET的超级阱形成方法

Also Published As

Publication number Publication date
US20180342622A1 (en) 2018-11-29
US11245035B2 (en) 2022-02-08
US20200395483A1 (en) 2020-12-17
US10797178B2 (en) 2020-10-06
CN105702737B (zh) 2019-01-18
US20200395484A1 (en) 2020-12-17
US11569388B2 (en) 2023-01-31
WO2017133169A1 (zh) 2017-08-10

Similar Documents

Publication Publication Date Title
CN108447825B (zh) 一种使用密闭外延生长技术形成的半导体装置
CN105702737B (zh) 连接有负电容的多栅FinFET及其制造方法及电子设备
CN107818943B (zh) 半导体装置及其制造方法
CN103872132B (zh) 金属氧化物半导体(mos)晶体管及其制作方法
CN104425285A (zh) 于鳍式场效晶体管设备上形成接触结构的方法及其设备
CN102237364B (zh) 存储器件的制造方法
TW201730935A (zh) 積體電路
CN103811343B (zh) FinFET及其制造方法
CN105789312A (zh) FinFET及其制造方法和包括其的电子设备
TW201813061A (zh) 半導體裝置及其製造方法
CN112018184B (zh) 带铁电或负电容材料的器件及其制造方法及电子设备
CN105742362B (zh) 具有多栅FinFET的半导体器件及其制造方法及电子设备
CN112018185A (zh) 带铁电或负电容器的半导体器件及其制造方法及电子设备
TW202021094A (zh) 立體記憶體件及其製造方法
US11239374B2 (en) Method of fabricating a field effect transistor
CN102315265B (zh) 半导体器件及其制造方法
KR20200001542A (ko) 임베디드 메모리를 위한 트렌치 게이트 고전압 트랜지스터
US20220367515A1 (en) Ferroelectric memory device and method of forming the same
CN103985749B (zh) 半导体设置及其制造方法
CN106653857B (zh) 具有背栅负电容的半导体器件及其制造方法
CN105702738B (zh) 具有负电容的FinFET及其制造方法及电子设备
KR102611247B1 (ko) 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법
CN105789313B (zh) 半导体器件及其制造方法和包括其的电子设备
CN104681563A (zh) 半导体装置及其制造方法
CN104425609B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant