CN105683846A - 用于电压调节器的通栅强度校准技术 - Google Patents

用于电压调节器的通栅强度校准技术 Download PDF

Info

Publication number
CN105683846A
CN105683846A CN201480056304.8A CN201480056304A CN105683846A CN 105683846 A CN105683846 A CN 105683846A CN 201480056304 A CN201480056304 A CN 201480056304A CN 105683846 A CN105683846 A CN 105683846A
Authority
CN
China
Prior art keywords
pass gate
contents
voltage
gate device
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480056304.8A
Other languages
English (en)
Other versions
CN105683846B (zh
Inventor
J·F·布尔扎凯利
Z·拓普拉克德尼兹
J·D·弗里德里克
T·格洛克勒
G·S·斯蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN105683846A publication Critical patent/CN105683846A/zh
Application granted granted Critical
Publication of CN105683846B publication Critical patent/CN105683846B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc

Abstract

提供用以调节负载电路的供应电压的系统及方法。举例而言，系统包括电压调节器电路，该电压调节器电路包括通栅装置。本系统包括通栅强度校准控制模块，该通栅强度校准控制模块经组态以(i)获得规定该电压调节器电路的操作条件的信息，(ii)使用所获得信息存取一或多个查询表的项目内容，(iii)使用所存取项目内容内的信息判定该负载电路在由该所获得信息所规定的该操作条件下可能需求的最大负载电流，并且预测足以供应所判定最大负载电流的通栅装置宽度，以及(iv)根据所预测通栅装置宽度设定该通栅装置的有效宽度。

Description

用于电压调节器的通栅强度校准技术
相关申请案交互参照
本申请案主张2013年8月29日提出申请的美国临时专利申请案第61/871,822号的优先权，该申请案的揭露完整合并于本文中作为参考。
技术领域
本申请案大致关于电压调节，更具体地说，关于用于校准晶载电压调节器通栅强度的系统及方法。
先前技术
一般来说，电压调节器是一种设计成在随时间而变的操作条件下，维持输出电压位准固定的电路。电压调节器电路提供固定的DC输出电压，并且含有无论负载电流或输入电压如何变化都持续使输出电压保持理想值的电路系统(circuitry)，前提是，负载电流及输入电压必须处在调节器的规定操作范围内。当负载电流变异突然且极端时，例如在小于数百微微秒的时间内从最小负载到最大负载的情况下，维持准确的电压调节特别有挑战性。此类突然且极端的负载电流变化会在由调节器所供电的电路系统主要是CMOS逻辑的应用中出现，例如：高效能处理器。在CMOS逻辑由于下层电路系统大致是CMOS逻辑、并因而只从供应器抽取动态电流(即用于对寄生电容充放电的电流)，而从闲置状态切换到具有高活动因子(最大工作负载)的状态时，调节器上的负载电流会很快速地从最小值变化到最大值。
线性电压调节器是集成电路(IC)中最常用到的电压调节器类型，而且具有若干优点。线性电压调节器可完全整合，不需要诸如电感器等晶片外组件。与切换类型不同，线性调节器本身不会产生固有涟波，因而可产生非常「干净」的DC输出电压，以最小额外负担(成本)达到低杂讯位准。线性调节器中的输出电压校正是用回授回路来达成；然而，需要一些类型的补偿来确保回路稳定性。由于必须维持适当的回路稳定性，亦称为「相位余裕(phasemargin)」，线性调节器可达到的频宽有限制。因此，在负载电流需求改变后，任何线性调节器都需要有限时间量来校正输出电压。此「时滞(timelag)」界定称为负载响应时间(TR)的特性，对于负载电流变化突然且极端的应用而言，可能不够快。
为了克服高频宽线性调节器的慢速响应时间及较低功率效率，可使用「起停式(bang-bang)」类型的电压调节器。快速响应时间使得起停式类型的电压调节器比其线性对应体更适用于处理高度变化负载电流需求，对经调节电压造成的效应极小，理由在于能够对任何负载电流需求变化提供几乎瞬间的响应。一般来说，起停式电压调节器利用以可切换方式操作成完全「接通」及「断开」的通栅装置(例如：PFET或NFET)，用来供应/汇聚电流(顶器(header)/底器(footer))并且对负载变化达到快速响应时间。此快速响应时间亦改善高频电源拒拆比(power-supplyrejectionratio；PSRR)。
然而，使用起停式调节器于限制在经调节输出上的本质产生的涟波方面会面临主要设计挑战，该涟波是因为通栅装置突然切换电流(起停式操作)而产生。以起停方式受到控制的通栅必须调整尺寸以处理最弱情况(例如：跨通栅的漏极对源极电压(Vds)最小)才能保证调节作用，但此一通栅在其它情况下(例如：最大Vds时)将会太强。这会导致本质涟波振幅增大，这在起停式类型的调节器中属于不理想的行为。
发明内容
本发明的具体实施例大体上包括用以调节负载电路的供应电压的系统及方法。举例而言，在一具体实施例中，用以调节电压的系统包括调节负载电路的供应电压的电压调节器电路。该电压调节器电路包括通栅装置。本系统包括通栅强度校准控制模块，该通栅强度校准控制模块系经组态以(i)获得规定该电压调节器电路的操作条件的信息，(ii)使用所获得信息存取一或多个查询表的项目内容，(iii)使用所存取项目内容内的信息判定该负载电路在由该所获得信息所规定的该操作条件下可能需求的最大负载电流，并且预测足以供应所判定最大负载电流的通栅装置宽度，以及(iv)根据所预测通栅装置宽度设定该通栅装置的有效宽度。
本发明的其它具体实施例将会搭配附图来说明。
附图说明
图1是根据本发明的一具体实施例的电压调节器系统的方块图。
图2是根据本发明的一具体实施例的电压调节器系统中用于校准通栅强度的方法的流程图。
图3根据本发明的一具体实施例，概要绘示使用晶载仿件通栅装置将信息填入查询表以进行通栅强度校准的方法。
图4根据本发明的一具体实施例，概要绘示以使用持续监控仿件通栅装置的漏极电流的晶载电路系统利用信息来动态更新查询表以进行通栅强度校准的方法。
图5根据本发明的一具体实施例，绘示全域Pstate表的表项内容。
图6根据本发明的一具体实施例，绘示局域Pstate表的表项内容。
图7根据本发明的一具体实施例，绘示用于映射局域Pstate表中项目内容的方法。
图8根据本发明的一具体实施例，绘示Pwidth表的逻辑视图。
图9根据本发明的一具体实施例，绘示图8的逻辑Pwidth表视图的硬件实作态样。
图10根据本发明的一具体实施例，绘示局域Pstate表阵列及Pwidth表阵列的实体布局。
具体实施方式
图1是根据本发明的一具体实施例的电压调节器系统的方块图。特别的是，图1展示包含一或多个外部(晶片外)电压调节器模块110(或称「eVRM」)及多核心处理器晶片120的电压调节器系统100，该多核心处理器晶片包含多个处理器核心130(例如：核心(1)、....、核心(N))。各处理器核心(标示为核心(i))包含相关负载电路系统140(例如：CMOS逻辑电路系统)及整合型电压调节器模块150(或称iVRM)，该整合型电压调节器模块150调节给定处理器核心的负载电路系统140的供应电压(标示为Vout)。在各处理器核心130(核心(i))中，整合型电压调节器模块150包含可编程参考产生器152、误差放大器154、及通栅控制电路系统156。通栅控制电路系统156包含通栅驱动器电路系统158及通栅装置160。
电压调节器系统100更包含晶载通栅强度校准系统，该晶载通栅强度校准系统包含电力管理器170、通栅强度校准控制逻辑180、及查询表190。如下文更详细阐释，通栅强度校准系统170/180/190经组态以使用查询表190中记录的信息，动态调整各处理器核心130中通栅装置160的有效宽度，以致通栅装置160的漏极电流很符合各处理器核心130中负载电路系统140的负载电流要求(避免通栅尺寸调整不足/过大)。
在本发明的一具体实施例中，各整合型电压调节器模块150经组态成以「起停式」的方式操作，使各相关处理器核心130中在经调节电压输出节点(Nout)上维持经调节电压(Vout)。一般来说，误差放大器154可实施成具有非反相输入端子及反相输入端子的比较器。可编程参考产生器152产生参考电压Vref，该参考电压Vref被输入至误差放大器154的非反相输入端子，而反相输入电压连接至该经调节电压输出节点Nout。如下文进一步阐释，参考电压Vref可基于输出自电力管理器170的控制信号(iVID)来设定，其中藉由整合型电压调节器模块150的起停式操作將经调节电压Vout设定至参考电压Vref的位准。
在一具体实施例中，通栅装置160是具有耦合至通栅驱动器电路系统158的栅极端子的P型FET(场效晶体管)。通栅装置160的源极端子耦合至供应电压Vin(外部电压调节器模块110其中一相关者的输出节点)，而通栅装置160的漏极端子耦合至输出节点Nout。通栅驱动器电路系统158包含介于误差放大器154的输出与通栅装置160的栅极端子间的一或多级。取决于整合型电压调节器模块150的架构，通栅驱动器电路系统158可包括线性放大器、位准移位器及反相器，用于产生栅极控制信号以驱动通栅装置160的栅控端子。举例而言，通栅驱动器电路系统158的最后一级可以是反相器，该反相器以轨对轨(railtorail)方式操作(从Vin至接地电压位准)以输出栅极控制信号至通栅装置160的栅极端子，该通栅装置160以起停式操作模式操作成将通栅装置160完全切换成接通及断开。
特别的是，整合型电压调节器模块150以起停式方式操作如下。误差放大器154比较经调节电压Vout与输出自可编程参考电压产生器152的参考电压Vref。当经调节电压Vout降到低于Vref时，误差放大器154将会输出逻辑1，在透过通栅驱动器电路系统158的路径造成传播延迟(Tprop)之后，造成通栅驱动器电路系统158的输出转变至逻辑「0」。通栅装置160将会使位在经调节电压输出节点Nout的电容完全接通并且开始充电(逆对负载电流工作)，因而将会提升经调节电压Vout。
另一方面，当经调节电压Vout升到高于参考临限值Vref时，误差放大器154的输出将会变为逻辑0，在沿着通栅驱动器电路系统158的路径造成的另一Trop延迟之后，造成通栅驱动器电路系统158的输出转变到逻辑1位准，使通栅装置160完全断开。当通栅装置160断开时，负载电路系统140的负载电流将会使位在输出节点Nout的电容放电，造成经调节电压Vout依负载电流以给定速率下降。当经调节电压Vout降到低于Vref时，整个周期重复进行。按照这种方式，起停式电压调节是藉由使在通栅装置160的栅极端子的控制信号持续振荡来达成。
虽然通栅装置160在图1中概要绘示成单一装置，通栅装置160仍包含多(n)个通栅节段(或指体)，例如：晶体管PFET(0)、PFET(l)、PFET(2)。..PFET(n-l)，所述晶体管以并联方式连接。在本文中，「并联」意为通栅节段的漏极端子共接，而通栅节段的源极端子也共接。关于「并联」方式连接的通栅装置，漏极共接且源极共接，栅极端子不共接，反而栅极端子受到独立控制以选择性地启动或停用通栅节段，视需要，用以调整通栅装置160的总宽度(强度)。
举例而言，这n个通栅节段(例如)PFET(0)、PFET(l)、PFET(2)...PFET(n-l))可以是二进制加权晶体管，其中第一晶体管PFET0的宽度是一参考宽度的20倍，第二晶体管PFET1的宽度是该参考宽度的21倍，第三晶体管PFET2的宽度是该参考宽度的22等。不同的通栅节段宽度提供不同的供应电流以驱动经调节电压Vout。因此，通栅装置160的总宽度(强度)可基于输出自通栅强度校准控制逻辑180的n位控制信号Passgate_Strength视需要而变化。此n位控制信号Passgate_Strength的各个位是用来栅控通栅控制电路系统156内的电路系统以选择性地使形成通栅装置160的n个通栅节段中对应的一者启动。
举例来说，通栅装置160可包含5个并联连接的通栅节段，其中5位Passgate_Strength控制信号用于控制五(5)个二进制加权通栅节段，为通栅装置160的强度实现32种不同设定值。在其它具体实施例中，通栅装置160的不同节段可调整成相同或不同的尺寸(但不是二进制加权)，但其中通栅装置160的不同节段可选择性地藉由n位Passgate_Strength控制信号来启动/停用以改变通栅装置160的有效装置宽度。
如由整合型电压调节器模块150所实施的起停式电压调节器架构提供包括DC准确度、很好的高频杂讯拒斥、及对负载电流需求任何变化几乎瞬间回应的能力等所欲特性。要了解的是，虽然本文中论述的例示性具体实施例说明使用PFET通栅装置的起停式电压调节技术，本文所述的电压调节及通栅校准技术仍可使用顶器(PFET)及底器(NFET)通栅装置来实施。本文所述的校准形态经组态以将通栅装置(PFET或NFET)的有效宽度设定为使得通栅装置的漏极电流很符合负载电流要求(避免通栅装置尺寸调整不足/过大)。
再者，本文所述的例示性具体实施例是在起停式类型电压调节器的情境中论述，如本文所述的通栅强度校准形态的具体实施例仍可搭配其它类型的电压调节器架构来实施，例如线性电压调节器，所述电压调节器架构实施通栅。的确，通栅装置大体上是指将输入电压Vin连接至电压调节器的经调节输出节点Nout的元件，用以调节输出节点Nout上的输出电压Vout。在线性电压调节器中，通栅装置是用施加至通栅装置的栅极端子的类比栅控电压来控制，在效果方面，造成通栅装置操作为电压控制型电阻，该电压控制型电阻控制由通栅装置供应至输出节点Nout的电流量。就此而言，在线性电压调节器中，通栅装置是在介于完全「接通」状态或完全「断开」状态间的各种状态下操作。相比之下，如以上所提，在起停式电压调节器中，通栅装置是在完全「接通」或完全「断开」这两种状态其中一者下操作。然而，本文所述的通栅强度校准系统及方法可与任何类型的电压调节器(例如：起停式、线性等)配合使用，所述电压调节器利用通栅装置供应电流至经调节输出电压节点。
在本发明的一具体实施例中，如图1所示，电压调节器系统100用于调节送予多核心处理器的供应电压，其中动态电压及动态电压频率调整(DVFS)技术用于修改各处理器核心130的功耗以适合相关负载电路系统140的工作负载。DVFS形态的作用是在某逻辑正闲置或正进行低优先性任务时，藉由降低浪费掉的电力来使每瓦效能极大。换句话说，低使用率周期期间可降低处理器核心130中给定的一者的效能位准，以致该任务是以最小耗能来完成。
在诸如图1所示的多核心系统中，各处理器核心130的功率消耗可个别最佳化，作为工作负载的函数。这是藉由可快速且独立地变更各处理器核心130的供应电压VDD的调节器控制来达成，可随着DVFS使用状况使节省达到极大。只用外部电压调节器模块来实施DVFS会有某些限制。举例而言，关于响应时间，外部电压调节器模块110可能无法使其输出供应电压快速地变化到足以随着DVFS使节省极大。再者，外部电压调节器模块110尽管可使用高效率电压调节器形态来实施，所述高效率电压调节器形态能以90％或更大的效率使电压逐步降低(例如：2V到1V)，用以供应所需电压Vin至处理器核心130，随着处理器核心130的数目增加，每个处理器核心130都使用一个外部电压调节器模块110来分配一个唯一(经定制修改(custom-tailored))输入电压Vin至各处理器核心130的作法愈来愈不切实际而且昂贵。
这种尺寸调整能力问题是藉由使用整合型电压调节器模块150调节施加至相关处理器核心130的供应电压(Vout)来应对。在图1的一具体实施例中，可使用单一外部电压调节器模块110来产生分配给晶片120上所有整合型电压调节器模块150的一全域Vin。在另一具体实施例中，使用的是多个外部电压调节器模块110，其中各外部电压调节器模块110分配一输入电压Vin给二或更多个整合型电压调节器模块150。整合型电压调节器模块150用于微调各别处理器核心130的经调节电压(Vout)的控制。整合型电压调节器模块150经组态以处理高度动态负载电流，其中当CMOS逻辑140从闲置状态切换到具有高活动因子(最大工作负载)的状态时，整合型电压调节器模块150其中一给定者上的负载电流可很快速地从最小值变到最大值。
在图1的具体实施例中，晶载校准系统170/180/190经组态以实施控制外部电压调节器模块110及整合型电压调节器模块150的DVFS形态，用以动态调整施加至处理器核心130的供应电压(Vout)。电力管理器170维护诸如以下信息：(i)各处理器核心130的输入电压(Vin)及输出电压(Vout)(从而还有各整合型电压调节器模块150中通栅装置160的操作点)、以及(ii)各处理器核心130的操作频率(从而还有对应的负载电流)，作为Vout的函数。如下文更详细阐释，此信息有一些或全部被通栅强度校准控制逻辑180所用，以为各通栅装置160(以预测方式)判定在给定操作条件下的所需漏极电流ID、以及供应该所需漏极电流ID所需要的通栅装置160的有效宽度，用以在本质产生的涟波振幅最小的情况下维持调节状态。
特别的是，电力管理器170知道各处理器核心130的目标操作频率，并且使用其自有查询表(非图1所示)来为各处理器核心130判定整合型电压调节器模块150的必要的经调节输出电压Vout。基于所需的Vout设定值，电力管理器170也将会为各整合型电压调节器模块150判定输入电压Vin的必要位准，这样才能确保整合型电压调节器模块150适当操作(例如：符合整合型电压调节器模块150的压降电压规格)，用以使经调节输出电压Vout维持目标位准。举例来说，给定整合型电压调节器模块150的给定通栅装置160若需要100mV的余量(headroom)，而给定核心130的所需经调节供应电压(Vout)是0.9V，则电力管理器170会知道给定整合型电压调节器模块150会需要1.0V的输入电压Vin。
在如上述给定外部电压调节器模块110用于分配输入一电压Vin给多个整合型电压调节器模块150的本发明之一具体实施例中，电力管理器170将会基于正以最高经调节输出电压Vout在最高操作频率下操作的相关处理器核心130来判定Vin的所需值。在此实例中，尽管不同的处理器核心130可用不同位准的输出电压Vout操作，供应至相关整合型电压调节器模块150的群组的输入电压Vin仍应该设定为足以确保该群组内正使经调节输出电压Vout维持最高位准的整合型电压调节器模块150适当操作的高位准。
在本具体实施例中，电力管理器170将会输出组态数据(本文中称为外部电压ID(或eVID))至外部电压调节器模块110，用以为外部调节器电压模块110组态目标输入电压Vin设定值。换句话说，外部电压ID是藉由外部电压调节器模块110处理，用以为相关整合型电压调节器模块150产生所需的输入电压Vin。此外，电力管理器170输出组态数据(称为内部电压ID(或iVID))至整合型电压调节器模块150的可编程参考产生器152。内部电压ID(iVID)是由可编程参考产生器152所使用以产生操作整合型电压调节器模块150时必要的目标参考电压Vref。如以上所提，整合型电压调节器模块150藉由使其输出电压Vout维持等于相关参考电压Vref来操作。
再者，电力管理器170输出各处理器核心130的目标Vin与Vout信息、及目标操作频率至通栅强度校准控制逻辑180。在一具体实施例中，通栅强度校准控制逻辑180包含与查询表190介接的有限状态机。利用此信息，通栅强度校准控制逻辑180具有各通栅装置的操作点的知识(即Vgs与Vds)、以及核心操作频率，其中，对应的负载电流作为各整合型电压调节器模块150的Vout的函数。通栅强度校准控制逻辑180使用电力管理器170所提供的信息来搜寻查询表190的项目内容，以预测性方式判定各整合型电压调节器模块150的最佳通栅宽度(强度)，这会使本质产生的涟波振幅极小，并且维持足够的强度，以致可在最坏情况负载下保持调节状况。通栅强度校准控制逻辑180输出对应的控制信号(Passgate_Strength)至通栅控制电路系统156，使整合型电压调节器模块150所控制的通栅装置160的作用中的通栅节段的数目改变而使涟波振幅极小。
依据本发明，校准程序不直接用通栅宽度设定实际的输出电压Vout，这是因为起停式类型的电压调节器持续调整责任周期，所以，(压降限制内的)任何输出电压都可用给定通栅宽度来产生。就此而言，通栅宽度设定值的量化对经调节电压Vout没有作用。判定通栅宽度以在宽输入/出电压位准范围内最佳化自行产生的涟波量，并且使通栅装置160的强度维持足以令在藉由相关整合型电压调节器模块150所调节的输出电压Vout的那个值上的预期负载电流达到最高。简言之，给定通栅装置160的宽度(强度)可独立选自于经调节电压Vout的设定点解析度。
图2是根据本发明的一具体实施例的电压调节器系统中用于校准通栅强度的方法的流程图。请参阅图2，初始步骤包括获得规定电压调节器电路的操作条件的信息，该电压调节器电路具有通栅装置，该通栅装置调节负载电路的供应电压(块200)。下一个步骤包括使用该所获得信息存取一或多个查询表的项目内容(块202)。一或多个查询表的经存取项目内容里的信息是用于判定负载电路在所规定操作条件下可能需求的最大负载电流，并且预测足以供应所判定最大负载电流的通栅装置宽度(块204)。该通栅装置的有效宽度是根据该所预测通栅装置宽度来设定(块206)。
在一项具体实施例中，图2绘示图1的电压调节器系统100的一般操作模式。举例而言，在图1的具体实施例中，如以上所述，通栅强度校准控制逻辑180从电力管理器170获得规定给定整合型电压调节器模块150及相关处理器核心130的操作条件的信息。通栅强度校准控制逻辑180将会使用规定的操作条件来存取一或多个查询表190的项目内容，并且使用所存取表项内容里的信息来判定相关处理器核心130的负载电路140在所规定操作条件下可能需求的最大负载电流，并用以预测足以供应所判定最大负载电流的通栅装置宽度。通栅强度校准控制逻辑180接着会产生并且输出n位Passgate_Strength控制信号至给定整合型电压调节器模块150，用以根据所预测通栅装置宽度来设定相关通栅装置160的有效宽度。
查询表190的结构及内容会随着应用而变。在本发明的一具体实施例中，查询表190包括本文中称为「Pstate表」的第一表、及本文中称为「Pwidth表」的第二表，所述查询表用于校准通栅强度。在一具体实施例中，对于各处理器核心130，查询表190包括一组Pstate表及Pwidth表(例如：对于N个处理器核心，查询表190包括N组Pstate表及Pwidth表)。再者，如下文更详细阐释，查询表190包括全域Pstate表，该全域Pstate表规定与给定晶片120的全域操作条件有关的信息。
Pstate表包含记录着规定(给定处理器核心130的)负载电路140所需的最大负载电流量的信息的表项内容，作为与给定整合型电压调节器模块150及/或相关处理器核心130相关联的某些操作条件的函数。就此而言，Pstate表不提供与通栅特性本身有关的信息。反而，Pstate表规定给定处理器核心在所规定操作条件下可能需要的最大负载电流量。
Pwidth表包含记录着规定用于给定电流量的通栅装置宽度的信息的表项内容，作为给定整合型电压调节器模块150的不同操作条件的函数。举例而言，在一具体实施例中，Pwidth表包含表项内容，该表项内容规定支撑给定负载电流(即通栅漏极电流)量所需的通栅装置宽度，作为Vin及Vout的函数。Pwidth表的表项内容里的信息实质指出在给定操作点(例如：Vin、Vout)上的具有给定宽度的通栅装置有多「强」。
在本发明的一具体实施例中，通栅强度校准控制逻辑180从电力管理器170获得与下列有关的信息：(i)给定处理器核心130的逻辑电路140的操作频率，以及(ii)相关整合型电压调节器电路150的输入电压Vin及经调节输出电压Vout设定值。在本具体实施例中，用于给定处理器核心的Pstate表会包含表项内容，该表项内容规定负载电路140的最大负载电流量，作为处理器核心130的操作频率及经调节输出电压Vout设定值的函数。此外，Pwidth表会包含的表项内容，该表项内容规定用于给定电流量的通栅装置宽度，作为输入电压Vin及经调节输出电压Vout的函数。
在本发明的另一具体实施例中，通栅强度校准控制逻辑180从电力管理器170获得与输入电压Vin、及给定整合型电压调节器电路150的经调节输出电压Vout设定值有关的信息。在本具体实施例中，用于给定处理器核心的Pstate表会包含表项内容，该表项内容规定负载电路140的最大负载电流量，作为经调节输出电压Vout设定值。此外，Pwidth表会包含表项内容，该表项内容规定用于给定电流量的通栅装置宽度的该给定电流量，作为输入电压Vin及经调节输出电压Vout的函数。
由于Pwidth表中的各项目内容表示的是给定量(单位量)的漏极电流(例如：以微米/mA为单位)所需的通栅宽度，因此总所需通栅宽度(称为Passgate_Strength)等于Pstate表与Pwidth表中项目内容的乘积，如下式：
Passgate_Strength＝Pstate表*Pwidth表方程式1
各种正规化可用于界定Pstate表与Pwidth表的项目内容。在一具体实施例中，Pwidth表的项目内容是正规化成通栅装置的最大可用通栅装置宽度(即所有可用通栅节段的总宽度)。实际上，最大可用通栅装置宽度最佳是调整尺寸成得以支撑最高受支撑输出电压(Vout)的的峰值功率，而核心仍以峰值频率执行，并且跨通栅装置的Vds仍处于最小值。利用此正规化形态，表示最大宽度的数字码是界定为合一(unity)。在其它操作点时，例如：跨通栅装置更高的Vds，需要更小的有效宽度才能支撑给定漏极电流，所以Pwidth表中的项目内容会小于合一。
再者，在本发明的一具体实施例中，类似的正规化可用于Pstate表的项目内容，使得Pstate表中的合一表示在峰值频率上的最高Vout时的负载电流(Iloadpeak)。负载电流会随着Vout及/或频率降低而低于Iloadpeak，所以Pstate表中表示这些操作点的项目内容会小于合一。要注意的是，在必须运用最大可用宽度的操作条件下(最高Vout、峰值核心频率、及跨通栅的最小Vds)，负载电流也会达到最高。由于表项内容因此都会是合一，两者的乘积(Passgate_Strength)会是一(请参阅方程式1)，并且将会利用到全宽度。在其它操作条件下，Pstate表项内容或Pwidth表项内容(或两者)可小于合一，两者的乘积(Passgate_Strength)因而会小于一。
鉴于上述例示性正规化形态，在本发明的一具体实施例中，Pwidth表内的项目内容包括PwidthRatio值，其中「PwidthRatio」表示通栅装置在给定操作条件(Vin,Vout)下的宽度与通栅装置的最大可用宽度的比率。另外，Pstate表内的项目内容包括PowerRatio值，其中「PowerRatio」表示给定操作条件下可能需求的最大负载电流与最大操作条件(例如：最高Vout、最高操作频率)下可能需求的最大负载电流的比率。如此，基于方程式1的Passgate_Strength运算，通栅强度可藉由将Pstate表项内容的「PowerRatio」值与Pwidth表项内容的「PwidthRatio」值相乘来判定，用以运算Passgate_Strength值，如下式：Passgate_Strength＝PowerRatioxPwidthRatio。
查询表190可使用各种技术来建构，而查询表190中表项内容以有关信息来填入的方式将会取决于特定设计限制条件、以及校准控制的程度、以及给定应用使经调节供应的通栅强度达到最佳且涟波极小所需要的准确度。用于实施查询表的各项具体实施例现将进一步详细论述，其细节用意不在于限制本发明。
具体实施例1：举例而言，在本发明的一具体实施例中，通栅强度校准控制逻辑180基于硬件独立(即基于仿真的数据)查询表赋予给定通栅装置160的有效宽度(强度)，在该查询表中，索引为Vin与Vout的函数。在此具体实施例中，较佳地将适当余裕给予查询表190中的项目内容以产生所有PVT(制程、电压、温度)变异。
具体实施例2：在本发明的另一具体实施例中，校准用晶载仿件通栅装置(本文中称为「CalFet」)的漏极电流是在制造测试期间进行特性分析。查询表190的项目内容接着是使用经由测试取得的一组有限数据点来填入。在本具体实施例中，所需余裕只需要涵盖温度(T)及老化(aging)效应，但不涵盖制程及电压变异。
具体实施例3：在本发明的又另一具体实施例中，晶载仿件通栅装置的漏极电流、及实际负载电流是在制造测试期间测得，用以得出用于填入查询表的数据。
具体实施例4：在本发明的另一具体实施例中，晶载校准电路系统是用于对仿件通栅装置的漏极电流进行特性分析。之后，查询表的项目内容是在操作期间使用该信息来周期性更新。本具体实施例涵盖大部分制程与温度(P,T)变异，可能还涵盖老化作用。本具体实施例利用参考电流IREF，该参考电流可与负载电流要求、或绝对电流位准成比例。对查询表190的更新会属于慢速，这是因为所述更新只需用来跟上温度变化及老化作用。
无论用于建构并填入查询表190的是什么样的架构，达到最高经校准准确度(最小涟波振幅)都要权衡数字校准电路及所实施演算法的复杂度及有关成本。举例而言，在具体实施例1中，使用硬件独立查询表使复杂度及成本极小，但需要待于填入查询表的表项内容用以补偿PVT及老化效应时使用的可调整尺寸余裕，使可达到的通栅强度准确度受限。另一方面，在具体实施例2中，仿件通栅装置在制造测试时的精密漏极电流测量结果是用于填入查询表的表项内容。为了避免测量误差(例如：连接线的IR压降)，较佳为使用不同感测点(Kelvin测量)，如图3所示。
特别的是，图3根据本发明的一具体实施例，概要绘示使用晶载仿件通栅装置300将信息填入查询表进行通栅强度校准的方法。在本发明的一具体实施例中，用于给定整合型电压调节器模块150的晶载仿件通栅装置300具有给定整合型电压调节器模块150的通栅装置160的LSB通栅节段的宽度。可编程的已知电流(ID)将会在监控VG、VD及Vs感测节点304、306及308上的电压时从「汇聚」节点302抽出。一旦达到所欲VD及Vs电压，便记录该电流表示晶载仿件通栅装置300在操作条件为VGS＝-Vs及VDS＝VD-VS时的漏极电流，而所记录的漏极电流用于填入查询表190中的项目内容。
若要限制所进行的测量次数，从而限制制造测试的持续时间及相关成本，可使用内插方程式在查询表中填入比该组制造读取值更多的项目内容。每个晶片可使用一或多个晶载仿件通栅装置。此技术补偿制程(P)及电压(V)变异，但必须对查询表加入一些余裕以容许温度与负载电流变异、及老化效应。
在具体实施例3中，除了制造测试期间校准通栅漏极电流的特性分析外，还可测量代表性负载(或实际负载)电流，作为供应电压与操作频率的函数，接着将该代表性负载电流用于上调至最大核心位准负载电流，用以使查询表的表项内容中的所需余裕极小。本具体实施例所需要的制造测试会更长且有关成本会增加。再者，尽管具体实施例4有可能藉由补偿所有PVT及老化效应在通栅强度设定值中提供最高准确度，达到最高准确度伴随而来的成本却是最高复杂度。
图4根据本发明的一具体实施例，概要绘示取得校准数据用于更新查询表的晶载电路系统400。特别的是，图4根据本发明的一具体实施例，概要绘示使用晶载电路系统利用信息来动态更新查询表进行通栅强度校准的方法，该晶载电路系统持续监控仿件通栅装置漏极电流。晶载校准电路400包含仿件通栅装置410、仿件负载电流产生器电路420、及比较器430。比较器430的输出施加至通栅强度校准控制逻辑180的输入。如图4所示，查询表190包括具有以如上述信息填入的表项内容的Pwidth表192及Pstate表194。通栅强度校准控制逻辑180使用监控漏极电流信息来更新Pwidth表192中的信息。
如图4进一步所示，仿件通栅装置410包含多个以并联方式连接的仿件通栅节段412、414、416、418。通栅节段412具有连接至固定源(例如：接地)的栅极端子，以致通栅节段412一直作用中，为仿件通栅装置410提供最小固定宽度(参考宽度)。剩余的仿件通栅节段414至418是藉由通栅强度校准控制逻辑180所产生的m位控制信号来选择性地启动并停用，该m位控制信号施加至仿件通栅节段414至418的栅极端子以改变仿件通栅装置410的整体宽度(强度)。
在本发明的一具体实施例中，仿件通栅节段414至418包括m个二进制加权晶体管，其中仿件通栅节段414(LSB)所具有的宽度是仿件通栅节段412的参考宽度的2°倍，而仿件通栅节段418(MSB)所具有的宽度是该参考宽度的2m-1倍。举例来说，利用5位信号(m＝5)，仿件通栅装置410可实现32个不同的强度设定值。在其它具体实施例中，仿件通栅装置410的不同仿件通栅节段414至418可调整成相同或不同的尺寸(但不属于二进制加权)。在一项具体实施例中，仿件通栅装置410的节段数目(m)与主要通栅装置160的节段数目(n)相同。在另一具体实施例中，取决于校准系统经组态以将表项内容填入查询表的准确度，仿件通栅装置410的节段数目(m)不同于(例如：大于)主要通栅装置160的节段数目。在另一具体实施例中，仿件通栅装置410的总宽度可以是主要通栅装置160的总宽度的一部分(fraction)(例如：1/2)。
仿件负载电流产生器电路420包含经组态以产生参考电流IREF的电流源422、经组态以产生与参考电流IREF成比例的(用于仿件通栅装置410的)仿件漏极电流ID的电流镜电路424。在一具体实施例中，仿件漏极电流ID等于参考电流IREF(即镜射比率为1:1)。在另一具体实施例中，举例而言，电流镜424包含可调镜射晶体管426(由多个节段构成)，该可调镜射晶体管426可由控制信号(TuneBits)控制以改变参考电流IREF的镜射比率，使得仿件漏极电流ID是参考电流IREF的某可变数倍。
比较器430具有连接至电压参考节点REF的非反相端子(+)、及连接至仿件通栅装置410的漏极节点ND的反相端子(-)。参考电压REF＝Vin-Vdscal是施加至电压参考节点REF。在操作时，比较器430组态成比较仿件通栅装置410的漏极节点ND的漏极电压VD与参考电压REF，并且基于该比较操作的结果来输出1s与0s的串流。特别的是，若漏极电压VD高于REF，则比较器430输出逻辑「0」，指出仿件通栅装置410比所需还强。若漏极电压VD低于REF，则比较器430输出逻辑「1」，指出仿件通栅装置410不够强(这是因为仿件漏极电流ID在Vds等于Vdscal时将会低于IREF(或IREF的倍数))。
通栅强度校准控制逻辑180在判定要增加或缩减仿件通栅装置410的有效装置宽度(强度)前，先在经界定数目的时脉周期内将比较器430的输出平均。具体而言，若比较器430的输出大多数是逻辑0’s，则通栅强度校准控制逻辑180将会把m位控制信号变更成使得仿件通栅装置410的有效节段数目减少(仿件通栅装置410的强度降低)。另一方面，若比较器430的输出大多数是逻辑1’s，则通栅强度校准控制逻辑180将会把m位控制信号变更成使得仿件通栅装置410的有效节段数目增加(仿件通栅装置410的强度提升)。
当输出自比较器430的逻辑1’s与0’s数目实质相同(例如：输出在逻辑0与逻辑1之间来回颤动)，则通栅强度校准控制逻辑180将会判定仿件通栅装置410在给定Vds(其等于符合主要通栅装置160的操作点的Vin-REF)时的仿件漏极电流ID大约等于IREF(或其某倍数，端视电流镜420的镜射比率而定)。此时，输出自通栅强度校准控制逻辑180的m位控制信号收敛，而仿件通栅装置410的有效宽度得以维持。于此收敛点，仿件通栅装置410的宽度(作为Vin及Vds的函数)导致仿件漏极电流ID符合IREF(或其某倍数)。假设IREF实施成代表负载电路系统140的实际负载电流，通栅宽度(强度)校准可达到的准确度将得以最佳化，而在经调节输出电压上将实现最小涟波振幅。若要具有某程度的可编程能力，如以上所提，可使用调协位(tunebits)来调整IREF的镜射比率。此外，可令Vdscal成为可编程电压而使参考电压REF可编程，用以模仿主要通栅装置160的不同Vds设定值。
仿件漏极电流ID读取值是由通栅强度校准控制逻辑180用于动态更新查询表190的项目内容，用以补偿温度及老化的效应。在本具体实施例中，基于测得的仿件通栅漏极电流ID更新Pwidth表192的项目内容的校准程序可缓慢操作，这是因为此校准仅须跟上温度变异及老化作用。更具体地说，由于通栅强度校准控制逻辑180于较大量时脉周期对比较器430的输出进行平均，校准的收敛时间因而可比1ms显著更长。按照这个方式，图4的校准控制形态可用于以更慢速率动态更新查询表(即Pwidth表192)，而主要通栅装置160的强度则是以预测性方式使用查询表190中的信息以更快速率进行校准。图4的校准形态将会降低制造测试要求及其有关成本，代价是晶载电路系统的复杂度提高。现将论述与Pstate表194及Pwidth表192的具体实施例有关的进一步细节。
如以上所提，提供至给定核心130的负载电路系统140的经调节电压Vout与负载电路系统140可操作速度(例如：频率)具有直接相关性。在本发明的一具体实施例中，通栅校准形态是基于以频率作为一独立值，将该独立值当作关键码(或索引)用于在给定时刻协调外部与内部电压设定值。频率的抽象表达(称为Pstate)是藉由将频率当作独立变数用于通栅校准控制来界定。在本发明的一具体实施例中，频率抽象表达Pstate是范围-128至+127的带正负号的量，其中已知频率是以Pstate0来代表。其它具有完全正Pstate的具体实施例是有可能的。各Pstate步级(step)的权重(weighted)是时脉产生系统(例如：PLL(锁相回路)系统)的步级尺寸的函数，因此，Pstate索引表的尺寸是需要被支撑的频率宽度(frequencyspan)的函数。
在图1的例示性具体实施例中，有待控制的外部电压及内部电压，在一些应用中，可有多个使用单一外部电压轨的整合型电压调节器模块。就此而言，在本发明的一具体实施例中，Pstate表194包含全域Pstate表(GPST)及局域Pstate表(LPST)这两层表格，其具体实施例是在图5及图6中展示。一般来说，为了控制外部电压轨，全域Pstate表容许Pstate索引产生将会支撑该Pstate所代表频率的必要电压ID。此电压ID在本文中称为外部电压ID(eVID)。
图5根据本发明的一具体实施例，绘示全域Pstate表的项目内容。特别的是，图5绘示包含多个数据栏位502、504及506的全域Pstate表项内容500。数据栏位502包含规定标称(nominal)输入电压Vin(标示为eVIDVDD)的代码，该标称输入电压是产生并输出自外部电压调节器模块110，并且施加至通栅装置。数据栏位504包含规定有效输入电压Vin(标示为eVIDVDDEff)的代码，代表输入电压Vin(本文中替代地称为「VinEf」)的实际位准，该输入电压是在考虑输出自外部电压调节器模块110的标称Vin的IR损耗(封装压降及分配损耗)后，施加至整合型电压调节器模块150的通栅。举例而言，若给定eVIDVDD代码规定IV的电压，则在考虑预期100mV电压降的情况下，eVIDVDDEff代码可规定0.9V。
就此而言，数据栏位504值提供一种机制，用来补偿输出自外部电压调节器模块110的标称输入电压Vin的分配损耗，并且判定对给定整合型电压调节器模块150的通栅装置160施加的输入电压Vin的实际值。如下文更详细阐释，数据栏位504是由通栅强度校准控制逻辑180用于判定必要的PwidthRatio。
另外，全域Pstate表项内容500的数据栏位506包含对给定整合型电压调节器模块150规定最大经调节输出电压Vout(标示为MaxRegVDD)的代码。换句话说，数据栏位506对给定整合型电压调节器模块150规定最大Vout电压，其中最大Vout电压是由实际输入电压Vin(如数据栏位504中所规定)来限制。关于通栅装置的操作，经调节电压Vout的确应该比输入电压Vin小一给定量，例如：100mV，这样才能为适当操作通栅装置提供充分的余量。因此，数据栏位504及506的值可用于判定相关通栅装置160的最小Vds，其中Vds值是用于判定通栅装置强度的一个因子。
图6根据本发明的一具体实施例，绘示局域Pstate表的表项内容。在本发明的一具体实施例中，局域Pstate表(LPST)包含记录给定整合型电压调节器模块150的内部电压ID的项目内容，针对供应电压是由给定整合型电压调节器模块150所调节的给定处理器核心130的不同操作频率。更具体地说，如图6所示，局域Pstate表项内容(PSE)600包含多个数据栏位602、604、606、608及610。数据栏位602包含对于给定操作频率，规定给定处理器核心的经调节电压Vout(标示为iVIDVDD)的代码。特别的是，在图1的内容中，数据栏位602包含输入至给定整合型电压调节器模块150的可编程参考产生器152用以产生参考电压Vref的iVID代码，该参考电压Vref用于设定给定整合型电压调节器模块150的输出电压Vout。
在本发明的一具体实施例中，如图6所示，考量到实体面积限制条件，超过一个Pstate是在局域Pstate表的给定项目内容中表示。特别的是，在图6的具体实施例中，Pstate表项内容600包含4个Pstate的内部电压ID(iVID)设定值，其中数据栏位602包括称为「Base」设定值(模4设定值)的第一设定值，并且其中数据栏位606、608及610提供三个另外的设定值。数据栏位602规定「Base」Pstate设定值，其中数据栏位602的iVIDVDD代码值使用不变。Base+[1..3]Pstate(各别数据栏位606、608及610)各具有一VID递增栏位，该VID递增栏位加入到Base值以获得与数据栏位606、608及610相关的iVIDVDD值。
在本发明的一具体实施例中，较低阶的2个索引位选择要用于形成最终iVIDVDD值的是那个数据栏位(602、606、608或610)。再者，在一具体实施例中，假设各栏位606、608及610是3位的栏位，这三个位可规定给定电压范围内8个不同iVID递增值其中一者，例如：50mV，其中各递增值是单位电压步级6.25mV的倍数(例如：8x6.25mV＝50mV)。举例来说，数据栏位606可规定第一VID递增(标示为PS1VID递增)为12.5mV。数据栏位608可规定第二VID递增(标示为PS2VID递增)为25.0mV。数据栏位610可规定第三VID递增(标示为PS3VID递增)为37.5mV。就此而言，数据栏位606、608及610以图6的一个PSE600来提供三个另外的频率点，其中数据栏位606、608及610中的值加入到基值602以对于3个另外对应于数据栏位606、608及610的频率点获得必要的iVIDVDD。
PSE600的数据栏位604包含规定核心VDD电力比率的代码。在一具体实施例中，核心VDD电力比率规定给定Pstate所代表的给定操作频率下的最大负载电流相较于峰值操作频率下峰值Vout电压时的最大负载电流的分值(fractionalvalue)。换句话说，核心VDD电力比率是如以上界定的PowerRatio，亦即，给定操作条件下所需的最大负载电流相较于最大操作频率及最大经调节输出电压Vout时可能所需的最大负载电流的比率。在一具体实施例中，VDD电力比率储存于局域Pstate表的项目内容600的数据栏位604中当作形式为.FFFFFF(6位二进制小数)的预运算6位值，以1/64递增表示比率，并且最大容许.984375(63/64)。
图7根据本发明的一具体实施例，绘示用于映射局域Pstate表中项目内容的方法。更具体地说，图7基于如图6所示的表项内容结构，绘示由线性Pstate空间对4Pstate局域Pstate表的映射。换句话说，图7是一种方法的高层图式，该方法用于使用Pstate空间中表示的基本频率获得指向如图6所示的目标表项内容的正确项目内容。请参阅图7，所示为例示性Pstate空间700，其中频率抽象表达是表示成范围-128至+127的带正负号的量。已知的频率是表示在Pstate0。各Pstate步级的权重是时脉产生系统(例如：PLL系统)的步级尺寸的函数，因此，Pstate索引表的尺寸是需要支撑的频率宽度的函数。
值128(经由加法器702功能块)加入到Pstate空间700的值，用以将Pstate空间700值映射到索引值起自0至255的完全正索引空间704。在一具体实施例中，经缩减尺寸的Pstate表(此表未扩及索引空间704的全范围)是使用一组LPSI(局域Pstate状态索引)项目内容((LPSI_entries)来产生。为了产生经缩减尺寸的Pstate表，(经由减法功能块706)减去LPSI-min(局域Pstate状态索引最小)值以形成新的零偏移位址，而LPSI_entries则界定经缩减Pstate表708的尺寸。Pstate表708内是128个具有目标电压信息(例如：VDDVID)的Pstate表项内容(PSE)。为了节省实体空间，逻辑Pstate表708映射至实体Pstate表710，其中各实体项目内容包含4个Pstate(如以上参照图6所述)。特别的是，如图7所示，具有128个Pstate项目内容(PSE)的逻辑Pstate表708映射至实体Pstate表710，其中32个项目内容各包括4个Pstate(即128/4＝32)。在本发明的一具体实施例中，一个索引的所有位除了较低阶的2个索引位外，其它都是用于存取PSE的实体位置，而这较低阶的2个索引位则是用于判定选择的是基底或是+1、+2、或+3个Pstate。
PwidthRatio是(a)/(b)的比率(蕴涵除法(implyingdivision))，其中(a)是(目前的VinEff、Vout)下的通栅装置宽度，而(b)是最大可用通栅装置宽度。在本发明的一具体实施例中，为了避免硬件中的浮点除法(在电路复杂度及所消耗电力两方面都可能昂贵)，PwidthRatio是基于电流操作点的Vds(Vin-Vout)使用2维查询表来判定，并且是Vin与Vout的全部有效组合的预运算值。如以上所提，此二维表在本文中称为Pwidth表。
图8绘示包含Vds项目内容802及Vin项目内容804的Pwidth表800的逻辑视图。特别的是，图8是Pwidth表800的逻辑视图，其包括每个PwidthRatio值有Vinx5位的Vdsx32个项目内容的16个项目内容，提供总数2650个位的阵列。在如图8所示的一具体实施例中，逻辑Pwidth表800的这2650位配置成64x40位阵列。在本发明的一具体实施例中，经由分析，整组有效Vin、Vout组合的压缩导致以下维度：
(i)Vds：16个25％步级尺寸的项目内容(属于非线性)。
此乃实施成7位iVID代码的受约束范围的线性搜寻，用以指出此范围的开头及此范围的结束。这另外容许步级尺寸基于硬件测量结果灵活移动。
(ii)Vin：32个线性涵盖600mV至1.375V以25mV为一步级的项目内容。各项目内容含有形式为II.FFF(2位整数+3位二进制小数)的预运算5位值。
图9根据本发明的一具体实施例，绘示图8的逻辑Pwidth表视图的硬件实作态样。特别的是，图9根据本发明的一具体实施例，概要绘示为Vin(例如：出自GPST的「有效」Vin)与电流Pstate的Vout的给定组合判定PwidthRatio值的方法。一般来说，图9绘示包含第一内容可定址存储器910与第二内容可定址存储器920的硬件实作态样。第一内容可定址存储器910使用Vds信息进行阵列查询操作以获得Vds_region信息，而第二内容可定址存储器910使用Vds_region信息进行PwidthRatio查询操作。
请参阅图9，VdsIndex(1)是藉由从Vout值减去VinEff值来运算以提供漏极对源极电压的表征。类似的是，VinIndex(12)是藉由从VinEff值减去600mV(此为iVID空间的例示性基值)来运算。VinIndex(12)用于在PwidthRatio阵列922中进行查询操作。一搜寻是在vds_region查询阵列912中使用vds_addr值(2)作为索引来进行。初始索引值设定为0而始于vds_region查询阵列912的开头。vds_region查询阵列912的各项目内容具有代表各别Vds区域界限的开始偏移(块3)及结束偏移(块4)。初始化软件藉由将所欲Vds范围分成所欲步级尺寸来建立各别项目内容。在一具体实施例中，接续的开始偏移(块5)是前一个开始偏移(块3)的1.25倍。结束偏移(块4)的值设定为用于开始偏移(块5)的值，以致此等区域属于非重迭。各区域使用具有开始偏移(块3)及偏移(块4)的项目内容与VdsIndex值(1)作比较，用以使用具有大于或等于功能(块6)的开始偏移、及具有小于或等于功能(块7)的结束偏移来判定给定区域是否「命中」(及(AND)块8)。若两功能(块6与7)都为真，则指示「命中」(及(AND)块8的输出)。一区域一经「命中」，vds_addr(2)的值即变为vds_region(0:3)(9)。
存取vds_region查询阵列912的vds_addr若未产生「命中」，则vds_addr值(2)递增1(块10)以存取vds_region查询阵列912中的下一个项目内容，然后此程序反复进行。若递增动作造成一值等于vds_region查询阵列912尺寸(本具体实施例中为16(0x10))，则视为查询失败，并且声明错误指示符(11)以容许进行错误处理措施(所述措施超出本揭露的范畴)。
利用vds_region(0:3)(指出待使用的是16个区域中的何者)，最显数2个位(位0:1)经序连(concatenate)以形成用于PwidthRatio阵列922的6位存取位址(17)。PwidthRatio阵列922中的各项目内容每个Vds列(例如：区域)含有32个5位比率值。在将Vds列储存于4个各保持8个5位址比率栏位(20)的接续阵列位址的例示性具体实施例中，最显数2个位(位0:1)解码这4个次列位址中保持注意区域值的是何者。利用PwidthRatio阵列922次列存取值，VinIndex位元(3:5)接着(经由多工器(13)、(14)及(15))选择这8个次列栏位中待用于成为PwidthRatio(16)者(标示为Pwidth_ratio(0:4))。利用PwidthRatio(16)输出(Pwidth_ratio(0:4))，Passgate_Strength使用二进制乘法(即Passgate_Strength＝PowerRatioxPwidthRatio)来判定，该二进制乘法是以11位来进行(来自PowerRatio值的6个位+来自PwidthRatio值的5个位)，用以产生以下形式的数值(Passgate_Strength)，II.FFFF_FFFF_F(2位整数+9位二进制小数)，以下为命名形式：
II.FFFFFFFFF
I0.012345678
在一具体实施例中，Passgate_Strength舍进(rounded-up)为5位整数结果。这是藉由将F5加入到5位值F0、Fl、F2、F3、F4来完成。若以上乘法或舍进法造成溢位成10，则将最大值(11111b)(即最大宽度)赋予整合型电压调节器模块150的通栅驱动器(图1)。
图10根据本发明的一具体实施例，绘示局域Pstate表阵列及Pwidth表阵列的实体布局。特别的是，图10绘示用于配置局域Pstate表阵列及Pwidth表阵列的实体实作态样，用以支撑图9的硬件实作态样。请参阅图10，概要展示的是包含局域Pstate表阵列1002、及内有Vds阵列1004与Vin阵列1006之Pwidth表阵列1004/1006的实体阵列1000。进一步展示的是阵列ECC(错误校正码)阵列1008。实体阵列1000包含96列乘72位元阵列，包含列0至列95。如图10所示，局域Pstate表阵列1002占据前32列(列0至列31)，其中各列包含前56个位(位0至位55)。Vds阵列1004占据16列(列32至列47)，其中各列包含前16个位。Vin阵列1006占据64列(列32至列95)，其中各列开始于位位置16并结束于位位置55。相较于使用多个、更小但缺点是存取速度降低的阵列，使用单一大实体阵列1000提供面积有效率的实作态样。尽管图10绘示单一实体阵列1000内各种阵列1002、1004、1006及1008的特定布局，在本发明的其它具体实施例中，这各种阵列1002、1004、1006及1008可在单一实体阵列里以不同方式来配置。
本发明提供用于电压调节器电路的通栅强度校准技术，可用在具有各种类比与数位集成电路系统的集成电路晶片中。特别的是，集成电路晶粒可制造成具有电压调节器校准电路、及其它诸如场效晶体管、双极晶体管、金属氧化物半导体晶体管、二极体、电阻器、电容器、电感器等半导体装置，形成模拟及/或数字电路。电压调节器校准电路可在半导体基材上或内形成，所述晶粒亦包含该基材。根据本发明的集成电路可在应用程式、硬件、及/或电子系统中运用。适用于实施本发明的硬件及系统可包括(但不限于)个人电脑、通讯网路、、电子商务系统、、可携式通讯装置(例如：行动电话)、固态介质储存装置、功能电路系统等。合并此类集成电路的系统及硬件系视为本发明的部分。经由本文中所提供本发明的教示，所属技术领域中具有通常知识者能够深思本发明的技术的其它实作态样及应用。
虽然已参照附图说明本发明的例示性具体实施例，仍要了解的是，本发明不受限于那些精确的具体实施例，而且，所属技术领域中具有通常知识者可于其中进行各种其它变更及修改，但不会脱离随附权利要求书的范畴。

Claims (28)

1.一种用于调节电压的方法，其包含：
获得规定电压调节器电路的操作条件的信息，该电压调节器电路具有通栅装置，该通栅装置调节负载电路的供应电压；
使用所获得信息存取一或多个查询表的项目内容；
使用所存取项目内容内的信息，判定该负载电路在该所获得信息所规定的所述操作条件下可能需求的最大负载电流，并且预测足以供应所判定最大负载电流的通栅装置宽度；以及
根据所预测通栅装置宽度设定该通栅装置的有效宽度。
2.根据权利要求1所述的方法，其中，该所获得信息包含(i)该负载电路的操作频率，以及(ii)该电压调节器电路的输入电压及经调节输出电压设定值。
3.根据权利要求2所述的方法，其中，存取一或多个查询表的项目内容包含：
存取包含表项内容的第一查询表，所述表项内容记录规定该负载电路的最大负载电流量的信息，作为该负载电路的该操作频率及经调节输出电压的函数；以及
存取包含表项内容的第二查询表，所述表项内容记录规定对于给定电流量的通栅装置宽度的信息，作为该输入电压及经调节输出电压的函数。
4.根据权利要求3所述的方法，其中，该所预测通栅装置宽度是藉由将存取自该第一查询表与该第二查询表的数据值相乘来判定。
5.根据权利要求1所述的方法，其中，该所获得信息包含该电压调节器电路的输入电压及经调节输出电压设定值。
6.根据权利要求5所述的方法，其中，存取一或多个查询表的项目内容包含：
存取包含表项内容的第一查询表，所述表项内容记录规定该负载电路的最大负载电流量的信息，作为经调节输出电压的函数；以及
存取包含表项内容的第二查询表，所述表项内容记录规定对于给定电流量的通栅装置宽度的信息，作为该输入电压及经调节输出电压的函数。
7.根据权利要求6所述的方法，其中，该所预测通栅装置宽度是藉由将存取自该第一查询表与该第二查询表的数据值相乘来判定。
8.根据权利要求1所述的方法，其更包含使用基于仿真的数据填入该一或多个查询表的项目内容，其中该一或多个查询表的索引是输入电压及经调节输出电压的函数。
9.根据权利要求1所述的方法，其更包含使用制造期间获得的测试信息填入该一或多个查询表的项目内容。
10.根据权利要求9所述的方法，其中，该测试信息包含制造期间获得的仿件通栅装置的漏极电流测量结果。
11.根据权利要求9所述的方法，其中，该测试信息更包含制造期间获得的该负载电路的实际负载电流测量结果。
12.根据权利要求1所述的方法，其更包含使用实时操作期间从晶载校准电路系统获得的测量结果，更新该一或多个查询表的项目内容。
13.根据权利要求12所述的方法，其中，从该晶载校准电路系统获得的所述测量结果包含仿件通栅装置的漏极电流测量结果。
14.根据权利要求1所述的方法，其中，该电压调节器是起停式电压调节器电路。
15.一种用以调节电压的系统，其包含：
包含通栅装置的电压调节器电路，该通栅装置调节负载电路的供应电压；以及
通栅强度校准控制模块，其经组态以(i)获得规定该电压调节器电路的操作条件的信息，(ii)使用所获得信息存取一或多个查询表的项目内容，(iii)使用所存取项目内容里的信息判定该负载电路在藉由该所获得信息所规定的所述操作条件下可能需求的最大负载电流，并且预测足以供应所判定最大负载电流的通栅装置宽度，以及(iv)根据所预测通栅装置宽度设定该通栅装置的有效宽度。
16.根据权利要求15所述的系统，其中，该所获得信息包含(i)该负载电路的操作频率，以及(ii)该电压调节器模块的输入电压及经调节输出电压设定值。
17.根据权利要求16所述的系统，其中，该通栅强度校准控制模块经组态以存取包含表项内容的第一查询表，所述表项内容记录规定该负载电路的最大负载电流量的信息，作为该负载电路的该操作频率及经调节输出电压的函数，并且存取包含表项内容的第二查询表，所述表项内容记录规定对于给定电流量的通栅装置宽度的信息，作为该输入电压及经调节输出电压的函数。
18.根据权利要求17所述的系统，其中，该所预测通栅装置宽度是藉由将存取自该第一查询表与该第二查询表的数据值相乘来判定。
19.根据权利要求15所述的系统，其中，该所获得信息包含该电压调节器电路的输入电压及经调节输出电压设定值。
20.根据权利要求19所述的系统，其中，该通栅强度校准控制模块经组态以存取包含表项内容的第一查询表，所述表项内容记录规定该负载电路的最大负载电流量的信息，作为经调节输出电压的函数，并且存取包含表项内容的第二查询表，所述表项内容记录规定对于给定电流量的通栅装置宽度的信息，作为该输入电压及经调节输出电压的函数。
21.根据权利要求20所述的系统，其中，该所预测通栅装置宽度是藉由将存取自该第一查询表与该第二查询表的数据值相乘来判定。
22.根据权利要求15所述的系统，其中，该一或多个查询表的项目内容使用基于仿真的数据来填入，其中该一或多个查询表的索引是输入电压及经调节输出电压的函数。
23.根据权利要求15所述的系统，其中，该一或多个查询表的项目内容使用制造期间获得的测试信息来填入。
24.根据权利要求15所述的系统，其中，该电压调节器电路及该通栅强度校准控制模块是在同一晶片上实施。
25.根据权利要求15所述的系统，其中，该通栅强度校准控制模块包含有限状态机。
26.根据权利要求15所述的系统，其更包含用以在实时操作期间获得测试信息的晶载校准电路系统，其中该通栅强度校准控制模块使用所获得的测试信息更新该一或多个查询表的项目内容。
27.根据权利要求26所述的系统，其中，藉由该晶载校准电路系统获得的该测试信息包含仿件通栅装置的漏极电流测量结果。
28.根据权利要求15所述的系统，其中，该电压调节器电路是起停式电压调节器电路。
CN201480056304.8A 2013-08-29 2014-08-13 用于电压调节器的通栅强度校准技术 Expired - Fee Related CN105683846B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361871822P 2013-08-29 2013-08-29
US61/871,822 2013-08-29
PCT/US2014/050856 WO2015031055A1 (en) 2013-08-29 2014-08-13 Passgate strength calibration techniques for voltage regulators

Publications (2)

Publication Number Publication Date
CN105683846A true CN105683846A (zh) 2016-06-15
CN105683846B CN105683846B (zh) 2018-11-16

Family

ID=52582352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480056304.8A Expired - Fee Related CN105683846B (zh) 2013-08-29 2014-08-13 用于电压调节器的通栅强度校准技术

Country Status (3)

Country Link
US (2) US8981829B1 (zh)
CN (1) CN105683846B (zh)
WO (1) WO2015031055A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515874A (zh) * 2019-09-11 2019-11-29 上海兆芯集成电路有限公司 驱动系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015009782A2 (en) * 2013-07-16 2015-01-22 Lion Semiconductor Inc. Reconfigurable power regulator
WO2015031055A1 (en) 2013-08-29 2015-03-05 International Business Machines Corporation Passgate strength calibration techniques for voltage regulators
KR101822280B1 (ko) * 2016-05-04 2018-01-26 현대자동차주식회사 저전압 직류 변환기의 출력전압 센싱 오차 보정 방법
US10122179B2 (en) 2016-05-19 2018-11-06 Qualcomm Incorporated Power supplies with feedback
CN107844152B (zh) * 2016-09-20 2020-06-02 华为技术有限公司 负载监控器、基于多核心架构的供电系统和电压调整方法
US10659063B2 (en) * 2016-11-01 2020-05-19 Nvidia Corporation Adaptive voltage frequency scaling for optimal power efficiency
US10644497B2 (en) * 2017-05-17 2020-05-05 International Business Machines Corporation Charge pump for distributed voltage passgate with high voltage protection
CN108133586B (zh) * 2017-12-01 2021-05-07 国网北京市电力公司 负荷采集方法、装置、设备、存储介质和处理器
KR20210015332A (ko) 2019-08-01 2021-02-10 삼성전자주식회사 시스템 온 칩 및 이를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864114A (zh) * 2003-06-30 2006-11-15 优力半导体有限公司 用于电源电流感测及压降损失补偿的可编程校正电路
US20080007241A1 (en) * 2006-07-07 2008-01-10 Intersil Americas Inc. Load compensated switching regulator
US20100001704A1 (en) * 2008-07-07 2010-01-07 Advanced Analogic Technologies, Inc. Programmable Step-Down Switching Voltage Regulators with Adaptive Power MOSFETs
US8461869B1 (en) * 2011-08-19 2013-06-11 Altera Corporation Apparatus for configuring performance of field programmable gate arrays and associated methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1320666B1 (it) * 2000-09-22 2003-12-10 St Microelectronics Srl Circuito di comando di un regolatore di tensione variabile di unamemoria non volatile con decodifica gerarchica di riga.
CN1795428B (zh) 2003-05-27 2010-09-01 Nxp股份有限公司 监测和控制功耗
US7791160B2 (en) 2006-10-19 2010-09-07 International Business Machines Corporation High-performance FET device layout
US7821246B2 (en) 2007-12-28 2010-10-26 Intel Corporation Voltage regulator and method of calibrating the same
US8264256B2 (en) 2008-10-15 2012-09-11 Infineon Technologies Austria Ag Driver and method for driving a device
KR20110128858A (ko) 2009-02-12 2011-11-30 모사이드 테크놀로지스 인코퍼레이티드 온-다이 터미네이션을 위한 터미네이션 회로
WO2011032178A2 (en) 2009-09-14 2011-03-17 Rambus Inc. High resolution output driver
US8841893B2 (en) 2010-12-16 2014-09-23 International Business Machines Corporation Dual-loop voltage regulator architecture with high DC accuracy and fast response time
US8760217B2 (en) 2011-02-25 2014-06-24 Qualcomm Incorporated Semiconductor device having on-chip voltage regulator
US9088174B2 (en) * 2012-06-15 2015-07-21 Texas Instruments Incorporated Adjusting voltage regulator operating parameters
JP2015231842A (ja) 2012-09-27 2015-12-24 株式会社パックプラス 複室包装袋、その使用方法および製造方法
WO2015031055A1 (en) 2013-08-29 2015-03-05 International Business Machines Corporation Passgate strength calibration techniques for voltage regulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864114A (zh) * 2003-06-30 2006-11-15 优力半导体有限公司 用于电源电流感测及压降损失补偿的可编程校正电路
US20080007241A1 (en) * 2006-07-07 2008-01-10 Intersil Americas Inc. Load compensated switching regulator
US20100001704A1 (en) * 2008-07-07 2010-01-07 Advanced Analogic Technologies, Inc. Programmable Step-Down Switching Voltage Regulators with Adaptive Power MOSFETs
US8461869B1 (en) * 2011-08-19 2013-06-11 Altera Corporation Apparatus for configuring performance of field programmable gate arrays and associated methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515874A (zh) * 2019-09-11 2019-11-29 上海兆芯集成电路有限公司 驱动系统
CN110515874B (zh) * 2019-09-11 2021-06-29 上海兆芯集成电路有限公司 驱动系统

Also Published As

Publication number Publication date
US20150123633A1 (en) 2015-05-07
CN105683846B (zh) 2018-11-16
US20150061744A1 (en) 2015-03-05
US9541935B2 (en) 2017-01-10
WO2015031055A1 (en) 2015-03-05
US8981829B1 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
CN105683846A (zh) 用于电压调节器的通栅强度校准技术
US20160112042A1 (en) Gate Leakage Based Low Power Circuits
Patounakis et al. A fully integrated on-chip DC-DC conversion and power management system
CN110045774A (zh) 一种快速瞬态响应的数字ldo电路
KR20160066034A (ko) 하이브리드 전압 조정기에서의 피드백 제어
CN101796730A (zh) 针对低功率dc-dc smps的可编程模数转换器
US20210234456A1 (en) Multi-switch voltage regulator
CN109597455A (zh) 一种数字低压差稳压器
CN104850210B (zh) 一种电源门控电路
US10224884B2 (en) Circuit for and method of implementing a multifunction output generator
US8063805B1 (en) Digital feedback technique for regulators
US20110215862A1 (en) Internal supply voltage circuit of an integrated circuit
Hong et al. A dual-output step-down switched-capacitor voltage regulator with a flying capacitor crossing technique for enhanced power efficiency
WO2002015372A2 (en) High-efficiency power supply
Mao et al. A scalable high-current high-accuracy dual-loop four-phase switching LDO for microprocessors
Liu et al. A sub-nW 93% peak efficiency buck converter with wide dynamic range, fast DVFS, and asynchronous load-transient control
Abdelmagid et al. An adaptive fully integrated dual-output energy harvesting system with MPPT and storage capability
US9401719B2 (en) Oscillator circuit and method of providing temperature compensation therefor
CN110198154A (zh) 可变电阻电路、振荡电路以及半导体装置
CN112034925A (zh) 降低极限环路振荡的数字ldo电路
US10126773B2 (en) Circuit and method for providing a secondary reference voltage from an initial reference voltage
US20220060180A1 (en) Digitally calibrated sawtooth generator for pwm based buck converters
US9899922B1 (en) Digital sub-regulators
Ram et al. Sehs: Solar energy harvesting system for iot edge node devices
Dogan et al. A systematic approach to designing a wide‐current range, MOS capacitor‐based switched‐capacitor DC‐DC converter with an augmenting LDO

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181116

Termination date: 20190813