CN105680819B - 容性分忆抗元和感性分忆抗元滤波器 - Google Patents
容性分忆抗元和感性分忆抗元滤波器 Download PDFInfo
- Publication number
- CN105680819B CN105680819B CN201610214170.9A CN201610214170A CN105680819B CN 105680819 B CN105680819 B CN 105680819B CN 201610214170 A CN201610214170 A CN 201610214170A CN 105680819 B CN105680819 B CN 105680819B
- Authority
- CN
- China
- Prior art keywords
- point
- recalls
- wave filter
- capacitive
- perception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/0004—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Networks Using Active Elements (AREA)
- Filters And Equalizers (AREA)
Abstract
本发明所提出的容性分忆抗元和感性分忆抗元滤波器实现一种兼具分数阶非线性记忆和预测功能的新型电路元器件。本发明涉及的分数阶阶次v不是传统的正整数,而是正实数,工程应用中一般取分数或有理小数,v=m+p,m是正整数,且0≤p≤1。该滤波器是采用其输入点、分数阶微分器、卷积器、忆阻器、(1‑p)次幂运算器、Laplace逆变换器、乘法器和其输出点以级联方式构成的。该滤波器特别适用于实现一种兼具分数阶非线性记忆和预测功能的新型电路元器件的应用场合。本发明属于电路与系统、现代信号处理和应用数学交叉学科的技术领域。
Description
技术领域
本发明所提出的容性分忆抗元和感性分忆抗元滤波器实现一种兼具分数阶非线性记忆和预测功能的新型电路元器件。本发明涉及的分数阶阶次v不是传统的正整数,而是正实数,工程应用中一般取分数或有理小数,v=m+p,m是正整数,且0≤p≤1。见图1,该滤波器是采用其输入点1、分数阶微分器2、卷积器3、忆阻器4、(1-p)次幂运算器5、Laplace逆变换器6、乘法器7和其输出点8以级联方式构成的,其中,该滤波器输入点1馈入的该容性分忆抗元和感性分忆抗元滤波器的端口电流Li(t)输入给分数阶微分器2,分数阶微分器2输出信号输入给卷积器3,忆阻器4输出信号输入给(1-p)次幂运算器5,(1-p)次幂运算器5输出信号输入给Laplace逆变换器6,Laplace逆变换器6输出信号输入给卷积器3,卷积器3输出信号输入给乘法器7,乘法器7输出信号输入给该滤波器输出点8,该滤波器输出点8输出该容性分忆抗元和感性分忆抗元滤波器的端口电压Vi(t)。该滤波器特别适用于实现一种兼具分数阶非线性记忆和预测功能的新型电路元器件的应用场合。本发明属于电路与系统、现代信号处理和应用数学交叉学科的技术领域。
背景技术
忆阻元最早由电路理论学家蔡少棠教授在1971年首次提出。他推断在电阻、电容和电感之外,应该还有一种迷失的第四种电路元件:忆阻元。忆阻元作为一种非线性无源二端电路元件表征电荷与磁通量之间的非线性关系。蔡教授在其1976年的论文中进一步将忆阻元泛化为忆阻系统。其他科学家也提出了诸如Bernard Widrow忆阻的动态记忆电阻器,但蔡教授试图用数学方法对忆阻元进行归纳。忆阻元具有非易失的记忆特性。2008年,美国HP公司由Williams领导的一个实验小组声称他们通过分析二氧化钛薄膜已经发现了蔡氏迷失的忆阻。近年来,蔡教授还基于阻变效应讨论了一种能够涵盖所有二端非易失记忆器件的广义定义,虽然,与之相悖,在阻变存储器的一些实验验证中一种非无源纳米电池效应被观测到。Williams认为忆阻元技术由磁性随机存储器、相位变存储器和阻变随机存取存储器构成。2011年Meuffels和Schroeder提出一篇早期的关于忆阻元的论文存在一个关于离子传导的错误假定。2012年Meuffels和Soni论述了实现忆阻元的基本问题和难点,进而他们揭示了仅由电流控制具有非易失特性的忆阻元的动力学状态方程允许违背改变一个系统信息状态的所需最小能量的Landauer原理。流控忆阻元的概念没有提供使忆阻系统在电流白噪声影响下不规律变动其状态的物理机制。有研究者提出了忆阻的非线性离子漂移模型。从2014年起,一种解决Strukov初始忆阻模型方程不能较好反映实际器件物理的模型得到进一步研究。存在迟滞效应是忆阻元和忆阻系统的一个实验特性。已被证实,不相交的迟滞效应曲线类型不能用以刻画忆阻元。目前,已被发现的忆阻器有二氧化钛忆阻器、聚合忆阻器、层状忆阻器、铁电忆阻器和自旋忆阻器。Williams的固态忆阻器与交叉开关锁存器相结合将在未来计算机中取代晶体管。2009年,一种由电感与电容网络和忆阻器构成的简化电子电路被用于单细胞机体的自适应行为的建模实验中。2010年,Versace和Chandler定义了模块化神经探索旅行代理模型。Merrikh-Bayat和Shouraki用一种模拟软件计算系统演示了基于IDS方法硬件实现的具有交叉开关结构的忆阻器。2013年,蔡少棠发文着重广泛讨论了忆阻元的复杂现象及其应用。2009年,Di Ventra将忆阻系统的概念拓展到以忆容元和忆感元为形式的容性和感性电路元件。2011年,提出了基于忆阻元的内容可寻址存储器。同年,Tse演示了基于溶液法的印刷记忆性计数器,及其作为低廉封装元件的潜在应用。2012年,Politecnico用现存的电路元件制作了忆阻器的纯无源电路。一些包括一个分数阶蔡氏电路和一个忆阻器的混沌电路被提出并研究。2013年,Tenreiro Machado以分数阶系统的观点推广了忆阻元的理论。2014年,Abdelhouahad提出了忆分抗的概念,其特性是在忆阻元与忆容元、忆感元或二阶忆阻元的特性之间进行插值。
近年来,分数阶微积分业已成为数学分析的一个重要而新兴的分支。虽然分数阶微积分与整数阶微积分一样古老,但直到最近,它的应用主要局限于纯数学领域。目前,对于物理学家和工程界的学者而言,分数阶微积分已被视为一种新颖而又前途的数学方法。分数阶微积分拓展了整数阶差分与Riemann积和的概念。一个单位阶跃函数的分数阶微分不等于零,而其整数阶微分却必定为零。各种函数的分数阶微积分均具有一个显著特征:大多数函数的分数阶微积分等于一个幂级数,而其它函数的分数阶微积分等于某一函数与一个幂函数的叠加或乘积。也许这个特性向人们暗示了自然界的一些本质变化规律。在诸如现代信号分析、现代信号处理和电路与系统理论的科学领域内,存在许多关于非线性、非因果、非高斯、非平稳、非最小相位、非白噪声、非整数维和非整数阶的特性需要分析和处理。而经典的整数阶信号处理滤波器和电路模型不能有效处理上述“非”难题。科学研究表明,分数阶或分数维的方法是目前对许多自然现象的最佳描述。分数阶或分数维的系统是处理上述“非”难题的一种有力模型。在诸如物理学、生物工程、扩散过程、粘弹性理论、分形动力学、分数阶控制、分数阶信号处理和分数阶图像处理的科学研究中,目前广泛采用分数阶微积分,并取得了令人满意的结果与进一步研究的启示。这些成功应用的案例表明分数阶数学方法是一种有趣且有用的工具。
如何将分数阶微积分应用于分析忆阻元还是一个研究甚少的新兴学科分支。分数阶微积分被引入用于研究信号处理、电路与系统和材料科学,主要是因为其具有常时记忆性、非局域性和弱奇异性这样的固有优势。在分数阶信号处理和信号分析领域内,关于分抗元研究的显著进展,不仅实现了分数阶信号处理滤波器,而且还为未来的研究提供了许多有趣且实用的建议。随着人们以模拟电路形式成功构造出分数阶微分器和分数阶积分器,出现了一种被称为分抗元的前景广阔的新兴电路元件。分抗元实质上是一种完成分数阶微积分功能的信号处理滤波器。分抗值是分抗元的分数阶阻抗的意思。一个分抗元的驱动点阻抗函数即是其分数阶电抗。分抗元有两种类型:容性分抗元和感性分抗元。容性分抗元可被视为一种分数阶电容,完成分数阶积分功能。容性分抗元的分数阶阻抗即是其容性分抗值。同样地,感性分抗元可被视为分数阶电感,完成分数阶微分功能。感性分抗元的分数阶阻抗即是其感性分抗值。如我们所知,在关于所有二端电路元件的蔡氏周期表中,容性分抗元处于电容和电阻之间的线段内。因此,容性分抗元的电气特性处于电容和电阻的电气特性之间。同样地,在关于所有二端电路元件的蔡氏周期表中,感性分抗元处于电感和电阻之间的线段内。因此,感性分抗元的电气特性处于电感和电阻的电气特性之间。由蔡氏电路元件周期表、逻辑想容性、公理完备性与形式对称性,应该分别存在一种新兴的称为容性分抗元的容性电路元件以及一种称为感性分抗元的感性电路元件。因此,可以很自然地想到一个有趣的理论问题:其电气特性处于忆阻元和电容或电感之间的分忆抗是什么,以及分忆抗在蔡氏周期表所处的位置是什么。受此需求的激励,本发明综合分数阶电路元件和忆阻元的概念,提出了一种关于分忆抗元的新颖基本概念及其滤波器。本发明运用一种新颖的数学方法,分数阶微积分,来分析所提出的基本概念及其滤波器。特别地,在关于所有二端电路元件的蔡氏周期表中,本发明所提出的容性分忆抗元的电气特性应该处于电容和忆阻元的电气特性之间。本发明所提出的感性分忆抗元的电气特性应该处于电感和忆阻元的电气特性之间。本发明所提出的分忆抗元可被视为一种具有预测功能的分数阶忆阻元。与经典的一阶忆阻元相比,可预测特性是本发明所提出的分忆抗元所具备的最主要优点。
发明内容
本发明所提出的容性分忆抗元和感性分忆抗元滤波器实现一种兼具分数阶非线性记忆和预测功能的新型电路元器件。本发明涉及的分数阶阶次v不是传统的正整数,而是正实数,工程应用中一般取分数或有理小数,v=m+p,m是正整数,且0≤p≤1。见图1,该滤波器是采用其输入点1、分数阶微分器2、卷积器3、忆阻器4、(1-p)次幂运算器5、Laplace逆变换器6、乘法器7和其输出点8以级联方式构成的,其中,该滤波器输入点1馈入的该容性分忆抗元和感性分忆抗元滤波器的端口电流Ii(t)输入给分数阶微分器2,分数阶微分器2输出信号输入给卷积器3,忆阻器4输出信号输入给(1-p)次幂运算器5,(1-p)次幂运算器5输出信号输入给Laplace逆变换器6,Laplace逆变换器6输出信号输入给卷积器3,卷积器3输出信号输入给乘法器7,乘法器7输出信号输入给该滤波器输出点8,该滤波器输出点8输出该容性分忆抗元和感性分忆抗元滤波器的端口电压Vi(t)。该滤波器特别适用于实现一种兼具分数阶非线性记忆和预测功能的新型电路元器件的应用场合。
见图1,为了清楚说明本发明所提出的容性分忆抗元和感性分忆抗元滤波器的电路构成,有必要先对该滤波器的数学公式和运算规则进行如下推导和说明:
美籍华人蔡少棠教授提出应该存在一种被称为忆阻元(记忆电阻)的第四种基本电路元件M,其实现的关系表达式为其中,表示磁通量,q表示电荷量。表明忆阻元是一种刻画介于电流的时间积分和电压的时间积分之间函数关系的无源二端电路元件。该函数关系的斜率被称为忆阻值R[q(t)],类似于可变电阻值。由可推导得其中,Vi(t)表示忆阻元的输入电压的瞬时值,Ii(t)表示忆阻元输入电流的瞬时值。近年来,蔡教授还基于阻变效应讨论了一种能够涵盖所有二端非易失记忆器件的广义定义。见图2,其中,所有蔡氏公理化电路元件具有元件的互不相关性。和共同表征蔡氏本构变量,D表示微分算子。因此,表征了相应的本构关系为其中α∈R且β∈R。蔡氏公理化电路元件及其相应的电气特性为
其中,C、R、L和M分别代表电容、电阻、电感和忆阻元的电气特性。
最常用的分数阶微积分定义分别是Grünwald-Letnikov、Riemann-Liouville和Caputo定义。因果信号f(x)分数阶微积分的Grünwald-Letnikov定义可表示为其中,f(x)是一个可微积函数,[a,x]是f(x)的持续时间,v是一个非整数,是伽马函数,表示Grünwald-Letnikov定义的分数阶微分算子。因果信号f(x)的v阶分数阶积分的Riemann-Liouville定义可表示为其中,v>0,表示Riemann-Liouville定义的负向分数阶积分算子。因果信号f(x)的v阶分数阶微分的Riemann-Liouville定义可表示为其中,n-1≤v<n,表示Riemann-Liouville定义的负向分数阶微分算子。v阶Riemann-Liouville定义的分数阶微分算子的Laplace变换为其中,s表示Laplace算子。若f(x)是因果信号且其分数阶初始状态为零,的Laplace变换可被简化为因果信号f(x)的v阶导数的Caputo定义可表示为其中,0≤n-1<v<n,n∈R,表示Caputo定义的分数阶微分算子。由可知,等价于对信号f(x)依次进行的n阶微分运算和(n-v)阶积分运算。Caputo定义的v阶微分算子的Laplace变换可表示为若f(x)为因果信号且其分数阶初始状态为零,的Laplace变换可被简化为在这个意义上,上述三个分数阶导数的定义是等价的。本发明无差别地使用如下等价符号
对于容性分抗元而言,在图2中,容性分抗元位于C和R之间的线段S1上。容性分抗元的分数阶阶次可被拓展为整个负实数领域。蒲亦非已推导出了任意阶容性分抗值中电容值和电阻值之间非线性关系的一般表达式为其中,v=m+p是正实数,m是正整数,且0≤p≤1。c、r和c(m+p)r1-p分别表示v阶理想容性分抗元的驱动点阻抗函数、电容值、电阻值和v阶理想容性分抗元的容性分抗值。容性分抗元的驱动点阻抗函数即是其分数阶容性电抗。即为任意阶理想容性分抗元的分数阶容性电抗。对于感性分抗元而言,在图2中,感性分抗元位于L和R之间的线段S2上。感性分抗元的分数阶阶次可被拓展为整个正实数领域。蒲亦非已推导出了任意阶感性分抗值中电感值和电阻值之间非线性关系的一般表达式为其中,v=m+p是正实数,m是正整数,且0≤p≤1。l、r和lm+pr1-p分别表示v阶理想感性分抗元的驱动点阻抗函数、电感值、电阻值和v阶理想感性分抗元的感性分抗值。感性分抗元的驱动点阻抗函数即是其分数阶感性电抗。即为任意阶理想感性分抗元的分数阶感性电抗。
见图2,由蔡氏电路元件周期表、逻辑想容性、公理完备性与形式对称性,分别与容性分抗元和感性分抗元相对应,应该还分别存在一种新兴的称为容性分忆抗元的容性电路元件以及一种称为感性分忆抗元的感性电路元件。在图2中,容性分忆抗元应该位于C和M之间的线段S4上。感性分忆抗元应该位于L和M之间的线段S3上。分抗值意为分抗元的分数阶阻抗。容性分抗元和感性分抗元的分数阶阻抗分别是容性分抗值和感性分抗值。类似地,分忆抗值意为分忆抗元的分数阶阻抗。容性分忆抗元和感性分忆抗元的分数阶阻抗分别是容性分忆抗值和感性分忆抗值。另外,由图2可进一步推知,容性分忆抗元的电气特性应该处于电容和忆阻元的电气特性之间。感性分忆元的电气特性应该处于电感和忆阻元的电气特性之间。可见,忆阻元和电阻之间电气特性的差别是决定分忆抗元和分抗元之间电气特性的差别的最主要因素。另外,和表明,与电阻、电容、电感类似,忆阻元的定义式仅取决于诸如电流、电压及其时间积分这样的基本电路变量。理想忆阻元,记忆性电阻,是当R[q(t)]仅取决于电荷量时广义忆阻元的一种特例。R[q(t)]是增值电阻值。忆阻值的度量单位与电阻值的度量单位相同,均为欧姆。因此,本发明可参照上述的分抗元的实现形式来实现分忆抗元。
相关研究表明,树枝型、两回路型、H型、网格型是分抗元的四种自然实现形式。分抗元的这四种自然实现形式与分抗元的其它近似实现形式相比,最主要的区别是:前者由一系列具有高度自相似自然分形结构的普通电路元件(电阻、电容或电感)构成。与分抗元的其它近似实现形式相比,分抗元的这四种自然实现形式不需要分抗元中的电容值、电感值和电阻值具有浮点数形式。事实上,分抗元的这四种自然实现形式具有无限递归高度自相似结构,其分抗值与其所逼近的理想分抗值之间具有零误差。分抗元的其它近似实现形式均与其所逼近的理想分抗值之间存在非零误差。按照分抗元的其它近似实现形式所制造的分抗元不具有所逼近的理想的分抗值。同理,上述树枝型、两回路型、H型、网格型同样也应该是分忆抗元的四种自然实现形式。因为其自然实现形式往往能够揭示各种电路元件的本质规律,所以本发明下面主要基于分忆抗元的上述四种自然实现形式来提出并研究分忆抗元的相关电气特性。对于理想分抗元而言,理想分抗元电气特性的一般表达式可由分抗元上述四种自然实现形式进行推导。和表述了理想分抗元的上述四种自然实现形式的分抗值及其电气特性。同理,不失一般性,本发明可以用网格型分忆抗元来提出并推导理想分忆抗元的一般电气特性。
第一,本发明讨论1/2阶理想分忆抗值。分忆抗值是分忆抗元的分数阶阻抗值。本发明用符号FMv来表示v阶分忆抗元及其v阶驱动点阻抗函数(v阶电抗),其中FM是分忆抗元的缩写。见图3,1/2阶网格型理想分忆抗元具有无限级联网格型结构的高度自相似分形结构,Za和Zb的个数等于电路层数的两倍。令Za和Zb的端口电流分别为ia(s)和ib(s),FM1/2的输入电压和输入电流分别为Vi(s)和Ii(s)。见图4,由Kirchoff电流定律和Kirchoff电压定律,可推导得根据线性代数的Cramer规则,可得因此,可进一步推导得
由可推导得FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2。
第二,对于1/2阶理想容性分忆抗元而言,令其分忆抗值中的忆阻值和电容值分别为R[q(t)]和c,其中q指代电荷量。设r[q(s)]是R[q(t)]的Laplace变换,且1/2阶理想容性分忆抗元中电路元件的初始能量为零。于是,在Laplace变换域内,有Za=r(q)和Zb=1/cs。由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2可推导得其中,ξ=c/r(q)。表明,c1/2r(q)1/2是1/2阶理想容性分忆抗元的1/2阶理想容性分忆抗值。1/2阶理想容性分忆抗元在本质上是-1/2阶忆阻元。表示1/2阶理想容性分忆抗元的1/2阶容性驱动点阻抗函数(1/2阶容性电抗)。由本发明可以推导1/2阶理想容性分忆抗元的输入电压Vi(s)和输入电流Ii(s)之间的非线性关系为Vi(s)=ξ-1/2s-1/2Ii(s)。Vi(s)=ξ-1/2s-1/2Ii(s)的Laplace反变换为其中,符号*表示卷积。由可知,1/2阶理想容性分忆抗元的输入电压Vi(t)与其输入电流Ii(t)的1/2阶分数阶积分存在正相关性。反之,由Vi(s)=ξ-1/2s-1/2Ii(s),本发明可以推导为Ii(s)=ξ1/2s1/2Vi(s)。Ii(s)=ξ1/2s1/2Vi(s)的Laplace反变换为由可知,1/2阶理想容性分忆抗元的输入电流Ii(t)与其输入电压Vi(t)的1/2阶分数阶微分存在正相关性。
第三,对于1/2阶理想感性分忆抗元而言,令其分忆抗值中的忆阻值和电感值分别为R[q(t)]和l。设1/2阶理想感性分忆抗元中电路元件的初始能量为零。于是,在Laplace变换域内,有Za=r(q)和Zb=ls。从FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2可推导得其中,ζ=l·r(q)。表明l1/2r(q)1/2是1/2阶理想感性分忆抗元的1/2阶理想感性分忆抗值。1/2阶理想感性分忆抗元在本质上是1/2阶忆阻元。表示1/2阶理想感性分忆抗元的1/2阶感性驱动点阻抗函数(1/2阶感性电抗)。同理,由本发明可以推导1/2阶理想感性分忆抗元的输入电压Vi(s)和输入电流Ii(s)之间的非线性关系为Vi(s)=ζ1/2s1/2Ii(s)和Ii(s)=ζ-1/2s-1/2Vi(s)。由式Vi(s)=ζ1/2s1/2Ii(s)和Ii(s)=ζ-1/2s-1/2Vi(s)可知,1/2阶理想感性分忆抗元的输入电压Vi(t)与其输入电流Ii(t)的1/2阶分数阶微分存在正相关性,其输入电流Ii(t)与其输入电压Vi(t)的1/2阶分数阶积分存在正相关性。
第四,将上述逻辑推而广之,本发明便可以推导任意阶理想容性分忆抗元的分忆抗值。令图4中Za=r(q)且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得进而,令图4中Za=r(q)且其中n是正整数。由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得同理,令图4中Za=1/cs且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得进而,令图4中Za=1/cs且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得同理,令图4中Za=1/cs且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得令图4中Za=1/cs且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得进而,令图4中Za=1/cs且其中k为正整数。由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得同理,令图4中Za=r(q)且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得令图4中Za=r(q)且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得进而,令图4中Za=r(q)且其中k为正整数。由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得
进一步地,若n和k分别是非负整数,可分别推导得和若1/2≤p≤1,由和可推导得若0≤p≤1/2,由和可推导得
由和可知,无论1/2≤p≤1或0≤p≤1/2,均有相同的解析表达式
和共同解析表达了p阶理想容性分忆抗元的分数阶驱动点阻抗函数,其中0≤p≤1。因此,由
和若0≤p≤1,可推导得此外,电容的驱动点阻抗函数(容抗)为其中,c是电容的电容值。由可知,对于电容而言,其输入电压Vi(t)与其输入电流Ii(t)的一阶积分成正比,其输入电流Ii(t)与其输入电压Vi(t)的一阶微分成正比。电容完成一阶积分算子的功能。因此,由m级一阶积分算子的级联系统的容性驱动点阻抗函数(容性电抗)为其中,m是正整数。于是,理想容性分忆抗元的分数阶阶次可拓展至整个负实数域。本发明可以用级联方式自然实现任意阶理想容性分忆抗元。
由可知,v阶理想容性分忆抗元的v阶容性驱动点阻抗函数(v阶容性电抗)为其中,v=m+p是正实数,m是正整数,且0≤p≤1。表明c(m+p)[r(q)]1-p是v阶理想容性分忆抗元的v阶容性分忆抗值。v阶容性分忆抗元在本质上是-v阶分忆抗元。是v阶理想容性分忆抗元的容性驱动点阻抗函数(v阶容性电抗)。由和
可知,v阶理想容性分忆抗元实现一个由v阶分数阶积分算子和分忆抗值的分数次幂级数运算所构成的级联系统。比较和可知,容性理想分忆抗值与容性理想分抗值之间具有相同的度量单位和物理量纲,因为忆阻值与电阻值之间具有相同的度量单位和物理量纲。在图2中,容性分忆抗元位于C和M之间的S4线段上。特别地,在蔡氏二端电路元件周期表中,容性分忆抗元的电气特性应该处于电容和忆阻元的电气特性之间。容性分忆抗元的分数阶容性驱动点阻抗函数即为其分数阶容性电抗。是任意阶理想容性忆阻元的分数阶容性电抗。由还可知,如果忆阻值的Laplace变换是s的任意次幂函数,则v阶容性分忆抗元转变为传统的分抗元。若v=0,则v阶容性分忆抗元转变为传统的一阶忆阻元。在特定情况下,容性分忆抗元可转变为分抗元或忆阻元。因此,对于容性分忆抗元而言,的Laplace逆变换为其中,r[q(s)]是忆阻值R[q(t)]的Laplace变换,符号L-1表示Laplace逆变换,符号*表示卷积运算,符号表示对于变量t的-v阶分数阶微分(v阶分数阶积分)。
第五,同理,本发明便可以推导任意阶理想感性分忆抗元的分忆抗值。令图4中Za=r(q)且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得进而,令图4中Za=r(q)且其中n是正整数。由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得同理,令图4中Za=ls且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得进而,令图4中Za=ls且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得同理,令图4中Za=ls且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得进而,令图4中Za=ls且其中k为正整数。由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得同理,令图4中Za=r(q)且由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得进而,令图4中Za=r(q)且其中k为正整数。由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得因此,同理,本发明可推导p阶理想感性分忆抗元的分数阶驱动点阻抗函数,其中0≤p≤1。若0≤p≤1,由和可推导得此外,电感的驱动点阻抗函数(感抗)为其中,l是电感的电感值。电感完成一阶微分算子的功能。因此,由式m级一阶微分算子的级联系统的感性驱动点阻抗函数(感性电抗)为其中,m是正整数。于是,理想感性分忆抗元的分数阶阶次可拓展至整个正实数域。本发明可以用级联方式自然实现任意阶理想感性分忆抗元。由和可知,v阶理想感性分忆抗元的v阶感性驱动点阻抗函数(v阶感性电抗)为
其中,v=m+p是正实数,m是正整数,且0≤p≤1。表明lm+p[r(q)]1-p是v阶理想感性分忆抗元的v阶感性分忆抗值。v阶感性分忆抗元在本质上是v阶分忆抗元。是v阶理想感性分忆抗元的感性驱动点阻抗函数(v阶感性电抗)。由
和
可知,v阶理想感性分忆抗元实现一个由v阶分数阶微分算子和分忆抗值的分数次幂级数运算所构成的级联系统。比较和可知,感性理想分忆抗值与感性理想分抗值之间具有相同的度量单位和物理量纲,因为忆阻值与电阻值之间具有相同的度量单位和物理量纲。在图2中,感性分忆抗元位于L和M之间的S3线段上。特别地,在蔡氏二端电路元件周期表中,感性分忆抗元的电气特性应该处于电感和忆阻元的电气特性之间。感性分忆抗元的分数阶感性驱动点阻抗函数即为其分数阶感性电抗。是任意阶理想感性忆阻元的分数阶感性电抗。由还可知,如果忆阻值的Laplace变换是s的任意次幂函数,则v阶感性分忆抗元转变为传统的分抗元。若v=0,则v阶感性分忆抗元转变为传统的一阶忆阻元。在特定情况下,感性分忆抗元可转变为分抗元或忆阻元。因此,对于感性分忆抗元而言,的Laplace逆变换为其中,r[q(s)]是忆阻值R[q(t)]的Laplace变换,符号L-1表示Laplace逆变换,符号*表示卷积运算,符号表示对于变量t的v阶分数阶微分。
第六,根据Kirchhoff电流定律和Kirchhoff电压定律,本发明分析任意阶理想分忆抗元的支路电流。对于1/2阶理想分忆元而言,由可推导得其中,ia(s)和Za=r[q(s)]分别是在Laplace变换域内的1/2阶理想分忆抗元中忆阻元的支路电流与忆阻值。ib(s)和Zb分别是在Laplace变换领域内1/2阶理想分忆抗元中电容或电感的支路电流与容抗或感抗。如上所述,若ib(s)和Zb分别表示电容的支路电流和容抗,则FM1/2表示1/2阶理想容性分忆抗元。若ib(s)和Zb分别表示电感的支路电流和感抗,则FM1/2表示1/2阶理想感性分忆抗元。由可推导得Ii(s)=ia(s)+ib(s),其中,Ii(s)表示1/2阶理想分忆抗元的输入电流。于是,由和Ii(s)=ia(s)+ib(s),可推导得由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2和可推导得对于1/4阶理想分忆抗元而言,由和Ii(s)是1/4阶理想分忆抗元的输入电流。ia(s)和Za=r[q(s)]分别表示在Laplace变换域内1/4阶理想分忆抗元中忆阻元的支路电流和忆阻值。如上所述,若FM1/2是1/2阶理想容性分忆抗元,则FM1/4是相应的1/4阶理想容性分忆抗元。若FM1/2是1/2阶理想感性分忆抗元,则FM1/4是相应的1/4阶理想感性分忆抗元。同理,由FM1/2=Vi(s)/Ii(s)=(ZaZb)1/2,可推导得
其中,Zb是FM1/2中电容或电感的容抗或感抗。对于p阶理想分忆抗元而言,由和可推导得其中,0≤p≤1。Za=r[q(s)]和Zb分别表示在Laplace变换域内p阶理想分忆抗元中忆阻元与电容或电感的忆阻值与电感值或电容值。由可得p/2阶理想分忆抗元的电气特性。Ii(s)是p/2阶理想分忆抗元的输入电流。ia(s)和Za=r[q(s)]分别是在Laplace变换域内p/2阶理想分忆抗元中忆阻元的支路电流和忆阻值。如上所述,若FMp是p阶理想容性分忆抗元,则FMp/2是相应的p/2阶理想容性分忆抗元。若FMp是p阶理想感性分忆抗元,则FMp/2是相应的p/2阶理想感性分忆抗元。同理,由可推导得
此外,由和本发明可以用级联一个p/2阶理想分忆抗元与一个m级一阶积分器或一阶微分器的方式自然实现任意阶容性或感性分忆抗元。对于级联电路而言,每一级一阶积分器或一阶微分器的输入电流与p/2阶理想分忆抗元的输入电流Ii(s)相同。因此,在Laplace变换域内,
表示(m+p/2)阶(即任意阶)理想分忆抗元中忆阻元的支路电流。
基于上述对本发明所提出的容性分忆抗元和感性分忆抗元滤波器的数学公式和运算规则的推导和说明,下面具体说明该滤波器的电路构成:
见图1,本发明所提出的容性分忆抗元和感性分忆抗元滤波器实现一种兼具分数阶非线性记忆和预测功能的新型电路元器件。本发明涉及的分数阶阶次v不是传统的正整数,而是正实数,工程应用中一般取分数或有理小数,v=m+p,m是正整数,且0≤p≤1。见图1,该滤波器是采用其输入点1、分数阶微分器2、卷积器3、忆阻器4、(1-p)次幂运算器5、Laplace逆变换器6、乘法器7和其输出点8以级联方式构成的,其中,该滤波器输入点1馈入的该容性分忆抗元和感性分忆抗元滤波器的端口电流Ii(t)输入给分数阶微分器2,分数阶微分器2输出信号输入给卷积器3,忆阻器4输出信号输入给(1-p)次幂运算器5,(1-p)次幂运算器5输出信号输入给Laplace逆变换器6,Laplace逆变换器6输出信号输入给卷积器3,卷积器3输出信号输入给乘法器7,乘法器7输出信号输入给该滤波器输出点8,该滤波器输出点8输出该容性分忆抗元和感性分忆抗元滤波器的端口电压Vi(t)。该滤波器特别适用于实现一种兼具分数阶非线性记忆和预测功能的新型电路元器件的应用场合。
见图1,1是本发明所提出的容性分忆抗元和感性分忆抗元滤波器的输入点,即该容性分忆抗元和感性分忆抗元滤波器的端口电流Ii(t)的输入点。分数阶微分器2完成的计算是Ii(t)对于时间t的分数阶微积分或其中,表示对于时间t的v阶分数阶积分,表示对于时间t的v阶分数阶微分。忆阻器4完成的计算是输出其忆阻值R[q(t)]的Laplace变换值r[q(s)],其中,q表示电荷量,s表示Laplace算子。(1-p)次幂运算器5完成的计算是[r(q)]1-p。Laplace逆变换器6完成的计算是L-1{[r(q)]1-p},其中,L-1表示Laplace逆变换。卷积器3完成的计算是或其中,*表示卷积。乘法器7完成的计算是或其中,c是电容值,l是电感值。8是本发明所提出的容性分忆抗元和感性分忆抗元滤波器的输出点,即该容性分忆抗元和感性分忆抗元滤波器的端口电压或的输出点。当时,该容性分忆抗元和感性分忆抗元滤波器即为容性分忆抗元滤波器,当时,该容性分忆抗元和感性分忆抗元滤波器即为感性分忆抗元滤波器。
下面结合附图和实例详细说明本发明所提出的容性分忆抗元和感性分忆抗元滤波器的新方案:
附图说明
图1是本发明的容性分忆抗元和感性分忆抗元滤波器的示意图。
图2是涵盖所有二端电路元件的蔡氏电路元件周期表的示意图。
图3是1/2阶网格型理想分忆抗元的示意图。
图4是1/2阶网格型理想分忆抗元的等效电路的示意图。
其中,1是本发明所提出的容性分忆抗元和感性分忆抗元滤波器的输入点,即该容性分忆抗元和感性分忆抗元滤波器的端口电流Ii(t)的输入点;2是分数阶微分器;3是卷积器;4是忆阻器,输出其忆阻值R[q(t)]的Laplace变换值r[q(s)];5是(1-p)次幂运算器;6是Laplace逆变换器;7是乘法器;8是本发明所提出的容性分忆抗元和感性分忆抗元滤波器的输出点,即该容性分忆抗元和感性分忆抗元滤波器的端口电压Vi(t)的输出点。
其中,C(α,β)表示蔡氏公理化电路元件及其相应的电气特性;α代表电压指数,β代表电流指数,α和β分别等于电路元件的端口电压v(t)和端口电流i(t)的关于时间的导数的阶次;(α,β)表示蔡氏公理化电路元件体系的蔡氏平面;C、R、L、M、ML和MC分别表示电容、电阻、电感、忆阻元、忆感元和忆容元;符号O表示蔡氏公理化电路元件体系中的其它公设元件;Za表示忆阻元及其驱动点阻抗函数(电抗);Zb表示经典的无源电容或无源电感及其驱动点阻抗函数(电抗);FM1/2来表示1/2阶分忆抗元及其1/2阶驱动点阻抗函数(1/2阶电抗);r[q(s)]是忆阻值R[q(t)]的Laplace变换值;v=m+p是正实数,m是正整数,且0≤p≤1;A点是权值c-(m+p)或权值lm+p的输入点,c是电容值,l是电感值,当A点的输入权值是时c-(m+p)且分数阶微分器2的分数阶微分阶次为负数时,图1所示的容性分忆抗元和感性分忆抗元滤波器即为容性分忆抗元滤波器,当A点的输入权值是时lm+p且分数阶微分器2的分数阶微分阶次为正数时,图1所示的容性分忆抗元和感性分忆抗元滤波器即为感性分忆抗元滤波器。
具体实施方式
现举例介绍如下:
见图1、图3和图4,在工程实际应用中,本发明所提出的容性分忆抗元和感性分忆抗元滤波器所涉及的分数阶阶次v不是传统的正整数,而是正实数,工程应用中一般取分数或有理小数,v=m+p,m是正整数,且0≤p≤1。如果本发明取阶次v=2.25=2+0.25,则m=2,p=0.25。如果本发明分别取电容值c=1和电感值l=1,于是,按照本说明书的发明内容中所详细说明的本发明所提出的容性分忆抗元和感性分忆抗元滤波器的级联电路结构及其具体电路参数,就可以方便地构造出该容性分忆抗元和感性分忆抗元滤波器的具体电路,并推导出该容性分忆抗元和感性分忆抗元滤波器的端口电压为或当时,该容性分忆抗元和感性分忆抗元滤波器即为2.25阶容性分忆抗元滤波器,当时,该容性分忆抗元和感性分忆抗元滤波器即为2.25阶感性分忆抗元滤波器。
Claims (2)
1.容性分忆抗元和感性分忆抗元滤波器,其特征在于:它是由该滤波器输入点(1)、分数阶微分器(2)、卷积器(3)、忆阻器(4)、(1-p)次幂运算器(5)、Laplace逆变换器(6)、乘法器(7)和其输出点(8)以级联方式构成的,其中,该滤波器输入点(1)馈入的该容性分忆抗元和感性分忆抗元滤波器的端口电流Ii(t)输入给分数阶微分器(2),分数阶微分器(2)输出信号输入给卷积器(3),忆阻器(4)输出信号输入给(1-p)次幂运算器(5),(1-p)次幂运算器(5)输出信号输入给Laplace逆变换器(6),Laplace逆变换器(6)输出信号输入给卷积器(3),卷积器(3)输出信号输入给乘法器(7),乘法器(7)输出信号输入给该滤波器输出点(8),该滤波器输出点(8)输出该容性分忆抗元和感性分忆抗元滤波器的端口电压Vi(t),分数阶阶次v不是传统的正整数,而是正实数,工程应用中取分数或有理小数,v=m+p,m是正整数,且0≤p≤1,表示对于时间t的v阶分数阶积分,表示对于时间t的v阶分数阶微分,q表示电荷量,s表示Laplace算子,L-1表示Laplace逆变换,*表示卷积,c是电容值,l是电感值。
2.根据权利要求1所述的容性分忆抗元和感性分忆抗元滤波器,其特征在于:该容性分忆抗元和感性分忆抗元滤波器的输入点(1)输入该滤波器的端口电流Ii(t),分数阶微分器(2)完成的计算是Ii(t)对于时间t的分数阶微积分或忆阻器(4)完成的计算是输出其忆阻值R[q(t)]的Laplace变换值r[q(s)],(1-p)次幂运算器(5)完成的计算是[r(q)]1-p,Laplace逆变换器(6)完成的计算是L-1{[r(q)]1-p},卷积器(3)完成的计算是或乘法器(7)完成的计算是或该容性分忆抗元和感性分忆抗元滤波器的输出点(8)输出该滤波器的端口电压或当时,该容性分忆抗元和感性分忆抗元滤波器为容性分忆抗元滤波器,当时,该容性分忆抗元和感性分忆抗元滤波器为感性分忆抗元滤波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610214170.9A CN105680819B (zh) | 2016-04-08 | 2016-04-08 | 容性分忆抗元和感性分忆抗元滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610214170.9A CN105680819B (zh) | 2016-04-08 | 2016-04-08 | 容性分忆抗元和感性分忆抗元滤波器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105680819A CN105680819A (zh) | 2016-06-15 |
CN105680819B true CN105680819B (zh) | 2018-03-06 |
Family
ID=56308601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610214170.9A Active CN105680819B (zh) | 2016-04-08 | 2016-04-08 | 容性分忆抗元和感性分忆抗元滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105680819B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106655865B (zh) * | 2016-11-25 | 2023-03-28 | 华南理工大学 | 一种阶数和容值可调的分数阶电容 |
CN106850181B (zh) * | 2017-01-05 | 2020-01-10 | 广州大学 | 一种混沌发生电路 |
CN106936564B (zh) * | 2017-02-17 | 2020-03-31 | 南京师范大学 | 一种含有光滑型忆阻器的分数阶混沌电路 |
CN108257628B (zh) * | 2018-01-02 | 2020-11-17 | 深圳璞芯智能科技有限公司 | 一种任意阶高通滤波的格型标度分数阶忆阻器 |
CN108173527B (zh) * | 2018-01-02 | 2021-10-19 | 深圳璞芯智能科技有限公司 | 一种任意阶低通滤波的格型标度分数阶忆阻器 |
CN109271703B (zh) * | 2018-09-12 | 2023-07-07 | 成都师范学院 | 电流分数阶积分控制式忆阻器 |
CN109117590B (zh) * | 2018-09-12 | 2022-11-08 | 成都师范学院 | 电压分数阶积分控制式忆阻器 |
CN109213000A (zh) * | 2018-09-17 | 2019-01-15 | 成都师范学院 | 容性分抗元仿真模型 |
CN109492283B (zh) * | 2018-10-29 | 2022-11-08 | 成都师范学院 | 电流分数阶积分控制式忆阶元 |
CN109446647B (zh) * | 2018-10-29 | 2022-11-08 | 成都师范学院 | 电压分数阶积分控制式忆阶元 |
CN109271742B (zh) * | 2018-10-29 | 2022-11-08 | 成都师范学院 | 磁控忆阶元 |
CN110209111B (zh) * | 2019-06-10 | 2022-05-13 | 华北电力大学(保定) | 一种基于现场可编程门阵列的可调分数阶无源电感 |
CN111898748B (zh) * | 2020-07-31 | 2022-07-05 | 四川大学 | 分数阶忆阻桥电路、及由其构成的突触电路和神经元电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102265397A (zh) * | 2008-12-23 | 2011-11-30 | 惠普开发有限公司 | 忆阻设备以及制造和使用所述忆阻设备的方法 |
TW201209734A (en) * | 2010-07-07 | 2012-03-01 | Qualcomm Inc | Methods and systems for memristor-based neuron circuits |
CN102611408A (zh) * | 2012-04-09 | 2012-07-25 | 武汉科技大学 | 一种基于忆阻器的带通滤波器 |
CN103281045A (zh) * | 2013-06-03 | 2013-09-04 | 电子科技大学 | 一种基于忆阻器件的低通、高通、带通、带阻滤波器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8848337B2 (en) * | 2011-02-01 | 2014-09-30 | John R. Koza | Signal processing devices having one or more memristors |
-
2016
- 2016-04-08 CN CN201610214170.9A patent/CN105680819B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102265397A (zh) * | 2008-12-23 | 2011-11-30 | 惠普开发有限公司 | 忆阻设备以及制造和使用所述忆阻设备的方法 |
TW201209734A (en) * | 2010-07-07 | 2012-03-01 | Qualcomm Inc | Methods and systems for memristor-based neuron circuits |
CN102611408A (zh) * | 2012-04-09 | 2012-07-25 | 武汉科技大学 | 一种基于忆阻器的带通滤波器 |
CN103281045A (zh) * | 2013-06-03 | 2013-09-04 | 电子科技大学 | 一种基于忆阻器件的低通、高通、带通、带阻滤波器 |
Non-Patent Citations (5)
Title |
---|
A memristor SPICE model for designing memristor circuits;Mohammad Mahvash, Alice C. Parker;《Circuits and Systems (MWSCAS), 2010 53rd IEEE International Midwest Symposium on》;20100816;第989-992页 * |
Fractional-Order Memristor-Based Chua"s Circuit;Ivo Petras;《IEEE Transactions on Circuits and Systems II: Express Briefs》;20101109;第57卷(第12期);第975-979页 * |
参数对忆阻器的特性影响分析;郭羽泉;《中国优秀硕士学位论文全文数据库工程科技Ⅱ辑》;20151215(第12期);第C042-4页 * |
基于忆阻器的滤波器设计与仿真;段宗胜;《中国优秀硕士学位论文全文数据库信息科技辑》;20130215(第02期);第I135-293页 * |
忆阻器在滤波器设计中的应用研究;蔡发君;《中国优秀硕士学位论文全文数据库信息科技辑》;20150215(第02期);第I135-258页 * |
Also Published As
Publication number | Publication date |
---|---|
CN105680819A (zh) | 2016-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105680819B (zh) | 容性分忆抗元和感性分忆抗元滤波器 | |
Pu et al. | Analog circuit implementation of fractional-order memristor: Arbitrary-order lattice scaling fracmemristor | |
Abdelouahab et al. | Memfractance: A mathematical paradigm for circuit elements with memory | |
Li et al. | Hyperchaos and horseshoe in a 4D memristive system with a line of equilibria and its implementation | |
Pu et al. | Fracmemristor: Fractional-order memristor | |
Ascoli et al. | The art of finding accurate memristor model solutions | |
Liang et al. | A practical implementation of a floating memristor-less meminductor emulator | |
Volos et al. | Antimonotonicity, crisis and multiple attractors in a simple memristive circuit | |
Yesil et al. | Electronically controllable memcapacitor circuit with experimental results | |
Tan et al. | A simple inductor-free memristive circuit with three line equilibria | |
Huang et al. | Complex nonlinear dynamics in fractional and integer order memristor-based systems | |
Pu | Measurement units and physical dimensions of fractance-part I: Position of purely ideal fractor in Chua’s axiomatic circuit element system and fractional-order reactance of fractor in its natural implementation | |
Wang et al. | Coexisting asymmetric behavior and free control in a simple 3-D chaotic system | |
Xu et al. | A feasible memristive Chua’s circuit via bridging a generalized memristor | |
CN106603220A (zh) | 一种三阶忆阻有源带通滤波器混沌电路 | |
Du et al. | A memristive conservative chaotic circuit with two different offset boosting behaviors | |
Chen et al. | Complex dynamical behavior in memristor–capacitor systems | |
Hamed et al. | Conditions and emulation of double pinch-off points in fractional-order memristor | |
Uzunoglu et al. | Modeling and suppression of chaotic ferroresonance in a power system by using memristor-based system | |
Wang et al. | Hidden dynamics, synchronization, and circuit implementation of a fractional-order memristor-based chaotic system | |
CN107145661A (zh) | 一种实数指数幂忆阻模型的电路设计方法 | |
Sahin et al. | The design of memristor based high pass filter circuit | |
Yang et al. | Non-homogeneous non-inductive chaotic circuit based on fractional-order active generalized memristor and its FPGA implementation | |
CN108257628B (zh) | 一种任意阶高通滤波的格型标度分数阶忆阻器 | |
CN108173527B (zh) | 一种任意阶低通滤波的格型标度分数阶忆阻器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |