CN110209111B - 一种基于现场可编程门阵列的可调分数阶无源电感 - Google Patents

Abstract

本发明公开了基于现场可编程门阵列的可调分数阶无源电感，所述无源分数阶电感通过以下步骤实现：步骤1：利用Charef法将分数阶积分算子近似为s域部分分式展开式；步骤2：利用后向欧拉法

实现s‑>z变换，得到一个一阶环节并联的N阶IIR滤波器；步骤3：确定二进制补码形式下滤波器系数位数和状态变量位数；步骤4：利用Verilog方法编程，在FPGA上实现分数阶积分算子；步骤5：搭建外围电路，驱动模数转换器和数模转换器。

Description

一种基于现场可编程门阵列的可调分数阶无源电感

技术领域

本发明涉及分数阶元件的构造技术领域，特别是涉及基于现场可编程门阵列的可调分数阶无源电感。

背景技术

传统电路理论中所定义的电容及电感均为整数阶元件。实际情况中器件均存在一定程度的损耗，电容和电感均为分数阶元件。阶次绝对值小于1的分数阶元件是无源元件。

目前分数阶电感的主要构造方法有：分抗逼近电路法、电化学法和模拟电路实现法。

分抗逼近电路法通过对阻抗函数的连分式分解，利用现有的电气电子元器件(特别是整数阶无源元件，如电阻、电容等)组成电路，在一定精度下逼近理想的分数阶电感。分抗逼近电路的缺点在于电路构建完成后阶次固定，无法调节。并且整个网络元件数量较多，硬件规模庞大，损耗较大。

电化学法通过构造恒相位元件(CPE)近似模拟分数阶元件的频率特性。具体做法是将具表面覆有多孔聚甲基丙烯酸甲酯(PMMA)薄膜的容性电极浸入极性介质，在电极两侧安装一对平行铜极板，形成电容，两铜极板之间的相位表现出分数阶特性。改变CPE的阻抗相位角需改变多孔PMMA薄膜的涂层深度、介质电导率或接触面积，故阶次调节较为困难。

模拟电路实现法的电路都可看作电源串联阻抗和受控电压源两个负载，通过调控受控电压源间接调控阻抗两端电压，使得输入电流和输入电压之间满足分数阶电感的关系。其中，基于滞后移相电路的分数阶电感的阶次调节需更换电路元件，基于数字控制器和逆变器的分数阶电感仅在正弦信号下具有分数阶特性。

因此希望有一种基于现场可编程门阵列的可调分数阶无源电感能够解决现有技术中存在的问题。

发明内容

本发明公开了一种基于现场可编程门阵列的可调分数阶无源电感，所述无源分数阶电感包括：单片放大器、FPGA开发板、模数转换器、数模转换器和电阻；模数转换器的数字端接FPGA开发板，模拟端接第一单片放大器的X端，第一单片放大器的Z端接电阻R₁的一端，电阻R₁的另一端接地，第一单片放大器的W端接电阻R₂一端，电阻R₂另一端接地，外部信号输入第一单片放大器的Y端，且与第三单片放大器的Z端相连，第三单片放大器的W端接电阻R₅一端，电阻R₅另一端接地，第三单片放大器的Y端接电阻R₆一端，电阻R₆另一端接地；数模转换器数字端接FPGA开发板，模拟端接第二单片放大器的Y端，第二单片放大器的W端接电阻R₃一端，电阻R₃另一端接地，第二单片放大器的X端接电阻R₄一端，电阻R₄另一端接地，第二单片放大器的Z端与第三单片放大器的X端相连。

优选地,所述第一单片放大器的Y端输入电流和输入电压间满足阶次小于1的分数阶积分关系。

优选地，所述无源分数阶电感通过以下步骤实现：

步骤1：利用Charef法将分数阶积分算子近似为s域部分分式展开式；

步骤2：利用后向欧拉法

实现s->z变换，得到一个一阶环节并联的N阶IIR滤波器如公式(5)：

其中，a_i＝1/(1+p_iT)，b_i＝γ_iT/(1+p_iT)，a_i，b_i为第i+1个一阶环节的滤波器系数；p_i为第i+1个s域部分分式展开式的极点，γ_i为第i+1个s域部分分式展开式的留数；

步骤3：确定二进制补码形式下滤波器系数位数和状态变量位数；

步骤4：利用Verilog方法编程，在FPGA上实现分数阶积分算子；

步骤5：搭建外围电路，驱动模数转换器和数模转换器。

优选地，所述步骤1利用Charef法在给定近似频段[ω_l,ω_h]及近似误差ydB的情况下，将分数阶积分算子s^-m(0<m<1)近似为s域整数阶部分分式展开式,公式(1)如下：

其中，阶次N为公式(2)：

零点和极点为公式(3)：

p₀＝ω_l

z_i＝p_i10^[y/10(1-m)](i＝0...N-1)

p_i＝z_i-110^[y/10m](i＝0...N)(3)

系数K为公式(4)：

τ_i为极点p_i对应的留数，用matlab方法求解。

优选地,所述步骤3对公式(5)确定二进制补码形式下滤波器系数位数和状态变量位数如公式(6)：

其中，

分别是a_i和b_i的相对误差，H_i为第i+1个一阶IIR滤波器的z域表达式；△H_i为第i+1个一阶IIR滤波器的系数误差引起的绝对误差表达式,系数b_i的位数公式为公式(7)：

总位数＝P_MSB-P_LSB+1(7)

状态变量v_i的上界为公式(8)：

其中的一范数部分是输入u_i到状态变量v_i的传函的单位冲激响应的l₁型范数，‖u_i‖_∞取输入信号最大值；

若将滤波器一阶环节输出电压的误差限制为0.06V，则有公式(9)：

其中的一范数部分是量化误差(一般处理为附加输入信号)引入点到输出的传函的单位冲激响应的l₁型范数为公式(10)：

总位数＝P_MSB-P_LSB+1(10)。

优选地，所述步骤3中对于不同环节的极点和零点选取不同的相对误差，对于敏感度高的极点选取小误差，通过选取相对误差使所有系数量化误差造成的频率响应误差小。

本发明提出的一种基于现场可编程门阵列的可调分数阶无源电感，本发明基于Charef法，在FPGA上实现0到1阶的分数阶积分算子，并利用AD844的端口特性搭建外围电路，使输入电流和输入电压间满足分数阶积分关系，实现一种阶次和感值可调的分数阶无源电感，且可调节近似误差。

附图说明

图1是基于FPGA和AD844的可调分数阶无源电感的电路原理图。

图2是基于FPGA和AD844的可调分数阶无源电感的流程图。

图3是分压电路原理图。

图4是量化后IIR滤波器的仿真结果图。

图5是另外两种实现形式(简化电路)。

具体实施方式

为使本发明实施的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，基于FPGA和AD844的可调分数阶无源电感包括：AD844、FPGA开发板DE2-115、ADC(模数转换器)和DAC(数模转换器)和电阻；ADC模拟端接AD844 I的X端，数字端接FPGA开发板；DAC模拟端接AD844II的Y端，数字端接FPGA开发板；电阻R₁一端接AD844 I的Z端，另一端接地；电阻R₂一端接AD844 I的W端，另一端接地；电阻R₃一端接AD844 II的W端，另一端接地；电阻R₄一端接AD844 II的X端，另一端接地；电阻R₅一端接AD844 III的W端，另一端接地；电阻R₆一端接AD844 III的Y端，另一端接地；AD844 II的Z端与AD844 III的X端相连；外部信号从AD844 I的Y端输入，且与AD844 III的Z端相连；则AD844 I的Y端输入电流和输入电压间满足阶次小于1的分数阶积分关系，整个电路可视为无源分数阶电感。

如图2-4所示，无源分数阶电感通过以下步骤实现：

步骤1：利用Charef法将分数阶积分算子近似为s域部分分式展开式；

所述步骤1利用Charef法在给定近似频段[ω_l,ω_h]及近似误差ydB的情况下，将分数阶积分算子s^-m(0<m<1)近似为s域整数阶部分分式展开式,公式(1)如下：

其中，阶次N为公式(2)：

零点和极点为公式(3)：

p₀＝ω_l

z_i＝p_i10^[y/10(1-m)](i＝0...N-1)

p_i＝z_i-110^[y/10m](i＝0...N)(3)

系数K为公式(4)：

τ_i为极点p_i对应的留数，可用matlab方法求解

步骤2：利用后向欧拉法

实现s->z变换，得到一个一阶环节并联的N阶IIR滤波器如公式(5)：

其中，a_i＝1/(1+p_iT)，b_i＝γ_iT/(1+p_iT)a_i，b_i为第i+1个一阶环节的滤波器系数；p_i为第i+1个s域部分分式展开式的极点，γ_i为第i+1个s域部分分式展开式的留数；

步骤3：确定二进制补码形式下滤波器系数位数和状态变量位数；

所述步骤3对公式(5)确定二进制补码形式下滤波器系数位数和状态变量位数如公式(6)：

其中，

分别是a_i和b_i的相对误差，H_i为第i+1个一阶IIR滤波器的z域表达式；△H_i为第i+1个一阶IIR滤波器的系数误差引起的绝对误差表达式,系数b_i的位数公式为公式(7)：

总位数＝P_MSB-P_LSB+1(7)

状态变量v_i的上界为公式(8)：

其中的一范数部分是输入u_i到状态变量v_i的传函的单位冲激响应的l₁型范数，‖u_i‖_∞取输入信号最大值；

若将滤波器一阶环节输出电压的误差限制为0.06V，则有公式(9)：

其中的一范数部分是量化误差(一般处理为附加输入信号)引入点到输出的传函的单位冲激响应的l₁型范数为公式(10)：

总位数＝P_MSB-P_LSB+1(10)

步骤4：利用Verilog方法编程，在FPGA上实现分数阶积分算子；

步骤5：搭建外围电路，驱动模数转换器和数模转换器。

实现0.5阶的分数阶电感：

第一步：给定误差为1dB，给定近似频段为[10^-2，10⁷]rad/s时，使用Charef法得到s^-0.5的23阶近似式，并进行部分分式展开：

第二步：利用后向欧拉法实现s->z变换，得到一阶环节并联的8阶I I R滤波器：

第三步：本例中令滤波器所有系数的量化误差造成的频率响应误差之和不得大于1dB，可得到每个系数的相对量化误差ε_ai和ε_bi，代入最小有效位(LSB)公式可求得小数量化位数。由于待量化系数均为小数，则整数位均为1位。

第四步：利用Verilog语言编程，在FPGA上实现此滤波器,输入信号为10sin 100t，经过滤波器后的输出信号为

此滤波器实现了0.5阶的分数阶积分功能；

第五步：搭建外围电路，编程驱动ADC和DAC。若AD844 I的X端输入到ADC模拟端的信号大于ADC的最大允许电压，需在AD844 I的X端和ADC模拟端之间搭建如图3所示的分压电路进行分压。若ADC模拟端的输入信号为X端输出电压的1/n，DAC模拟端的输出信号接到AD844 II的Y端前应接增益放大器放大至DAC输出信号的n倍。

下面对本专利的输入阻抗进行推导：

商用AD844具有CFOA功能，CFOA的端口特性方程为：

对于附图1，有

则有

则此电路输入阻抗满足分数阶无源电感的要求。由附图1可知，此电路较为复杂且需要的电路元件较多。为简化电路，本专利提出附图5所示的另外两种实现形式。由附图5可知，简化形式的电路所需元件数较少，但此时FPGA需对-s^-m(0<m<1)进行近似，占用的硬件资源较多。图5(a)所示电路的输入阻抗推导如下：

则有：

图5(b)所示电路的输入阻抗推导如下：

则有

则两个简化电路的输入阻抗同样满足分数阶无源电感的要求。

最后需要指出的是：以上实施例仅用以说明本发明的技术方案，而非对其限制。尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种基于现场可编程门阵列的可调分数阶无源电感，其特征在于，所述可调分数阶无源电感包括：单片放大器、FPGA开发板、模数转换器、数模转换器和电阻；模数转换器的数字端接FPGA开发板，模拟端接第一单片放大器的X端，第一单片放大器的Z端接电阻R₁的一端，电阻R₁的另一端接地，第一单片放大器的W端接电阻R₂一端，电阻R₂另一端接地，外部信号输入第一单片放大器的Y端，且与第三单片放大器的Z端相连，第三单片放大器的W端接电阻R₅一端，电阻R₅另一端接地，第三单片放大器的Y端接电阻R₆一端，电阻R₆另一端接地；数模转换器数字端接FPGA开发板，模拟端接第二单片放大器的Y端，第二单片放大器的W端接电阻R₃一端，电阻R₃另一端接地，第二单片放大器的X端接电阻R₄一端，电阻R₄另一端接地，第二单片放大器的Z端与第三单片放大器的X端相连。

2.根据权利要求1所述的基于现场可编程门阵列的可调分数阶无源电感，其特征在于：所述第一单片放大器的Y端输入电流和输入电压间满足阶次小于1的分数阶积分关系。

3.根据权利要求2所述的基于现场可编程门阵列的可调分数阶无源电感，其特征在于：所述可调分数阶无源电感通过以下步骤实现：

步骤1：利用Charef法将分数阶积分算子近似为s域部分分式展开式；

步骤2：利用后向欧拉法

实现s-＞z变换，得到一个一阶环节并联的N阶IIR滤波器如公式(5)：

其中，a_i＝1/(1+p_iT)，b_i＝γ_iT/(1+p_iT)，a_i，b_i为第i+1个一阶环节的滤波器系数；p_i为第i+1个s域部分分式展开式的极点，γ_i为第i+1个s域部分分式展开式的留数；

步骤3：确定二进制补码形式下滤波器系数位数和状态变量位数；

步骤4：利用Verilog方法编程，在FPGA上实现分数阶积分算子；

步骤5：搭建外围电路，驱动模数转换器和数模转换器。

4.根据权利要求3所述的基于现场可编程门阵列的可调分数阶无源电感，其特征在于：所述步骤1利用Charef法在给定近似频段[ω_l，ω_h]及近似误差ydB的情况下，将分数阶积分算子s^-m(0＜m＜1)近似为s域整数阶部分分式展开式，公式(1)如下：

其中，阶次N为公式(2)：

零点和极点为公式(3)：

p₀＝ω_l

z_i＝p_i10^[y/10(1-m)](i＝0...N-1)

p_i＝z_i-110^[y/10m](i＝0...N) (3)

系数K为公式(4)：

τ_i为极点p_i对应的留数。

5.根据权利要求4所述的基于现场可编程门阵列的可调分数阶无源电感，其特征在于：所述步骤3对公式(5)确定二进制补码形式下滤波器系数位数和状态变量位数如公式(6)：

其中，

分别是a_i和b_i的相对误差，H_i为第i+1个一阶IIR滤波器的z域表达式；ΔH_i为第i+1个一阶IIR滤波器的系数误差引起的绝对误差表达式，系数b_i的位数公式为公式(7)：

总位数＝P_MSB-P_LSB+1 (7)

状态变量v_i的上界为公式(8)：

其中的一范数部分是输入u_i到状态变量v_i的传函的单位冲激响应的l₁型范数，||u_i||_∞取输入信号最大值；

若将滤波器一阶环节输出电压的误差限制为0.06V，则有公式(9)：

其中的一范数部分是量化误差引入点到输出的传函的单位冲激响应的l₁型范数为公式(10)：

总位数＝P_MSB-P_LSB+1 (10)。

6.根据权利要求5所述的基于现场可编程门阵列的可调分数阶无源电感，其特征在于：所述步骤3中对于不同环节的极点和零点选取不同的相对误差，对于敏感度高的极点选取小误差。

Images