JP2017530660A - 分数スケーリングデジタル信号処理 - Google Patents

Abstract

周波数及び／又は位相修正デジタル信号出力を生成するためのデジタル信号合成器が、入力バッファと、変換モジュールと、処理モジュールと、出力バッファとを備える。入力バッファは、周波数領域表現で表現されるデジタル入力を受ける。変換モジュールは、少なくとも１つのフィルタ部品のアセンブリによって定義される所望の周波数応答及び／又は位相応答をモデル化する分数次数制御システムを記憶する。各フィルタ部品は、可変分数スケーリング指数を有する非整数制御次数を含むように修正されるラプラス関数によって定義される。処理モジュールは、変換モジュールに記憶される分数次数制御システムでデジタル入力に乗算又は除算する。その上、出力バッファは、処理モジュールによって所望の周波数応答及び／又は位相応答に従って周波数領域、位相領域又は両方で修正されている、入力の合成出力を記憶する。【選択図】 図３

Description

本開示は、概してデジタル信号処理に関し、特にフィルタ部品であって、少なくとも１つが可変分数スケーリング指数を有する非整数制御次数を含むラプラス関数によって定義されるフィルタ部品の組立品（assembly、アセンブリ）を活用する信号処理システムの構築に関する。

対象のシステムのデジタル表現をフィルタリング又はその他モデル化するために、多数の信号処理技法が存在する。しかしながら、そのような信号処理技法は、処理技法のアーチファクトのために、対象のシステムを正確にフィルタリング及び再構築するそれらの能力が制限される。アーチファクトは、リップル、広遷移帯域幅、スローロールオフなどとしてしばしば現れる。アーチファクトはフィルタリングされたデータセット内の関連した信号を不明瞭に又は変更し、信号からの情報の損失という結果になることもありえる。

本開示の態様によれば、デジタル信号を処理するための方法が、周波数領域表現で表現される所望の周波数応答及び／又は位相応答を特定するステップと、所望の周波数応答及び／又は位相応答をモデル化する分数次数制御システムを構築するステップとを含む。分数次数制御システムは、フィルタ部品ライブラリであって、積分器部品と、微分器部品と、低域通過フィルタ部品と、高域通過フィルタ部品と、高周波増幅器部品と、低周波増幅器部品と、共振フィルタ部品とを備えているフィルタ部品ライブラリからの少なくとも１つのフィルタ部品を組み立てる（assemble、アセンブル）ことによって構築されている。少なくとも１つのフィルタ部品は、可変分数スケーリング指数を有している非整数制御次数を含んでいるラプラス関数によって定義されている。方法はまた、デジタル周波数領域にある入力を受けるステップと、分数次数制御システムに基づいて入力を処理してデジタル出力を生成するステップと、生成されたデジタル出力信号を伝達するステップと、を含む。

本開示の更なる態様によれば、周波数及び／又は位相修正デジタル信号出力を生成するためのデジタル信号合成器が提供される。デジタル信号合成器は、入力バッファと、変換モジュールと、処理モジュールと、出力バッファとを備えている。入力バッファは、周波数領域表現、例えばボード空間で表現されるデジタル入力を受ける。変換モジュールは、積分器部品と、微分器部品と、低域通過フィルタ部品と、高域通過フィルタ部品と、高周波増幅器部品と、低周波増幅器部品と、共振フィルタ部品と、を備える、少なくとも１つのフィルタ部品のアセンブリによって定義されている所望の周波数応答及び／又は位相応答をモデル化している分数次数制御システムを記憶している。少なくとも１つのフィルタ部品は、可変分数スケーリング指数を有している非整数制御次数を含んでいるラプラス関数によって定義されている。処理モジュールは、変換モジュールに記憶されている分数次数制御システムでデジタル入力に乗算又は除算する。その上、出力バッファは、変換モジュールに記憶されている分数次数制御システムに従って周波数領域、位相領域又は両方で修正されている、入力の合成出力を記憶する。

正の周波数が概略的に図示される振幅関連フィルタ部品を含むフィルタ部品ライブラリのブロック図である。

正の周波数が概略的に図示される２次振幅関連フィルタ部品を含む、図１Ａのライブラリの拡張である。

正の周波数が概略的に図示される位相関連フィルタ部品を含むフィルタ部品ライブラリのブロック図である。

正の周波数が概略的に図示される２次位相関連フィルタ部品を含む、図２Ａのライブラリの拡張である。

可変分数スケーリング指数を有する非整数制御次数を含むラプラス関数によって定義される少なくとも１つのフィルタ部品を用いてデジタル信号を処理する方法を例示するフローチャートである。

図３の方法と協働して位相を補正する方法を例示するフローチャートである。

図１〜図４に関して述べた特徴のうちの１つ又は複数を使用するデジタル信号合成器を例示するブロック図である。

分数スケーリング低域通過フィルタ応答として周波数領域表現で表現される所望の周波数応答例である。

図１Ａのフィルタ部品ライブラリからの低域通過フィルタ部品の応答例である。

図１Ａのフィルタ部品ライブラリからの高周波増幅器部品の応答例、及び高周波増幅器部品が図６Ｂの低域通過フィルタ部品と組み合わされて、したがって分数次数制御システムを実現するときの結果の応答である。

図１Ａのフィルタ部品ライブラリからの積分器部品の応答例である。

フィルタを設計するときに部品値を選択する手法例を実証する図である。

図６Ｃの分数次数制御システムを介して図６Ａの所望の周波数応答を実装するように構築されるシステム例である。

フィールドプログラマブルゲートアレイを使用して、可変分数スケーリング指数を有する非整数制御次数を含むラプラス関数によって定義されるデジタルフィルタを実装する概略実装例である。

上記の図に関して本明細書により完全に記載するシステム及び方法を実施することが可能なコンピュータの概略表現である。

本開示の態様は、非整数ベースの分数計算を活用して分数フィルタリング（例えば、分数スケーリング、分数位相シフト、分数積分、分数微分など）を実装する分数スケーリング方法、システム及びコンピュータプログラム製品を提供して、周波数領域に存在する又は周波数領域に変換されることができるデジタル信号の処理を必要とする解決策を実施する。
分数スケーリングフィルタ部品ライブラリの序論

本明細書に更に詳細に記載することになるように、システム、方法及びコンピュータプログラム製品は、様々な構成にアセンブルされる基本構造ブロック（本明細書で分数スケーリングデジタルフィルタ部品と称される）から成る分数スケーリングデジタルフィルタバンク（即ち、フィルタ部品ライブラリ）を活用して、複素信号処理システムを構築する。少なくとも１つの分数スケーリングデジタルフィルタ部品が、βとして本明細書で明示される分数パワースケーリング指数を対応する所定の伝達関数の非整数制御次数に組み込む。

以下に列挙するフィルタ部品形式では、下つきは、スケーリング指数の形式が、記載される伝達関数が振幅及び位相に対して解かれた後に導入され、且つ関連した振幅及び位相方程式を解くことを比較的より簡単にする便宜として提供されることを示す。

また、本明細書全体を通して、伝達関数方程式は複素離散フーリエ変換の正の周波数でβに関して書かれる。βは、縦座標の軸にパワー且つ横座標の軸に周波数とするパワースペクトルとしてプロットされるときに傾きの負数を表す。したがって、スケーリング指数は、パワースペクトルの傾きの半分である振幅スペクトルの傾きを表すときにβ／２である。本明細書における伝達関数は全て振幅スペクトルの形式である。

第１の構造ブロック例は、形式

を有し且つ入力信号の分数積分を行う積分器部品である。対応して、微分器部品例は形式

を有し且つ入力信号の分数微分を行う。

低域通過フィルタ部品例は形式

を有し、この部品は低周波数を通過させ且つ高周波数を減衰させる。低域通過フィルタ部品は、便宜上、

として２次形式で書かれることもできる。同様に、高域通過フィルタ部品例は形式

を有し、この部品は高周波数を通過させ且つ低周波数を減衰させる。対応する２次高域通過フィルタは形式

を有する。

高周波増幅器部品は形式

を有し、この部品は高周波数を増幅し且つ低周波数を通過させる。高周波増幅器部品は、便宜上、

として２次形式で書かれることもできる。同様に、低周波増幅器部品は形式

を有し、この部品は低周波数を増幅し且つ高周波数を通過させる。対応する２次低周波増幅器部品は形式

を有する。

共振フィルタ部品例は形式

を有する。共振フィルタは低周波数を通過させ且つ高周波数を減衰させる。減衰係数「ｄ」は共振ピーク挙動を制御する。共振フィルタは「反共振」フィルタを導出するように修正されることもでき、反共振フィルタは基本的に同じ共振フィルタであり、入力が逆畳み込みされる。このことは、複素周波数領域にある間に、乗算する代わりに除算することによって成就される。本開示に特有で、スケーリング指数は共振方程式内で微調整されて、共振ピークの基部での幅の調整がより微細なチューニングを許容するようにすることができる。特に、そのような能力は、従来の２次整数ベースの共振方程式に関して大体固定幅である従来の共振フィルタでは実際的でない。特に、スケーリング指数はピークの高さに影響することもあり、この影響は特定の用途のために設計するときに考慮される必要があることがある。

本明細書でより完全に述べる分数スケーリングデジタルフィルタは可逆であるので、本明細書におけるフィルタ部品（複数可）を使用して信号を修正することができる。次いで、修正した信号は、その信号を同じフィルタ部品（複数可）で逆畳み込みすることによって原信号に逆変換されることができる。

以下の論考では、図１Ａ、図１Ｂ、図２Ａ及び図２Ｂを参照しつつ、振幅及び位相が互いと独立して処理されることができる分数スケーリングラプラス伝達関数に基づいて、システムが提供される。しかしながら、実際には、所与の分数スケーリングラプラス伝達関数に対して、振幅及び位相伝達応答が達成される。そのため、設計者は、同じ分数スケーリングラプラス伝達関数からの振幅及び位相に基づいて、振幅のみから、位相のみから、振幅及び全く無関係な位相の混成、その組合せなどから設計することを選択して所望のフィルタリング効果を生み出してもよい。しかしながら、振幅及び位相変化の両方を有するシステムをシミュレーションするために、同じ分数スケーリングラプラス伝達関数からの振幅及び対応する位相を使用するべきである。本明細書におけるシステムの振幅及び位相の独立性のために、振幅は位相とは別に論じられる。
振幅関連分数スケーリングフィルタ部品の序論

ここで図面、特に図１Ａを参照すると、フィルタ部品ライブラリ１００が、位相から完全に独立している振幅に関して表されるフィルタ部品を含む。フィルタ部品ライブラリ１００は実際には、特定の用途が要求するのと同数のみの又は同数ものフィルタ部品を有することができる。しかしながら、論考の明確化のために、例示的なフィルタ部品ライブラリ１００は、以下に特定する７つのフィルタ部品のうちの１つ又は複数を（任意の組合せで）含む。

第１の振幅ベースのフィルタ部品例は振幅

によって表される積分器部品１０２であり、この部品はボード空間で正の周波数に従ってプロットされるときに負の傾きを有する関数を表現する。第２の振幅ベースのフィルタ部品例は振幅

によって表される微分器部品１０４であり、この部品はボード空間で正の周波数に従ってプロットされるときに正の傾きを有する関数を表現する。

第３の振幅ベースのフィルタ部品例は振幅

によって表される低域通過フィルタ部品１０６である。低域通過フィルタ部品１０６は、ボード空間で正の周波数に従ってプロットされるときに、定義される通過帯域で低周波数を通過させ且つ減衰帯域で高周波数を減衰させる低域通過関数を表現する。第４の振幅ベースのフィルタ部品例は振幅

によって表される高域通過フィルタ部品１０８である。高域通過フィルタ部品１０８は、ボード空間で正の周波数に従ってプロットされるときに、定義される通過帯域で高周波数を通過させ且つ減衰帯域で低周波数を減衰させる高域通過関数を表現する。

第５の振幅ベースのフィルタ部品例は振幅

によって表される高周波増幅器部品１１０である。低域通過フィルタ部品１０６のように、高周波増幅器部品１１０は低周波数を通過させる。しかしながら、高周波増幅器部品１１０は、ボード空間で正の周波数に従ってプロットされるときに高周波数を増幅する（低域通過フィルタ部品１０６によって呈される高周波数の減衰と比較して）。同様に、第６の振幅ベースのフィルタ部品例は振幅

によって表される低周波増幅器部品１１２である。低周波増幅器部品１１２は高周波数を通過させる。しかしながら、低周波増幅器部品１１２は、ボード空間で正の周波数に従ってプロットされるときに低周波数を増幅する（高域通過フィルタ部品１０８によって呈される低周波数の減衰と比較して）。

第７の振幅ベースのフィルタ部品例は、ボード空間で正の周波数に従ってプロットされるときに振幅

によって定義される共振フィルタ部品１１４である。共振フィルタ部品１１４は、大体低域通過フィルタ部品１０６のように、低周波数を通過させ且つ高周波数を減衰させる。しかしながら、共振フィルタ部品１１４は通過帯域から減衰帯域への遷移で共振ピークを呈する。共振ピークの高さは減衰係数ｄによって影響される。

図１Ｂを参照すると、フィルタ部品ライブラリ１００を拡張して高階関数を含むことが便利だろう。例えば、例示的なフィルタ部品ライブラリは拡張されて、ボード空間で正の周波数に従ってプロットされるときに振幅

によって表される２次低域通過フィルタ部品１１６として実装される第８の振幅ベースのフィルタ部品例を含む。同様に、第９の振幅ベースのフィルタ部品例が、ボード空間で正の周波数に従ってプロットされるときに振幅

によって表される２次高域通過フィルタ部品１１８として実装される。

その上、第１０の振幅ベースのフィルタ部品例が、ボード空間で正の周波数に従ってプロットされるときに振幅

によって表される２次高周波増幅器フィルタ部品１２０として実装される。類似して、第１１の振幅ベースのフィルタ部品例が、ボード空間で正の周波数に従ってプロットされるときに振幅

によって表される２次低周波増幅器部品１２２として実装される。

実際には、フィルタ部品ライブラリ１００は、図１Ａ〜図１Ｂに例示するフィルタ部品１０２〜１２２のうちの１つ又は複数を含むことができる。付加的に、ラプラス伝達関数のための制御次数としてβ／２を置換することによって、他のフィルタ部品形式（即ち、ラプラス方程式から導出されるフィルタ関数）がフィルタ部品ライブラリ１００に実装されてもよい。

フィルタ部品は、対応する周波数領域表現、例えばボード空間で正と負の両方の周波数の全範囲に及ぶ応答を有する伝達関数によって定義される。この点に関して、所望の周波数応答が導出されるのは、各々全周波数スペクトルにわたるフィルタ部品の組合せの相互作用を通してである。
位相導出分数スケーリングフィルタ部品の序論

図２Ａを参照すると、フィルタ部品ライブラリ２００が、振幅から独立している位相に関して表されるフィルタ部品を含む。フィルタ部品ライブラリ２００は実際には、特定の用途が要求するのと同数のみの又は同数ものフィルタ部品を有することができる。しかしながら、論考の明確化のために、例示的なフィルタ部品ライブラリ２００は、以下に特定する７つの位相関連フィルタ部品のうちの１つ又は複数を（任意の組合せで）含む。

第１の位相関連フィルタ部品例は

，

として位相に関して表される積分器部品２０２である。特に、位相は正のボード空間では変化しない。しかしながら、位相は、β＝２である実装例の場合、正の周波数の全体にわたって−９０度シフトされる。類似して、第２の位相関連フィルタ部品例は

，

として位相に関して表される微分器部品２０４である。積分器部品２０２に同様で、位相は正のボード空間では変化しない。しかしながら、位相は、β＝２である実装例の場合、正の周波数の全体にわたって＋９０度シフトされる。

第３の位相関連フィルタ部品例は

，

として位相に関して定義される低域通過フィルタ部品２０６である。実際には、位相シフトは端点低周波数で０であり、そして周波数が増加するにつれて端点高周波数で−９０度の周波数に遷移する。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で−４５度を通る。類似して、第４の位相関連フィルタ部品例は

，

として位相に関して表される高域通過フィルタ部品２０８である。実際には、位相シフトは端点高周波数で０であり、そして周波数が減少するにつれて端点低周波数で−９０度に遷移する。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で−４５度を通る。

第５の位相関連フィルタ部品例は

，

として位相に関して定義される高周波増幅器部品２１０である。実際には、位相シフトは端点低周波数で０であり、そして周波数が増加するにつれて端点高周波数で＋９０度の周波数に遷移する。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で４５度を通る。類似して、第６の位相関連フィルタ部品例は

，

として位相に関して表される低周波増幅器フィルタ部品２１２である。実際には、位相シフトは端点低周波数で＋９０であり、そして周波数が減少するにつれて端点高周波数で０度に遷移する。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で４５度を通る。

第７の位相関連フィルタ部品例は

，

として位相に関して表される共振フィルタ部品２１４である。共振フィルタ部品２１４の位相応答は低周波数に対して０度であり、そして通過帯域から阻止帯域への遷移で−１８０度に下がる。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で−９０度を通る。

図２Ｂを参照して、振幅部品と同様に、フィルタ部品ライブラリ２００を拡張して高階関数を含むことが便利だろう。

例えば、例示的なフィルタ部品ライブラリ２００は拡張されて、

，

として位相に関して表される２次低域通過フィルタ部品２１６として実装される第８の位相ベースのフィルタ部品例を含む。実際には、位相シフトは端点低周波数で０であり、そして周波数が増加するにつれて端点高周波数で−１８０度の周波数に遷移する。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で−９０度を通る。

第９の位相関連フィルタ部品例が、

，

として位相に関して表される２次高域通過フィルタ部品２１８として実装される位相ベースのフィルタ部品である。

実際には、位相シフトは端点高周波数で０であり、そして周波数が減少するにつれて端点低周波数で−１８０度に遷移する。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で−９０度を通る。

第１０の位相関連フィルタ部品例が、

，

として位相に関して表される２次高周波増幅器部品２２０として実装される。実際には、位相シフトは端点低周波数で０であり、そして周波数が増加するにつれて端点高周波数で＋１８０度の周波数に遷移する。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で９０度を通る。類似して、第１１の位相関連フィルタ部品例が、

，

として位相に関して表される２次低周波増幅器部品２２２として実装される。実際には、位相シフトは端点低周波数で＋１８０であり、そして周波数が増加するにつれて端点高周波数で０度に遷移する。β＝２且つｋ＝０．０１の実装例では、位相はｋ＝０．０１の利得で９０度を通る。

実際には、フィルタ部品ライブラリ２００は、図２Ａ〜図２Ｂに例示したフィルタ部品２０２〜２２２のうちの１つ又は複数を含むことができる。付加的に、ラプラス伝達関数のための制御次数としてβ／２を置換することによって、他のフィルタ部品形式（即ち、ラプラス方程式から導出されるフィルタ関数）がフィルタ部品ライブラリ２００に実装されてもよい。

フィルタ部品は、対応する周波数領域表現、例えばボード空間で正と負の両方の周波数の全範囲に及ぶ応答を有する伝達関数によって定義される。この点に関して、所望の位相応答が導出されるのは、各々全周波数スペクトルにわたるフィルタ部品の組合せの相互作用を通してである。

図１Ａ、図１Ｂ、図２Ａ及び図２Ｂを集合的に参照しつつ、図１Ａ〜図１Ｂのフィルタ部品１０２〜１２２及び対応して図２Ａ〜図２Ｂのフィルタ部品２０２〜２２２の各々に対して図示したフィルタ関数の概略表現では、正の周波数のみが図示される。

実際には、図１Ａ〜図１Ｂに例示したフィルタ部品ライブラリ１００及び図２Ａ〜図２Ｂに例示したフィルタ部品ライブラリ２００は、２つ以上の別々のライブラリ、例えば１つのライブラリが振幅用及び別のライブラリが位相用として実装されることができる。代替的に、図１Ａ〜図１Ｂに例示したフィルタ部品ライブラリ１００及び図２Ａ〜図２Ｂに例示したフィルタ部品ライブラリ２００は、単一の部品ライブラリに統合されることができる。

その上、例えば図１Ａ、図１Ｂ、図２Ａ及び図２Ｂに上記したフィルタ部品のいずれも、スケーリング因子Ｋによって拡大縮小されることができる。スケーリング因子Ｋを使用して応答をスペクトルの振幅で上下にシフトさせることができる。スケーリング因子Ｋはしたがって、フィルタ全体に適用される乗数である。スケーリング因子Ｋは、例えばフィルタを調整して入力信号に適切に同調させるために有用である。別の例として、スケーリング因子Ｋを活用して通過帯域を同時に増幅帯域にすることができる。

フィルタライブラリ１００、２００（又は別々のライブラリとしての若しくは単一のライブラリに組み合わされるその組合せ）は、デジタル信号処理チップ（例えば、ＦＰＧＡ、ＡＳＩＣなど）に統合されることができる。別の例として、フィルタライブラリ１００、２００（又は別々のライブラリとしての若しくは単一のライブラリに組み合わされるその組合せ）は、コンピュータプラットフォームに、例えばリナックス（Ｌｉｎｕｘ［登録商標］）プロセッサを走らせる組込システムなどのディスクリートデバイスに、デスクトップコンピュータで、又はデジタル信号処理を実装することが望ましい任意の他の環境に、関数ライブラリとして実装されることができる。
デジタル信号を処理する方法

図３を参照すると、デジタル信号を処理するための方法３００が提供される。方法は、３０２で、周波数領域表現で表現される所望の周波数応答及び／又は位相応答を特定するステップを含む。例示的な実装では、周波数領域表現はボード空間である。

方法は、３０４で、フィルタ部品ライブラリからの少なくとも１つのフィルタ部品をアセンブルすることによって、所望の周波数応答及び／又は位相応答をモデル化する分数次数制御システムを構築するステップも含む。図１Ａ〜図２Ｂに関して本明細書に更に詳細に記載したように、フィルタ部品ライブラリ（複数可）は、積分器部品、微分器部品、低域通過フィルタ部品、高域通過フィルタ部品、高周波増幅器部品、低周波増幅器部品及び共振フィルタ部品のうちの少なくとも１つを含むことができる。従来のフィルタ部品とは異なって、各フィルタ部品は、可変分数スケーリング指数βを有する非整数制御次数を含むように修正されるラプラス関数によって定義される。

特に、分数スケーリング指数βは整数値の他に非整数値であることができる。しかしながら、制御次数はβ／２として定義され、したがって１つ又は複数のフィルタ部品が整数値でない制御次数を有することを可能にする。この点に関して、スケーリング指数（パワースペクトルへの線形最少二乗適合からの）は対応するラプラス関数を修正し、その例は図１Ａ〜図２Ｂに関する論考に方程式形式で提供される。

本明細書に更に詳細に記載することになるように、分数次数制御システムを構築するステップは、周波数領域表現における周波数の範囲にわたって単一の方向に段階的に作業する（例えば、最低周波数から段階的に最高周波数に作業する）ことと、所望の周波数応答及び／又は位相応答の各変化に対して、フィルタ部品ライブラリからの少なくとも１つの関連したフィルタ部品を適合させて所望の周波数応答及び／又は位相応答の対応する変化に整合させることとによって実装されることができる。

方法３００は、フィルタ部品ライブラリにおけるフィルタ部品のうちの各１つを、周波数領域表現における周波数の全範囲に及ぶ応答を有するように定義するステップを更に含んでもよい。この点に関して、周波数領域表現における周波数の範囲にわたって単一の方向に段階的に作業することは、所望の周波数応答及び／又は位相応答の各変化に対して、分数次数制御システムに構築される全てのフィルタ部品の応答の和が所望の周波数応答及び／又は位相応答の周波数スペクトルにわたる変化に倣うように、フィルタ部品ライブラリから少なくとも１つのフィルタ部品を選択することを更に含む。

より詳細には、分数次数制御システムの振幅（もしあれば）及び位相（もしあれば）は正と負の両方の周波数で複素数として極表示から直交表示に変換されて入力信号（同じく直交表示）のＦＦＴを変換して、その上ＩＦＦＴを介して時間領域に変換されるとフィルタリングされた出力信号を生ずるフィルタリングされた出力の直交表示を表現する複素数の新たな集合を生ずる。

なお更に、分数次数制御システムを構築するステップは、フィルタリングが入力の振幅及び位相修正を含み、ここで振幅修正が位相修正のために使用されるものと異なる少なくとも１つのフィルタ部品を活用するように、分数スケーリングデジタルフィルタを構築して、入力の選択された周波数をフィルタリングすることを含んでもよい。このことは「混成」フィルタリングシステムを表す。例えば、方法３００の実装例では、分数次数制御システムは、低域通過フィルタを含んで高周波数の振幅を低減させ、次いで位相のみに単純な積分器フィルタも適用して全ての正の周波数にわたって−９０度の位相シフトを導入し、阻止帯域を減衰（及び位相シフト）させつつ通過帯域を効果的に位相シフトさせる混成フィルタに帰着することができる。ここで、積分器位相フィルタ部品は、振幅関連低域通過フィルタ部品が出力の振幅を変更するのに反して、位相関連低域通過フィルタ部品からはいかなる貢献もなく（低域通過フィルタ誘起の位相貢献なく）位相に作用する。同様に、位相関連積分器が信号の位相をシフトさせるのに反して、振幅関連積分器の貢献はない。

したがって、例えば、このことは、１つの単一のフィルタステップでの２つ以上の通常異なったフィルタリングステップの実装を許容する。その上、極表示から直交表示に変換すると、異なる振幅及び位相フィルタ部品は振幅及び位相を組み合わせた上で同じ計算にあることができる。したがって、２つの異なったフィルタリングステップからの情報が、フィルタの複素数の単一の配列にまとめられる。

少数の追加の例として、分数スケーリングデジタルフィルタは、フィルタリングが、位相歪みなし及び線形位相のうちの選択された１つで、振幅のみの周波数修正を含むように、入力の選択された周波数をフィルタリングするように構築されることができる。同様に、分数スケーリングデジタルフィルタは、入力に位相のみの周波数修正を含むフィルタリングをするように構築されることができる。

方法３００は、３０６で、デジタル周波数領域にある入力を受けるステップを含む。また、方法３００は、３０８で、分数次数制御システムに基づいて入力を処理してデジタル出力を生成するステップを含む。なお更に、方法３００は、３１０で、生成されたデジタル出力信号を伝達するステップを含む。信号の伝達は、レジスタ、ポート、バッファなどに出力を通信すること、ファイルに書き込むこと、バス、ネットワーク若しくは他のインタフェースにわたって出力を伝送すること、又は任意の他の所望の行動をして下流のアプリケーション、回路網などにとって有用であるように出力を配置することを含んでもよい。

本明細書に更に詳細に記載することになるように、方法３００は、積極的に監視される少なくとも１つのパラメータを受けて分数次数制御システムへの修正を制御し、入力の周波数内容の分数スケーリング及び位相シフトのうちの少なくとも１つの変化に帰着するステップも含んでもよい。

なお別の例示的な例では、方法３００は、入力がデジタル画像及びビデオのうちの選択された１つであるように拡張される。この実装では、所望の周波数応答及び／又は位相応答は、所定の画像及び／又はビデオ処理機能を実装するように選択される。

方法３００の更に別の実装例では、入力は自然確率的時系列であり、そして所望の周波数応答及び／又は位相応答は、出力に自然確率的時系列の統計学的に同一の合成モデルと一致させる（例えば、コンピュータにおけるシミュレーション及びモデル化、科学シミュレーション、ビデオゲーム、映画における特殊効果などのため）ように選択される。

更に別の例では、方法３００は、入力がデジタル周波数領域に変換されるアナログ信号であるように拡張され、そして所望の周波数応答及び／又は位相応答は、出力に入力の周波数フィルタリングされたバージョンを表現させるように選択される。

方法３００のある種の実装では、位相計算（例えば、複数の位相関連フィルタ部品をアセンブルするとき）が正の周波数の正しい位相θ_（＋ω）を生ずるだろうことが可能である。しかしながら、そのような計算は、正と負の両方の周波数に対して位相を計算するために使用されれば負の周波数で正しくない符号又は値を生ずることがある。位相が奇対称挙動を呈するので、負の周波数の位相は正の周波数の位相から全体に計算されてもよい。

実際には、フィルタ部品が共に集約されて、分数次数制御システムを構築するために使用されるフィルタ部品の数から独立している最終的な分数次数制御システムを生じる。即ち、単一のフィルタ部品又は多数のフィルタ部品が活用されるかにかかわらず、分数次数制御システムの全体のサイズは不変である。例として、長さＮ＝８１９２の信号及びフィルタに対して、本明細書で述べる実装では、分数次数制御システムを構築するために１つのフィルタ部品又は１０個のフィルタ部品が活用されるかどうかは重要でない。システムは、信号を乗算する８１９２個の複素数に分解して正しい結果を得る。このことは、より多くのフィルタ部品がより多くの処理時間を意味する従来のフィルタカスケード（又はタップ）とは大きく異なる。

したがって、例えば、フィルタ部品のアセンブリを表現する複素数の集合として分数次数制御システムを実装することによって、チップが共通フィルタの集合で特定の利得値及び減衰率に製造されることができる。ここで、処理は単に、分数次数制御システムによって定義される複素数の集合を入力に乗算する（又は逆畳み込みの場合は分割する）ことを必要とするだけである。この手法は、処理が単位円回りの複素数の回転及び増幅／減衰を通して直接端点を計算するので、フィルタリングを潜在的に著しく促進することができる。

図４を参照すると、負の周波数の位相θ_（−ω）を計算する１つの方法４００は、４０２で、負の周波数を削除するステップを含む。例えば、正及び負の周波数が周波数配列に記憶されている場合、方法は周波数配列から負の周波数を削除する。方法４００は、４０４で、正の周波数の位相値を反転するステップも含む。例えば、実装例では、正の位相配列θ_（＋ω）及び負の位相配列θ_（−ω）を含む２つの配列に位相情報が記憶されてもよい。方法４００は正の位相値の複写を（例えば、正の位相配列θ_（＋ω）から）作り、次いで配列の要素の順序を反転して対応する負の周波数で新たな値を作成する。例示的な手法は、位相配列θ_（＋ω）を左から右にひっくり返すことである。新たな位相値が現存の配列に挿入される（例えば、負の位相配列θ_（−ω）の値を上書きする）ことができるか、又は負の位相配列θ_{（−ω）ＩＩ}などの新たな配列が作成されることができる。

方法４００は、４０６で、新たな負の周波数値に負値を乗算する（即ち−１を乗算する）ステップも含む。例えば、負の位相配列θ_{（−ω）ＩＩ}における値は各々−１を乗算される。−１を乗算するステップは位相の奇対称挙動を回復する。

方法４００は次いで、４０８で、正の周波数値を新たに計算した負の周波数値と連結するステップを含む。方法４００は、４１０で、ゼロの周波数でθ＝０の位相（例えば、複素数ｘ＋ｊｙにおけるコサイン（ｘ）成分のみを含む対応する配列のインデックス）を挿入するステップをなお更に含む。方法４００は、４１２で、ナイキスト周波数（ω_ｃ＝π）でθ＝０の位相を挿入するステップも含む。この点に関して、正及び負の周波数にわたって位相の奇対称挙動を呈する新たな位相配列が作成されてもよい。
デジタル合成器例

図５を参照すると、周波数及び／又は位相修正デジタル信号出力を生成するためのデジタル信号合成器５００が提供される。ここで、用語「デジタル信号合成器」は、主プロセッサが何らかの分数次数制御システムに基づいて何らかの入力を処理するという通観を示す。この点に関して、デジタル信号合成器５００を活用して入力として自然確率的時系列を受けることができ、ここで分数次数制御システムは所望の周波数応答及び／又は位相応答を、出力に自然確率的時系列の統計学的に同一の合成モデルと一致させるように記述する。

なお別の例示的な例では、デジタル信号合成器５００は、センサ入力を処理及び調整することによって制御器として機能することができる。この点に関して、デジタル信号合成器５００の１つの具体的な使用例は分数次数比例積分微分（ＰＩＤ）制御器としてである。なお更に、デジタル信号合成器５００は、様々な周波数振幅及び位相操作を適用して、例えば楽音発生器、音楽シンセサイザを実装すること、オーディオシステムを検査する、様々な入力データ解析を行うために、エンコード／デコード動作を行うために、標準化ノイズを生成すること、などによって、信号発生器及び／又は効果プロセッサとして機能することができる。なお更に、分数次数制御システムのパラメータがβ、ｋ及び任意選択的なスケーリング因子Ｋであるので、分数次数制御システムは適応的で、動的で又はその他修正可能であることができ、デジタル信号合成器５００を適応、動的用途に適するようにする。なお更に、デジタル信号合成器５００を使用して共振ピークを確立する、現存の信号での固有の共振ピークを特定及び除去することなどできる。

デジタル信号合成器は概して、入力バッファ５０２、変換モジュール５０４、処理モジュール５０６及び出力バッファ５０８を備える。入力バッファ５０２は、周波数領域表現で、例えばボード空間で表現されるデジタル入力を受ける。

変換モジュール５０４は、積分器部品、微分器部品、低域通過フィルタ部品、高域通過フィルタ部品、高周波増幅器部品、低周波増幅器部品及び共振フィルタ部品を備える、少なくとも１つのフィルタ部品のアセンブリによって定義される所望の周波数応答及び／又は位相応答をモデル化する分数次数制御システムを記憶する。例として、変換モジュール５０４のフィルタ部品は、図１Ａ〜図２Ｂ（即ち、図１Ａ、図１Ｂ、図２Ａ及び図２Ｂ）に関して本明細書でより完全に記載したフィルタ部品のうちの１つ又は複数の任意の組合せでもよい。より詳細には、各フィルタ部品は、可変分数スケーリング指数を有する非整数制御次数を含むように修正されるラプラス関数によって定義される。ここで、分数次数制御システムは、フィルタ設計が既に考え出されており且つ必要な複素成分値に還元されている場合など、複素変数の形態であることができる。他の実装では、分数次数制御システムは、必要に応じてそれにより定義されるフィルタリング機能を実施するために、方程式、方程式の要素などを含むことができる。

処理モジュール５０６は、入力バッファ５０２からの入力及び変換モジュール５０４に記憶される分数次数制御システムを受け、そしてデジタル入力に分数次数制御システムで乗算する。その上、処理モジュール５０６は、例えば本明細書で図３及び図４に関して述べたような方法（又はその部分）のうちの１つ又は複数を任意選択で実施することができる。処理モジュール５０６は、出力バッファ５０８に処理した信号を伝達する。

出力バッファ５０８はしたがって入力の合成出力を記憶し、この出力は処理モジュール５０６によって所望の周波数応答及び／又は位相応答（変換モジュール５０４に記憶される分数次数制御システムによって定義される）に従って周波数領域、位相領域又は両方で修正されている。

変換モジュール５０４に記憶される分数次数制御システムが動的又はその他修正可能である実装例では、デジタル信号合成器５００は、フィルタ部品５１０のライブラリ（複数可）、例えば図１Ａ及び図１Ｂを参照しつつ記載したフィルタ部品ライブラリ１００、図２Ａ及び２Ｂを参照しつつ記載したフィルタ部品ライブラリ２００、その組合せ、その部分集合などを含むことができる。

その上、実装例では、振幅（もしあれば）及び位相（もしあれば）は正と負の両方の周波数で複素数として極表示から直交表示に変換されて入力信号（同じく直交表示）のＦＦＴを変換して、その上ＩＦＦＴを介して時間領域に変換されるとフィルタリングされた出力信号を生ずるフィルタリングされた出力の直交表示を表現する複素数の新たな集合を生ずる。この意味で、一旦フィルタが導出されると、ライブラリ自体は必要でない。むしろ、コードを活用して、チップに分数次数制御システムの複素数だけを記憶し、そして入力信号にこれらの複素数を乗算して信号をフィルタリングしてもよい。

基本的な入力データがデジタル周波数領域表現で既にフォーマットされている実装例では、入力を処理する必要がなくてもよい。しかしながら、デジタル信号合成器５００を使用してアナログ時系列信号を処理することが可能である。この場合には、デジタル信号合成器５００はアナログデジタル変換器５１２を含むデータ調整回路網を含んでもよく、その変換器は、入力を時間領域表現から、その後入力バッファ５０２に記憶されることになる複素周波数領域表現に変換する高速フーリエ変換モジュール５１４に結合する。

同様に、合成データはデジタル領域に残存することができるか、又は合成データは処理される、例えば出力バッファ５０８に記憶される出力を複素周波数領域表現から時間領域表現に変換する逆高速フーリエ変換モジュール５１６、及びデジタル信号をアナログ時系列合成信号に逆変換する任意選択的なデジタルアナログ変換器５１８を介してアナログ時系列表現に逆変換されることができる。

他の例では、入力はデジタル信号として始まる、即ちアナログデジタル変換器は必要でないが、しかしながらデジタル信号を複素周波数領域表現に変換するのに高速フーリエ変換モジュール５１４は必要である。そのような状況は、デジタル信号合成器５００を使用して、例えば所定の画像処理機能を実行することによって画像を処理する画像又はビデオプロセッサを実装する場合でもよい。また、入力は、所定の画像処理機能を実行するのに実装、例えばフィルタリングを必要とする、ビデオデータなどの形態でもよい。ここで、より完全に上記したように、アナログ出力が生成されてもよい。そのような状況は、信号合成器が音発生器として実装される場合でもよい。

例示的な実装では、デジタル信号合成器５００は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路及びデジタル信号処理（ＤＳＰ）チップのうちの選択された１つに実装される。この点に関して、ある種の実装では、例えばＦＰＧＡとして、チップ自体がアナログデジタル変換器５１２及び対応するデジタルアナログ変換器５２０などの部品をネイティブにサポートしなくてもよいことが認められるべきである。この点に関して、これらの機能ブロックはデジタル信号合成器５００から除かれることができ、そして専用のアナログデジタル変換器チップ及び専用のデジタルアナログ変換器チップなどの他のチップに実装されてもよい。なお更なる実装では、アナログデジタル変換器５１２及び対応するデジタルアナログ変換器５２０は、適切な回路網を介してデジタル信号合成器に外部接続される同じチップに実装されることができる。デジタル合成器５００は、メモリと共同で中央処理ユニットチップによって実装される処理システムに、例えば制御器、ロボット、機械、電気機器、組込システムなどといった専用機に実装されることもできる。デジタル信号合成器はコンピュータに実装されることもできる。

代替の実装では、デジタル信号合成器は、例えばコンピュータシステムにロードされて専用処理装置を形成するように、コンピュータ可読媒体で実装される。

なお更なる実装例では、デジタル信号合成器５００は１つ又は複数のセンサ５２０に接続されることができ、そのセンサは入力バッファ５０２に（例えば、直接か又はアナログデジタル変換器５１２及び高速フーリエ変換モジュール５１４を通してかのいずれかで）通信される出力を提供する。このことは、デジタル信号合成器が知能センサとして、制御器、又は極度の精度でセンサ信号を処理する他の処理装置として機能することを可能にする。センサ５２０がアナログデジタル変換器５１２に結合されるように例示されるが、実際には、センサ５２０の出力は直接入力バッファ５０２に、又は代替の処理回路網（明確化のために図示せず）を介して入力バッファ５０２に結合してもよい。

なお更なる任意選択的な実装では、デジタル信号合成器５００は分数次数比例積分微分制御器（ＰＩＤ制御器）として実装されてもよい。この実装では、対応するハードウェアプロセスのプロセス変数入力５２２は、例えば直接的に、又は介在回路網例えば例示するようにアナログデジタル変換器５１２及び高速フーリエ変換モジュール５１４を介して、入力バッファ５０２に送られる信号を提供する。

本実施形態は、例えば直接的に、又は、例示するように逆高速フーリエ変換モジュール５１６及びデジタルアナログ変換器５１８などの介在回路網を介して、出力バッファ５０８に通信可能に結合される制御要素５２４も含む。プロセス変数（複数可）５２２及び対応する制御要素５２４は、例えば温度を制御し、流量、圧力及び／又は他の産業プロセスを調整する、ＰＩＤ制御器が望ましい任意の所望の部品であることができる。

この点に関して、デジタル信号合成器５００は、ＰＩＤ制御器に対する所望の設定値を記憶する設定値バッファ５２４も含んでもよい。本実装では、デジタル信号合成器５００は、プログラマブルロジックコントローラ（ＰＬＣ）に又はパネル装着デジタル制御器として実装されることができる。

なお更に、図５の特徴及び要素の任意の組合せが組み合わされて、例えば安定システム、衝突予防システム、回避システムなどのために、無人航空機（ＵＡＶ）で目標捕捉又は自動操縦制御を行う、ロボット機構を制御する、ハードウェア制御器を形成することができる。

適切なハードウェアと統合されてプロセス変数（複数可）５２２及び制御要素５２４とのインタラクションをサポートするときに、ソフトウェア実装も実施されてもよい。実装に関係なく、ＰＩＤ制御器の例では、デジタル信号合成器５００は、変換モジュール５０４に記憶される分数次数制御システムを活用して測定プロセス変数と所望の設定値との間の差として誤差値を計算する制御ループフィードバック機構（制御器）を実装する。より詳細には、デジタル信号合成器５００は、処理モジュールによって生成される比例値、積分値及び微分値の加重和が制御要素によって影響されるハードウェアプロセスを調節するように比例積分微分制御器を実装する。その上、デジタル信号合成器５００は図３及び／又は図４の方法の任意の組合せの他に、図１Ａ、図１Ｂ、図２Ａ及び図２Ｂのライブラリ（複数可）をその任意の組合せで使用することができる。
設計例

簡略設計例が図６Ａ〜６Ｆを参照しつつ記載され、この設計例は図１Ａ〜２Ｂのフィルタ部品ライブラリ１００、２００及び図３〜４の方法を活用して図５に例示したような方式で構築されるシステムを実現する。
所望の周波数応答及び／又は位相応答を特定する

図３の囲み３０２を特に参照して留意されるように、フィルタを作るために、設計者は、周波数領域表現で表現される所望の周波数応答及び／又は位相応答を特定することから始めることができる。

ここで図６Ａを参照すると、フィルタ部品を使用して低域通過フィルタを作る例が図示される。図６Ａの簡略例は振幅応答を例示し、そして本明細書における原理の例示の明確化のために位相応答については言及しない。しかしながら、所望であれば位相部品が類似して実行される。

低域通過フィルタ周波数応答６００の基本形状が曲線ＡＢＣＤに沿って図示される。線分ＡＢに沿った周波数は通過帯域領域６０２で通過させられる。線分ＢＣは遷移帯域６０４を定義する。同様に、線分ＣＤに沿った周波数は減衰領域６０６で減衰される。したがって、遷移帯域６０４はしたがって通過帯域領域６０２と減衰領域６０６との間に定義され、そして点Ｂで遮断周波数且つ点Ｃで折点周波数によって特徴づけられる。
分数次数制御システムを構築する

図３の囲み３０４を特に参照して留意されるように、次のステップは、フィルタ部品ライブラリ（その例は図１Ａ〜図２Ｂに例示する）からの少なくとも１つのフィルタ部品をアセンブルすることによって、所望の周波数応答及び／又は位相応答（囲み３０２を参照のこと）をモデル化する分数次数制御システムを構築している。

図１Ａ〜２Ｂのフィルタ部品の応答がボード空間で加法的であるので、フィルタ部品ライブラリ１００、２００の様々なフィルタ部品を使用して、複雑な形状及び従来のフィルタを用いては可能又は実際的でないものを含め、大抵の任意の特別な形状を作成することができる。その上、各フィルタ部品は、フィルタ型に応じて変数の適当な集合（例えば、該当する場合、ω、ｋ、β、ｄなど）を含む。変数の整合性及び限定数は、様々なフィルタ部品の定義と組み合わさって、フィルタ設計を大いに単純化する。

図６Ａの所望の周波数応答をモデル化する分数次数制御システムは、図１Ａのフィルタ部品のうちの幾つかの選択から完全に作られることができる。特に、低域通過フィルタ部品１０６の基底形式は、通過帯域６０２で入力の振幅を変化なしで（Ｋによって拡大縮小されない限り）通過させることに帰着し、且つ遮断周波数を上回る周波数に対してボード空間で負の傾きを呈する応答を有する。このことは、遮断周波数を上回る周波数がより高いほど減衰がより大きいことを意味する。

対応して、高周波増幅器１１０の基底形式は、通過帯域６０２で入力の振幅を変化なしで（拡大縮小されない限り）通過させることに帰着し、且つ折点周波数を上回る周波数に対してボード空間で正の傾きを呈する応答を有する。このことは、周波数（折点周波数を上回る）がより高いほど増幅がより大きいことを意味する。フィルタ部品応答がボード空間で加法的であるので、低域通過フィルタ部品１０６の減衰率は高周波数に対する高周波増幅器部品１１０の利得率によって打ち消され、高周波領域を通して横ばいになる応答線分ＣＤに帰着することができる。フィルタ部品変数の選択は、低域通過フィルタ部品１０６の遮断周波数、高周波数フィルタ部品１１０に対する折点周波数、及び遷移帯域６０４での減衰量を本質的に定義する。

図６Ａの低域通過フィルタを作るために、３つの部品：積分器部品、低域通過フィルタ部品及び高周波増幅器部品が使用される（幾つかの低域通過フィルタに関しては、積分器部品は使用されない）。本明細書における論考のためにフィルタ部品に対する値を区別する方法として、第１の部品に対する値は下つき１を含み（例えば、β_１）、第２の部品に対する値は下つき２を含む（例えば、β_２）などがある。例えば、積分器部品１０２は第１の部品であるので、積分器部品のβはβ_１によって表現される。

図６Ａの低域通過フィルタの場合には、０の傾きを持つ積分器が第１の部品として使用されるので、β_１＝０（積分器はｋに対する値を必要としない）。積分器がβ_１＝０を含むので、積分器部品は完全に無視されてもよい。しかしながら、積分器部品は、例の完全性のために、且つ後に任意の種類の周波数応答を作成する方法を実証するために保持される。

図６Ｂを参照すると、図６Ａの低域通過フィルタを作るために、低域通過フィルタ部品１０６がフィルタライブラリ１００から選択され、そして分数スケーリング指数β_２に対する適切な値が設定され、そしてパラメータｋ_２が遮断周波数Ｂに対応するように選択される。

図６Ｃを参照すると、低域通過フィルタを作るために、高周波増幅器１１０もライブラリ１００から選択される。高周波増幅器１１０は分数スケーリング指数β_３に対する適切な値が設定され、そしてパラメータｋ_３が折点周波数Ｃに対応するように選択される。特に、図６Ｃに最良に例示するように、β_２＝β_３を設定することによって、低域通過フィルタ（図６Ｂ）の高周波減衰の傾きは、高周波増幅器１１０（図６Ｃ）によってもたらされる高周波増幅の傾きに等しく且つ逆であり、総和を介して線分ＣＤ（図６Ａ）での平坦応答という結果になる。

図６Ｄを参照すると、フィルタはライブラリ１００からの積分器部品１０２（又はライブラリ１００からの微分器１０４）などの積分器を活用して、本明細書に更に詳細に記載することになるように、通過帯域６０２でのスケーリング補正調整を実装することもできる。

したがって、このフィルタを製作するために使用される３つのフィルタ部品は、積分器フィルタ部品１０２（又は微分器フィルタ部品１０４）、低域通過フィルタ部品１０６及び高周波増幅器部品１１０を含む。

各フィルタ部品のためのラプラス関数は共に乗算されて低域通過フィルタのための方程式を作成する。しかしながら、ラプラス関数の乗算は、ボード空間に変換されるときに加算／減算として想定されることを想起されたい。
フィルタ部品をアセンブルする

低又は高周波スケーリング補正（ＳＣ）を持つ低域通過分数スケーリングデジタルフィルタを利用して、低周波通過帯域内の全ての周波数を通過させ且つ高周波阻止帯域内の全ての周波数を減衰させる一方で、低又は高周波数帯域内で、任意の減衰に加えて、スケーリング補正も導入してもよい。１つの積分器部品、１つの低域通過フィルタ部品及び１つの高周波増幅器部品を含む低域通過分数スケーリングデジタルフィルタ（ＳＣ）のラプラス形式は、

である。

ここで、ｋ_２＜ｋ_３。Ｋは任意選択的なスケーリング因子である。即ち、乗数Ｋは、それぞれ全ての周波数にわたって振幅又はパワーの増加又は減少があるようにフィルタを上下にシフトさせるために使用される。括弧内の方程式がスケーリング指数の導入前に振幅及び位相に対して解かれるので、スケーリング指数βは下つきとして示される。一旦低域通過分数スケーリングデジタルフィルタが振幅及び位相に対して解かれると、スケーリング指数βは構造ブロック方程式全体にわたって分散される。

特に、低周波領域（利得値ｋ_２を下回る）のフィルタのスケーリング挙動が積分器／微分器構造ブロック１０２によって影響されるのに対して、高周波領域（利得値ｋ_３を上回る）のフィルタのスケーリング挙動は低域通過フィルタ部品１０６及び高周波増幅器部品１１０の相互作用によって決定される。より正確には、β_１が低周波スケーリング補正を制御するのに対して、β_１とβ_２とβ_３との間の関係は高周波領域のスケーリング補正を制御する（ここで「低」及び「高」周波領域は利得値ｋ_２及びｋ_３と関連づけられる周波数に対してである。）。そのため、β（全般に）は、所望の周波数応答の対応する区間と関連づけられるパワースペクトルの傾きを表現する非整数分数スケーリング指数の変数である。

ｋ_２及びｋ_３を含む方程式が高周波領域のフィルタスケーリング補正に主に影響を与えるにもかかわらず、高周波領域の伝達関数フィルタリング方程式の影響はｋ_２をちょうど下回る周波数で始まり、そしてより高い周波数に広がる。したがって、高周波領域の伝達関数フィルタリング方程式は、ｋ_２より低い周波数にそれ程影響を及ぼさない。ｋ_２より低い周波数での高周波伝達関数フィルタリング方程式の影響の欠如は、任意選択的な乗数Ｋを持つ積分器フィルタ部品１０２（又は微分器１０４）によるより低周波数領域の支配に帰着する。基本的に、任意の領域での傾きは、その領域前に存在する全ての部品の傾きの和である。

本明細書でより完全に述べる方程式を用いて、低域通過分数スケーリングデジタルフィルタの振幅は、

によって与えられる。

ボード空間での低域通過分数スケーリングデジタルフィルタの振幅は（ｄＢ）で、

である。

方程式に入力する変数を得るために、設計者は各部品に対する所望のβを指定することができる。簡略例のために、β_１＝０且つβ_２＝β_３と仮定する。この仮定は積分器フィルタ部品のための値をＫに単純化する。Ｋ＝１であれば、従前の低域通過フィルタ応答が実現される。変数ωはラジアンでの角周波数であり、且つＴをシステムの周期とすると、ω＝２π／Ｔとして容易に計算される。次に、フィルタ設計者はｋ_２を指定することができる。より詳細には、ｋ_２は角周波数ω_ｋ２に変換され、そして角周波数によって低域通過フィルタの遮断周波数を特定する（図６Ａにおける点Ｂを参照のこと）。ｋ_３に対する値（図６Ａにおける点Ｃを参照のこと）は幾つかの方法で決定されることができる。特に、ｋ_３に対する値は、遷移帯域６０４の傾き及び遷移帯域６０４の所望の減衰（ｄＢで）の関数である。したがって、遷移帯域６０４の減衰がｋ_２とｋ_３との間に定義されるので、ｋ値は利得に関して記述される。比較すると、任意選択的な値Ｋ＞１は応答全体の振幅を上にシフトさせるために使用されることができる一方で、Ｋを０と１との間に設定することは応答全体の振幅を下にシフトさせることになる。

図６Ｅを参照すると、遷移帯域６０４でのβの値に応じて、遷移の傾きは変化することになる。例では、β２＝ｙはβ１＝ｘより急である。ｋ_ｉとｋ_ｉ＋１との間の所望の遷移帯域がβ１の傾きで−３０ｄＢであることを仮定する。ｋ_ｉ＋１に対する値は、ｋ_ｉ＋１が−３０ｄＢ点に達するまで線β１を下にたどることによって見いだされることができる。このマッピングから、ω_ｋｉ＋１が容易に計算される。

ボード空間での振幅（Ｍ（ｄＢ））は、各角周波数での伝達関数の各値の加算後に、次いで２０で除算した結果Ｍ（ｄＢ）の真数を、

とすることによって、振幅（Ｍ）に逆変換されてもよい。

ボード空間で値を加算する中間ステップは、コンピュータ実行アルゴリズムにおいて、及びボード空間で振幅（又はパワー）を図式的に加算して各構造ブロック伝達関数の集団相互作用を決定するときの両方で有用である。

設計者が対応する位相調整を実行していれば、図２Ａからの低域通過分数スケーリングデジタルフィルタの正の周波数（＋ω）に対するラジアンでの対応する位相方程式は、

であるだろう。

負の周波数の位相θ_（−ω）は図４の方法を用いて、例えば、位相の奇対称挙動を回復する、低域通過分数スケーリングデジタルフィルタの正の周波数の位相値θ_（＋ω）の反転及び−１による乗算を通して、θ_（−ω）＝θ_（＋ω）・−１として計算される。

正及び負の周波数は次いで連結され、そして低域通過分数スケーリングフィルタの最終段階が奇対称を呈するように、ゼロ周波数及びナイキスト周波数でθ＝０の位相を挿入する。特に、位相をボード空間に変換して、本明細書に記載するフィルタリングの加法性を利用する必要はない。
分数次数制御システムを構築することについての一般的通観

図６Ａに戻って参照すると、低域通過フィルタの簡略例内でさえ、単にβに対する値を制御することによって、複雑な形状が実現されることができる。特に、β値の関係を変更することによって、少なくとも９つの異なるフィルタ形状が実現されることができる。より詳細には、β_１＝０であれば、線分ＡＢは平坦である。しかしながら、β_１＞０を設定することは積分器に利得を応答に導入させ、線分ＡＢを、線分６１４によって例示するように、負の傾きを有する（通過帯域でより低い周波数の振幅がより高い）ようにする。他方では、β_１＜０を設定することは積分器フィルタ部品を微分器部品（βが負であるので）で効果的に置換し、通過帯域線分ＡＢを、線分６１６によって例示するように、正の傾きを有する（通過帯域でより低い周波数の振幅がより低い）ようにする。

β_３＝β_１＋β_２を設定することは、減衰帯域応答を平坦線である（線分ＣＤが平坦である）ようにする。しかしながら、β_３＞β_１＋β_２を設定することは、減衰帯域線分ＣＤを、線分６１８によって例示するように、正の傾きを有する（減衰帯域でより低い周波数の振幅がより低い）ようにする。対応して、β_３＜β_１＋β_２を設定することは、減衰帯域線分ＣＤを、線分６２０によって例示するように、負の傾きを有する（減衰帯域でより低い周波数の振幅がより高い）ようにする。この能力は従来のフィルタ技術には存在しない。

従来のフィルタ手法から幾つかの更なる差異を引き出すために、β＝２×従来のフィルタ次数（即ち、６ｄＢ／オクターブ）であることが認められることができる。したがって、８のβは従来の４次フィルタに対応する。しかしながら、本開示によれば、βは安定度が許す限り高くなることができ、容易に８４以上の次数に達し、したがって帯域内又は帯域外リップルなしで、４２次フィルタの等価物を生じる。この属性だけで、優れたフィルタを提供することによって、信号フィルタリングの技術分野を大幅に向上させる。その上、設計手法は、ルックアップテーブル又は煩雑な定数に対する依存なしで、且つ本明細書に開示するフィルタ以前には可能でない特有の特性と共に、フィルタがより速く設計されることを可能にし、このように迅速なフィルタ設計及び開発を可能にすることによってフィルタ設計の技術分野を更に向上させる。その上、方程式が加法的であるので、解決策は、フィルタ遮断の傾き／次数から独立している単一サイズのフォーマットに還元する。したがって、本明細書におけるフィルタは、本明細書に更に詳細に記載することになるように、優れたフィルタのために必要とする全体の処理力がより少ないフィルタを提供する一方で、簡略ハードウェア及び／又はデジタル実行を提供することによって、フィルタ設計の技術分野を向上させる。

各線分の傾きは各部品に対するβによって影響を及ぼされる。例えば、図６の周波数応答６００を製作するために、積分器部品はゼロのβを有し（即ち、β_１＝０）、線分ＡＢのための傾きのない平坦線を作成することになる。しかしながら、周波数応答６００の遮断周波数（即ちｋ_１）で、低域通過フィルタ部品はβに対する高値を含み、遷移帯域６０６で激減を有する。例えば、８５のβは鋭い遮断を生じることになる一方で、４のβは線分ＢＣのためのより緩やかな遮断を有することになる。減衰領域６０４（即ち、線分ＣＤ）で傾きゼロの平坦線を作成するために、高周波増幅器部品は、積分器部品のβ及び低域通過フィルタ部品のβの和に等しいβを有することになる。高周波増幅器部品のための遮断周波数は、低域通過フィルタ部品のβ及び減衰領域６０４内の所望の減衰によって決定される。その上、β自体は分数でありえる。例えば、設計者は、式β／１０＝所望のｄＢ／ディケードに基づいて、βを容易に選択することができる。したがって、３５ｄＢ／ディケードの傾きはβ＝３．５を有することになる。

例えば、平坦な通過帯域（線分ＡＢ）及び、遷移帯域での３０ｄＢ減衰を伴う１ｋＨｚの折点周波数での平坦な減衰帯域（線分ＣＤ）を持つ４２と１／２次低域通過フィルタをユーザが作りたいと仮定する。積分器部品はただ１つの変数：βを含み（Ｋ＝１と仮定する）、そして所望の４２と１／２次低域通過フィルタの通過領域６０２での所望の傾きはゼロである。したがって、β_１＝０。第２の部品、低域通過フィルタ部品は傾き及び遮断周波数を含む。低域通過フィルタの仕様から、ｋ_２（即ち、第２の部品の遮断周波数）は１ｋＨｚ（角周波数に変換されなければならない）であり、そしてβ_２は８５（即ち、フィルタの所望の次数の２倍引くβ_１）である。β_３（即ち、高周波増幅器に対するβ）を決定するために、β_１がβ_２に加算されて（即ち、０＋８５）、８５を生ずる。

高周波増幅器のための折点周波数（即ちｋ_３）は、β_２の傾きの比率を用いて決定されてもよい。β_２＝８５によって、遷移帯域６０４内の傾きは８５／２×６ｄＢ／オクターブである。傾きに対する垂直変化／水平変化式を用いると、３０ｄＢ／（８５／２×６ｄＢ／オクターブ）＝０．１１７のｋ_２からのシフトであり、このシフトは本明細書に更に詳細に述べるように角周波数に変換されることができる。

決定した値は低域通過フィルタのための方程式に挿入され、そして結果として伝達関数のための複素値になる。伝達関数のこれらの複素値は、後の信号での使用のためにメモリに記憶されてもよい。

異なる低域通過フィルタを製作するために、他のβ値が使用されてもよい。例えば、通過領域６０２で正の傾きが所望されれば、β_１＜０である。反対に、通過領域６０２で負の傾きが所望されれば、β_１＞０である。遷移帯域６０４での傾きはβ_１＋β_２である。減衰領域で正の傾きが所望されれば、β_３＜β_１＋β_２である。反対に、減衰領域で負の傾きが所望されれば、β_３＞β_１＋β_２である。領域のための傾きが領域に先行する領域の傾きに依存することに留意されたい。より多くの部品が異なる遮断値及び傾きで加算されて任意の所望の形状を作成してもよい。

図６Ｆを参照すると、システムの実装例（例えば、システム５００のインスタンスを例示する。システム制御器６５０、例えば処理チップが、例えば図１Ａの積分器部品１０２に相当する積分器を記憶する積分器モジュール６５２を含む。システム制御器６５０は、例えば図１Ａの低域通過フィルタ部品１０６に相当する低域通過フィルタを記憶する低減通過フィルタモジュール６５４も含む。システム制御器６５０は、例えば図１Ａの高周波増幅器１１０に相当する高周波増幅器を記憶する高周波増幅器モジュール６５６を更に含む。積分器モジュール６５２、低減通過フィルタモジュール６５４及び高周波増幅器モジュール６５６によって実現されるフィルタ部品は総和されて（例えば、周波数領域表現に基づくボード空間で）、分数次数制御システム６６０を生じる。

複素周波数領域表現６６２での入力が、乗算器６６４によって分数次数制御システム６６０の複素値を乗算されて出力６６６を生じ、この出力は下流のプロセスを駆動するために使用されることができる。

明確化の目的で単純な低域通過フィルタを例示するとはいえ、任意の１つ又は複数のフィルタ部品が組み合わされて、高域通過分数スケーリングフィルタ（例えば、

、帯域通過分数スケーリングフィルタ（例えば、

、ノッチ分数スケーリングフィルタ（例えば、

、共振分数スケーリングフィルタ（例えば、

、スケーリング補正付き共振分数スケーリングフィルタ（例えば、

、高調波共振分数スケーリングフィルタ（例えば、

したがってＨＲ＝ＨＲ_１×ＨＲ_２×…×ＨＲ_ｎ）などの他のフィルタ型を生じることができる、又は任意の他の複素分数スケーリングデジタルフィルタ若しくは周波数応答モデルがアセンブルされて他の周波数応答モデルなどと組み合わされることができることが容易に明らかであるべきである。

特に、分数スケーリングフィルタは、伝達関数方程式当たり１つのフィルタのインスタンスに限定されない。むしろ、幾つかのインスタンスが共に連結されることができる。例えば、高調波共振分数スケーリングフィルタは幾つかの共振分数スケーリングフィルタとして実装されて、高調波をフィルタリングし、明確な高調波を持つ合成信号を生成するなどできる。ここで、高調波共振分数スケーリングフィルタを構成する各共振分数スケーリングフィルタのインスタンスの変数は、単一信号内で発生する幾つかの周期現象又は高調波を表現するように構成される。より詳細には、高調波共振ピークの周波数位置は利得（ｋ）値によって設定されるのに対して、共振ピークの高さ及び幅はｄ及びβ値によって決定される。その上、１つの共振分数スケーリングフィルタが各高調波を個別に表現するので、各高調波は完全にカスタマイズされ且つフィルタリング特性に関してその他の高調波と異なることができる。高調波共振分数スケーリングフィルタで任意の入力信号を畳み込むことで、完全合成信号が、指定された共振周波数としての明確な高調波を持つ出力として生成される。類似して、入力を逆畳み込みすることは、減衰を通して信号から複数の高調波を削除する。したがって、フィルタが組み合わされて、シンセサイザ、音発生器、楽器などを含む複合システムを作成することができる。

その上、１つ又は複数のフィルタ部品（同じ又は異なるフィルタ型の）が組み合わされて、非常に複雑なフィルタ特性を生じることができる。例として、モデルは、比較的低周波数を特性化する第１のフィルタ部品の集合及び比較的高周波数を特性化する異なるフィルタ部品の群を含むことができる。別の例として、本明細書における分数スケーリング技法は、自然確率的時系列内のノイズを正確に定量化するために、且つこれらの信号の生成に対して責任がある物理的又は数学的プロセス（複数可）を表現する自然且つ確率的複合システムの動的スケーリング挙動を計算的にモデル化するために使用されることができる。合成ノイズを生成する方法が、以下エンコーダ／デコーダ例を参照しつつ提供される。本明細書における分数スケーリング技法は、膨大な数の用途に現れるデジタルフィルタとして使用されることもできる。その上、本明細書における分数スケーリング技法は、制御システム、画像処理、ビデオ処理及び他の信号処理などを実装するために使用されることができる。

フィルタ部品ライブラリの様々な部品を用いて、異なる周波数に沿って異なる傾き及び減衰レベルを持つ任意の所望の周波数応答が、狭帯域幅内の急激な遷移から通過帯域内の複雑な構造まで、全て現行の最高水準のフィルタの数学的アーチファクトを導入すること又はフィルタリングされた信号の情報の損失に帰着することなく高正確度で、上論したような同様の方式で達成されてもよい。
ＦＩＲ例

ここで図７を参照すると、システム例７００が図３の方法３００を例示し、デジタル入力信号の周波数をフィルタリングする有限インパルス応答（ＦＩＲ）フィルタとして使用される。図６の例に見られるように、伝達関数Ｈ（複数可）の形状は、フィルタ部品ライブラリ１００、２００（図１Ａ〜２Ｂ）のフィルタ部品から作られることができる。伝達関数（既に周波数領域内）のための結果としての複素値はＦＩＲフィルタ伝達関数メモリ７０２内に記憶される。

時間領域内の信号７０４がシステム７００への入力として設定される。時間領域信号が既にデジタル信号である場合でなければ（即ち、信号がアナログ信号であれば）、図５に関して論じたように、時間領域信号はアナログデジタル変換器（図示せず）に通されるべきである。デジタル時間領域信号７０４は、信号７０４を時間領域から複素周波数領域に変換する高速フーリエ変換（ＦＦＴ）部品７０６に送られる。図示するように、入力信号７０４はＦＦＴ７０６に直接送られる。しかしながら、入力信号の１つ又は複数のサンプルが、ＦＦＴ７０６に達する前にバッファに置かれてもよい。

ＦＦＴ７０６の出力は、周波数領域で表現される入力信号を記憶するメモリ７０８に送られる。したがって、周波数領域信号メモリ７０８のサイズはＦＦＴの点の数に依存している（例えば、１０２４点ＦＦＴは少なくとも１０２４個のアドレスの周波数領域信号メモリ７０８を必要とすることになる）。更に、ＦＩＲフィルタ伝達関数メモリ７０２のサイズはＦＦＴの点の数に依存している（例えば、１０２４点ＦＦＴは１０２４個のアドレスのＦＩＲフィルタ伝達関数メモリ７０２を必要とすることになる）。

周波数領域での信号の畳み込みを行うために、乗算が使用される。したがって、周波数領域入力信号の各点は、ＦＩＲフィルタ伝達関数の対応する点を乗算される７１０。例えば、カウンタを使用して周波数領域信号メモリ７０８とＦＩＲフィルタ伝達関数メモリ７０２の両方をアドレス指定してもよく、ここでメモリ７０２、７０８の出力は乗算器７１０に送られる。乗算の結果は次いで周波数領域出力メモリ７１２に記憶される。例えば、カウンタは周波数領域出力メモリ７１２（乗算器内に幾らかでもパイプライン段が存在すれば乗算器７１０にパイプライン段があるので、任意の数の遅延タップを持つ）もアドレス指定してもよい。

周波数領域出力メモリ７１２は、出力を時間領域出力に転送する第２のＦＦＴ７１４（逆高速フーリエ変換として例示する）７１４に通されてもよい。幾つかの場合には、第２のＦＦＴ７１４は第１のＦＦＴ７０６であってもよい。例えば、低処理能力システムでは、ＦＦＴ７０６は時間多重化されて時間領域入力信号７０４及び周波数領域出力を変換することに対処してもよい。しかしながら、高処理能力システムでは、２つの別々のＦＦＴ７０６、７１４があるべきである。

システム７００の使用は、時間領域で畳み込みを行うことと関連づけられる幾つかの乗算ステップ及び加算器ツリーを削除することによって、信号に畳み込みを行うクロックサイクルの数を少なくする。
エンコーダ／デコーダ

別の応用例はエンコーダ／デコーダを含む。上述したように、フィルタ部品を使用して、特定の機能のノイズを生成するシステムを作成してもよい。エンコーダ／デコーダ能力は、本明細書でより完全に述べるように、分数スケーリングの特徴及び技法を活用する。

例えば、図３に戻って参照すると、デジタル信号を処理してエンコード／デコードを行うこの方法例は、３０２で、ノイズを形成する所望の周波数応答を特定することによって、周波数領域表現で表現される所望の周波数応答及び／又は位相応答を特定するステップを含む。

例として、設計者は、βとして明示されるシステムのスケーリング指数を選択することから始める。設計者は次いで入力ｘ［ｎ］としてノイズ信号を得る。ノイズ信号は、ガウス型ホワイトノイズ、何らかのランダムノイズ、ノイズ源からのサンプルノイズ（例えば、ラジオ雑音など）から成ってもよい。ノイズ入力はＦＦＴによって処理されて、例えば直交表示Ｘ［ｓ］で入力の複素周波数領域表現を生じる。直交表示入力は次いで極表示及びノイズのパワースペクトル（例えば、

に変換される。ノイズが変換されて、スケーリング入力はパワースペクトルから決定される。

図３に戻って参照すると、この例では、３０４で、システムのスケーリング指数を、β_ｓ＝β_ｓ＋β_Ｉであるように入力のスケーリング指数に基づいて修正することによって、分数次数制御システムが構築される。スケーリング指数β_ｓは単一のスケーリング伝達関数（例えば、積分器部品）

に組み込まれ、式中β＝β_ｓである。単一の伝達関数は次いで、振幅

且つ

である各複素周波数（例えば、Ｈ［ｓ］＝

）で振幅と位相の両方に対して解かれる。伝達関数は極表示から直交表示、例えばＨ［ｓ］＝ｘ＋ｊｙであるようなｘ＝Ｍｃｏｓ（θ）、ｙ＝Ｍｓｉｎ（θ）に逆変換される。

図３に戻って参照すると、この例では、３０６で、ノイズを入力として受けることによって、入力が受けられる。同様に、この例では、３０８で入力を処理するステップが、ノイズの周波数領域表現（例えば、ノイズの直交表示）に所望の周波数応答のモデル（の直交概念）を乗算してデジタル出力を生成することを含む。このことは、Ｙ［ｓ］としての新たな出力ノイズの直交表示に帰着する。

複素周波数領域を離れる前に、工程は、１８０度シフトされるデジタル出力の複写を作成して逆デジタル出力を生成することによって、デジタル出力を更に処理する。デジタル出力及び逆デジタル出力は次いで時間領域に逆変換されて、入力ノイズと同じスケーリング挙動を持つ出力ノイズを実現する。

エンコーダ／デコーダは、デジタル出力及び逆デジタル出力（例えば、時間領域での）のうちの選択された１つにペイロード信号を埋め込んで伝送信号を作成し、デジタル出力及び逆デジタル出力のうちの残りの１つをキー信号として明示することによって更に構築される。例えば、メッセージ、情報、データなどが伝送信号のノイズに深く埋め込まれることができる。キー信号は受信器に伝達される。例えば、キー信号は最初に受信器に渡される。伝送信号もまた、好ましくはキー信号の受信器への伝達と別である方式で受信器に通信される。

ペイロード、例えばメッセージを回復するために、受信器は伝送信号及びキー信号を同期して混合する。この混合は結果として、伝送信号のノイズ成分がキー信号のノイズと相殺して（それらが１８０度位相ずれであるので）、ペイロードを暴露し、明らかにすることになる。したがって、メッセージは、信号を明らかにするキー信号を持つ者を除いて全員に対して隠されることができる。このことを使用して、リアルタイムメッセージ、送信静的データ又は任意の他の所望のペイロードを符合化することができる。

したがって、エンコーダ／デコーダは、信号の位相のみの修正の使用例（例えば、ペイロードを明らかにするのに必要なキーを作成すること）を提供する。また、出力ノイズが合成されるので、ノイズ源は再生されることができ、新たなノイズ指紋の無限の可能性に帰着し、したがってキー信号と対応する伝送信号との間の厳しい相関を保証する。新たな特有のペアを得るために、合成ノイズは単に再生される必要があるのみであり、そして新たな且つ特有のノイズ指紋が導出される。その上、上記手法を使用して、ペイロードが埋め込まれないノイズ信号を生成する、例えばモデル化された信号の合成バージョンを生成することができ、したがって所望されるのと同量の基本的な信号の統計学的に正確な表現を生成する能力を許容する。ここで、出力の位相シフトされたバージョンは必要でない。
種々の考慮事項

本明細書におけるフィルタでは、分数スケーリング指数βの値は分数でもよく、且つ整数である必要がない。

自然且つ確率的複合システム及び信号内に含まれる情報は、これらのシステムから通常出現するだろう信号と統計学的に同一である完全合成信号を生成するためにやがては使用されることができるこれらの自然且つ確率的複合システムの力学の定量的、方程式ベースのモデルの開発を可能にする周波数応答モデル（ＦＲＭ）内の分数スケーリングデジタルフィルタ用いて、より正確にモデル化されてもよい。

更には、分数スケーリングデジタルフィルタは、各種の選択的フィルタリング能力を可能にし、且つフィルタ設計の柔軟性を提供するフィルタの相当部分を使用することによって、任意の信号に振幅のみの周波数修正（位相歪みなしで又は線形位相のみで）又は位相のみの周波数修正も行ってもよい。

この新たな種類の伝達関数によって、分数制御次数を持つ分数スケーリングデジタルフィルタからデジタルフィルタを設計して、任意の信号の周波数内容の分数スケーリング及び／又は位相シフトの正確な修正を許容してもよい。

分数スケーリングデジタルフィルタは、測定入力信号に対して準リアルタイムに自動調整し、信号内の変動又はノイズに能動的に適応して所望のフィルタリングされた応答を生ずる「スマート」デジタル信号処理フィルタとして作用することもできる。

従前のＤＳＰフィルタの性能対分数スケーリングデジタルフィルタの性能を比較するとき、計算のために必要な時間量の低下と解釈される特定の周波数領域の分数の減衰率を達成するには、より少ない方程式及びパラメータが必要である。本質的には、分数スケーリングデジタルフィルタは、任意の信号を分数的にフィルタリングする能力を提供し、分数計算を活用しない従来のフィルタ設計で可能であるより有効な且つ微細に調整されたフィルタに通じる。

分数スケーリングデジタルフィルタの計算を含むアルゴリズムを利用することによって、革新的なソフトウェア及びハードウェア用途が開発されてもよく、分数制御次数デジタルフィルタが産業界にわたって広く利用可能になるようにする。分数スケーリングデジタルフィルタの数学的アルゴリズムのユーザフレンドリなソフトウェア実装は、組込システム検査環境としてブロックセットを含んでもよい。

ハードウェア実装は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）装置内に若しくはデジタル信号に分数フィルタリングを行うためにやがては使用されてもよいＤＳＰチップセット内に分数スケーリングデジタルフィルタを符合化することを含むか、デジタル「スマート」適応分数フィルタを作るか、又は商用、科学及び防衛産業内でセンサの感度を増強する。

分数スケーリングデジタルフィルタはまた、各種の楽器の音階の高調波スペクトルを定量的に記述する方法を提供し、且つデジタルシンセサイザ及びソフトウェアに使用するための全く数学的であるが、現実的な楽音を生成するために使用されてもよい楽器の各音調ごとの周波数応答モデルの開発を可能にする。

デジタル回路、フィルタ及びシステムでは、分数スケーリングデジタルフィルタは、計算時間を削減し、効率を上昇させてより高速な回路又はシステムを通しての応答を可能にし、且つ近似誤差を排除する回路及びフィルタの正確さを向上させることができる。

別の追加された利益として、現行の制御システムの幾つかの態様は、従前のＤＳＰフィルタ方程式の分数スケーリングデジタルフィルタの方程式との置換を通じて、より正確且つ効率的な分数次数制御システムによってより良く定義されてもよい。

制御及び移動も定義する方程式として、分数スケーリングデジタルフィルタの分数計算を使用してシステムの動的挙動をモデル化する制御アルゴリズムは、バイオニクス、ウェアラブル外骨格及び無人搬送車などのロボットプラットフォームの応答、安定度及び機械学習能力も向上させてもよい。

したがって、分数スケーリングデジタルフィルタの分数計算は、フィルタリングされた信号のより強力な指令制御を最終的に提供してもよく、移動及び制御アルゴリズムをより正確に定義する能力に通じる。分数次数比例積分微分（ＰＩＤ）制御器などの分数次数制御システムは、分数制御システムがより柔軟で、環境の動的性質により良く適応することができ、且つより有効な減衰特性も有するので、強い摂動下でより強力な安定度及び性能を提供する。分数スケーリングデジタルフィルタを活用する分数制御システムによって制御される任意の装置、ロボット、プラットフォーム又は車両は、外乱からより速く且つより正確に回復することができ、従前のＤＳＰフィルタを使用する従来の制御システムによって制御される同様物より円滑な且つより効率的な制御を可能にする。

全体として、分数スケーリングデジタルフィルタの開発は、我々が現在デジタル信号及びシステムを見て、モデル化し、フィルタリングし、且つ制御する方法に革命を起こす可能性を提供し、且つ従来のデジタルフィルタ設計を越える著しい技術的進歩を表す。分数スケーリングデジタルフィルタの有用性及びそれらの分数次数制御システムでの使用は、制御理論、サイバネティクス、情報理論、医学、神経科学、神経工学、認知科学及び人間行動科学から、環境科学、気象学、地球物理学、航空宇宙科学、制御システム、ロボット工学、機械工学、メカトロニクス、センサ、電気工学、電気通信、オーディオ、ビデオ、並びにレーダ及びソナーデータ取得システムなどの多数の用途を持つデジタル信号処理まで多数の学問分野及び産業にわたって広がる。したがって、分数次数制御システム手法と組み合わされる分数スケーリングデジタルフィルタの上昇した正確さ及び精密さが各種の分野で技術開発を急速に促進し、将来のための堅牢な解決策を生成してもよい。
コンピュータシステム概要

図８を参照すると、概略ブロック図が、本明細書に記載した様々な方法を実装するための例示的なコンピュータシステム８００を例示する。例示的なコンピュータシステム８００は、システムバス８３０に接続される１つ又は複数の（ハードウェア）マイクロプロセッサ（μＰ）８１０及び対応する（ハードウェア）メモリ８２０（例えば、ランダムアクセスメモリ及び／又はリードオンリメモリ）を含む。情報は、適切なブリッジ８５０によってシステムバス８３０とバス８４０との間で通過させられることができる。バス８４０は、ストレージ８６０（例えば、ハードディスクドライブ）、取り外し可能なメディアストレージ装置８７０（例えば、フラッシュドライブ、ＤＶＤ−ＲＯＭドライブ、ＣＤ−ＲＯＭドライブ、フロッピードライブなど）、Ｉ／Ｏ装置８８０（例えば、マウス、キーボード、モニタ、プリンタ、スキャナなど）、及びネットワークアダプタ８９０などの周辺装置を１つ又は複数のマイクロプロセッサ（μＰ）８１０とインタフェースするために使用される。上記周辺装置の一覧は例示として提示されており、限定するものとは意図されない。他の周辺装置がコンピュータシステム８００に適切に統合されてもよい。メモリ８２０、ストレージ８６０、取り外し可能なメディアストレージ８７０に挿入可能な取り外し可能な媒体又はその組合せを使用して、本明細書で述べ且つ記載した方法、構成、インタフェース及び他の態様を実装することができる。

マイクロプロセッサ（複数可）８１０は例示的なコンピュータシステム８００の動作を制御する。その上、マイクロプロセッサ（複数可）８１０のうちの１つ又は複数は、マイクロプロセッサ（複数可）８１０に本明細書における方法及び工程を実装するように命令するコンピュータ可読コードを実行する。コンピュータ可読コードは、例えばメモリ８２０、ストレージ８６０、取り外し可能なメディアストレージ装置８７０又はマイクロプロセッサ（複数可）８１０によってアクセス可能な他の適切な有形の記憶媒体に記憶されてもよい。メモリ８２０は、例えばデータ、オペレーティングシステムなどを記憶する作業メモリとして機能することもできる。

本明細書における方法及び工程は、コンピュータシステム、例えば本明細書により完全に記載した処理装置のうちの１つ又は複数で実行される機械実行可能方法として実装されてもよい。この点に関して、本明細書における方法及び工程は、機械実行可能プログラムコードを記憶するコンピュータ可読ストレージ装置（例えば、コンピュータ可読ストレージハードウェア）に実装されてもよく、ここでプログラムコードはプロセッサに記載した方法／工程を実装するように命令する。本明細書における方法及び工程はまた、メモリに結合されるプロセッサによって実行されてもよく、ここでプロセッサはメモリに記憶されるプログラムコードによって記載した方法を行うようにプログラムされる。

したがって、例示的なコンピュータシステム８００又はその部品は、本明細書により詳細に述べたような方法及びコンピュータ可読ストレージ装置を実装することができる。他のコンピュータ構成も、本明細書により詳細に述べたような方法及びコンピュータ可読ストレージ装置を実装してもよい。本開示の態様のための動作を実行するためのコンピュータプログラムコードが、１つ又は複数のプログラミング言語の任意の組合せで書かれてもよい。プログラムコードは、完全にコンピュータシステム８００で又は部分的にコンピュータシステム８００で実行してもよい。後者のシナリオでは、遠隔コンピュータが任意の種類のネットワーク接続を通じて、例えばコンピュータシステム８００のネットワークアダプタ８９０を用いてコンピュータシステム８００に接続されてもよい。

本開示のコンピュータ態様を実装する際に、コンピュータ可読媒体の任意の組合せが活用されてもよい。コンピュータ可読媒体はコンピュータ可読信号媒体、コンピュータ可読記憶媒体又はその組合せでもよい。その上、コンピュータ可読記憶媒体は実際には１つ又は複数の異なった媒体として実装されてもよい。

コンピュータ可読信号媒体は一時的な伝播信号自体である。コンピュータ可読信号媒体は、例えば基底帯域での伝播データ信号として又は搬送波の一部として中に具象化されるコンピュータ可読プログラムコードを含んでもよい。しかしながら、詳細には、コンピュータ可読信号媒体はコンピュータ可読記憶媒体を包含しない。

コンピュータ可読記憶媒体は、命令実行システム、機器又は装置、例えば本明細書により完全に述べたコンピュータ又は他の処理装置による使用のための又はそれらに関連したプログラム（命令）を保持及び記憶することができる有形のデバイス／ハードウェアである。特に、コンピュータ可読記憶媒体はコンピュータ可読信号媒体を包含しない。したがって、コンピュータ可読記憶媒体は、本明細書で使用する場合、電波又は他の伝送媒体を通る自由に伝播する電磁波などの一時的な信号自体であるとは解釈されないものとする。

コンピュータ可読記憶媒体の具体例（非網羅的な一覧）は以下を含む：ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ）、フラッシュメモリ、ポータブルコンピュータ記憶デバイス、コンパクトディスクリードオンリメモリ（ＣＤ−ＲＯＭ）若しくはデジタルビデオディスク（ＤＶＤ）などの光記憶デバイス、又は上記の任意の適切な組合せ。特に、コンピュータ可読記憶媒体は、コンピュータ可読記憶デバイス、例えばメモリなどのコンピュータ可読ハードウェアを含む。ここで、コンピュータ可読記憶デバイス及びコンピュータ可読ハードウェアは、非一時的である物理的な有形の実装である。

非一時的により、自然に存在しなくなるだろう一時的な伝播信号自体とは異なり、特許請求される主題を定めるコンピュータ可読記憶デバイス又はコンピュータ可読ハードウェアの内容は外部作用によって作用されるまで持続することが意味される。例えば、ランダムアクセスメモリ（ＲＡＭ）にロードされるプログラムコードは、その内容が、例えば電力を遮断することによって、上書き、削除、修正することなどによって作用されるまで持続するだろうという点で非一時的であると考えられる。

その上、ハードウェアが対応するコンピュータシステムの物理的要素（複数可）又は部品（複数可）を備えるので、ハードウェアはソフトウェア自体を包含しない。

本明細書で使用する用語法は特定の実施形態のみを記載する目的であり、且つ本開示を限定するものとは意図されない。本明細書で使用する場合、単数形「ある１つの（ａ）」、「ある１つの（ａｎ）」及び「その（ｔｈｅ）」は、文脈が別途明示しない限り、複数形も含むものと意図される。用語「備える（ｃｏｍｐｒｉｓｅｓ）」及び／又は「備えている（ｃｏｍｐｒｉｓｉｎｇ）」は、本明細書で使用する場合、述べる特徴、整数、ステップ、動作、要素及び／又は部品の存在を指定するが、しかし１つ又は複数の他の特徴、整数、ステップ、動作、要素、部品及び／又はその群の存在又は追加を排除しないことが更に理解されるだろう。

本開示の記載は例示及び説明の目的で提示されたが、しかし網羅的である又は開示した形式の開示に限定されるものとは意図されない。多くの修正及び変更が、本開示の範囲及び趣旨から逸脱することなく、当業者にとって明らかだろう。

このように本出願の開示を詳細に且つその実施形態を参照して記載してきたが、添付の請求項に定められる本開示の範囲から逸脱することなく修正及び変更が可能であることが明らかだろう。

Claims (25)

1. デジタル信号を処理するための方法であって、
   周波数領域表現で表現される所望の周波数応答及び／又は位相応答を特定するステップと、
   フィルタ部品ライブラリであり、
   積分器部品と、
   微分器部品と、
   低域通過フィルタ部品と、
   高域通過フィルタ部品と、
   高周波増幅器部品と、
   低周波増幅器部品と、
   共振フィルタ部品と、を備えるフィルタ部品ライブラリからの少なくとも１つのフィルタ部品をアセンブルすることによって、前記所望の周波数応答及び／又は位相応答をモデル化する分数次数制御システムを構築するステップであって、
   少なくとも１つのフィルタ部品が、可変分数スケーリング指数を有している非整数制御次数を含んでいるラプラス関数によって定義されている、ステップと、
   デジタル周波数領域にある入力を受けるステップと、
   デジタル出力を生成するために前記分数次数制御システムに基づいて前記入力を処理するステップと、
   前記生成されたデジタル出力信号を伝達するステップと、
   を含む、方法。
2. 分数次数制御システムを構築する前記ステップが、
   前記周波数領域表現における周波数の範囲にわたって単一の方向に段階的に作業することと、
   前記所望の周波数応答及び／又は位相応答の各変化に対して、前記フィルタ部品ライブラリからの少なくとも１つの関連したフィルタ部品を適合させて前記所望の周波数応答及び／又は位相応答の対応する変化に整合させることと、
   を含む、請求項１に記載の方法。
3. 前記フィルタ部品ライブラリにおける前記フィルタ部品のうちの各１つを、前記周波数領域表現における周波数の全範囲に及ぶ応答を有するように定義するステップを更に含み、
   前記周波数領域表現における周波数の範囲にわたって単一の方向に段階的に作業することが、
   前記所望の周波数応答及び／又は位相応答の各変化に対して、前記分数次数制御システムに構築される全てのフィルタ部品の応答の和が前記所望の周波数応答及び／又は位相応答の周波数スペクトルにわたる前記変化に倣うように、前記フィルタ部品ライブラリから少なくとも１つのフィルタ部品を選択することを更に含む、請求項２に記載の方法。
4. 分数次数制御システムを構築する前記ステップが、
   フィルタリングが前記入力の振幅及び位相修正を含み、前記振幅修正が位相修正のために使用されるものと異なる少なくとも１つのフィルタ部品を活用するように、分数スケーリングデジタルフィルタを構築して、前記入力の選択された周波数をフィルタリングすることを含む、請求項１に記載の方法。
5. 分数次数制御システムを構築する前記ステップが、
   フィルタリングが位相歪みなし及び線形位相のうちの選択された１つで、振幅のみの周波数修正を含むように、分数スケーリングデジタルフィルタを構築して、前記入力の選択された周波数をフィルタリングすることと、
   フィルタリングが前記入力への位相のみの周波数修正を含むように、分数スケーリングデジタルフィルタを構築することと
   のうちの選択された１つを含む、請求項１に記載の方法。
6. 分数次数制御システムを構築する前記ステップが、
   フィルタリングが前記入力への振幅周波数修正及び対応する位相周波数修正を含むように、分数スケーリングデジタルフィルタを構築して、前記入力の選択された周波数をフィルタリングすること
   を含む、請求項１に記載の方法。
7. 積極的に監視される少なくとも１つのパラメータを受けて前記分数次数制御システムへの修正を制御し、前記入力の周波数内容の分数スケーリング及び位相シフトのうちの少なくとも１つの変化に帰着するステップを更に含む、請求項１に記載の方法。
8. 前記積分器部品を定義するステップであり、前記積分器部品は、形式
   

   

   
   を有する、ステップと、
   前記微分器部品を定義するステップであり、前記微分器部品は、形式
   

   

   
   を有する、ステップと、
   を更に含み、
   βが、前記所望の周波数応答の対応する区間と関連づけられているパワースペクトルの傾きを表現している前記非整数制御次数の変数である、請求項１に記載の方法。
9. 前記低域通過フィルタ部品を定義するステップであり、前記低域通過フィルタ部品は、形式
   

   

   
   を有する、ステップと、
   前記高域通過フィルタ部品を定義するステップであり、前記高域通過フィルタ部品は、形式
   

   

   
   を有する、ステップと、
   を更に含み、
   βが、前記所望の周波数応答の対応する区間と関連づけられているパワースペクトルの傾きを表現している前記非整数制御次数の変数であり、且つ、
   ｋが利得を表現している、請求項１に記載の方法。
10. 前記高周波増幅器部品を定義するステップであり、前記高周波増幅器部品は、形式
    

    

    
    を有する、ステップと、
    前記低周波増幅器部品を定義するステップであり、前記低周波増幅器部品は、形式
    

    

    
    を有する、ステップと、
    を更に含み、
    βが、前記所望の周波数応答の対応する区間と関連づけられているパワースペクトルの傾きを表現している前記非整数制御次数の変数であり、且つ、
    ｋが利得を表現している、請求項１に記載の方法。
11. 前記共振フィルタ部品を定義するステップであり、前記共振フィルタ部品は、形式
    

    

    
    を有するステップ
    を更に含み、
    βが、前記所望の周波数応答の対応する区間と関連づけられているパワースペクトルの傾きを表現している前記非整数制御次数の変数であり、
    ｄが減衰係数を表現しており、且つ、
    ｋが利得を表現している、請求項１に記載の方法。
12. 前記積分器部品を定義するステップであり、前記積分器部品を、
    振幅
    

    

    
    位相として
    

    

    
    

    

    
    によって定義する、ステップと、
    前記微分器部品を定義するステップであり、前記微分器部品を、
    振幅
    

    

    
    位相として
    

    

    
    

    

    
    によって定義するステップと、
    を更に含み、
    βが、前記所望の周波数応答の対応する区間と関連づけられているパワースペクトルの傾きを表現している前記非整数制御次数の変数であり、且つωが角周波数である、請求項１に記載の方法。
13. 前記低域通過フィルタ部品を定義するステップであり、前記低域通過フィルタ部品を、
    振幅
    

    

    
    位相として
    

    

    
    

    

    
    によって定義するステップと、
    前記高域通過フィルタ部品を定義するステップであり、前記高域通過フィルタ部品を、
    振幅
    

    

    
    位相として
    

    

    
    

    

    
    によって定義するステップと、
    を更に含み、
    βが、前記所望の周波数応答の対応する区間と関連づけられているパワースペクトルの傾きを表現している前記非整数制御次数の変数であり、
    ωが角周波数であり、且つ、
    ｋが利得を表現している、請求項１に記載の方法。
14. 前記高周波増幅器部品を定義するステップであり、前記高周波増幅器部品を、
    振幅
    

    

    
    位相として
    

    

    
    

    

    
    によって定義するステップと、
    前記低周波増幅器フィルタ部品を定義するステップであり、前記低周波増幅器フィルタ部品を、
    振幅
    

    

    
    位相として
    

    

    
    

    

    
    によって定義するステップと、
    を更に含み、
    βが、前記所望の周波数応答の対応する区間と関連づけられているパワースペクトルの傾きを表現している前記非整数制御次数の変数であり、
    ωが角周波数であり、且つ、
    ｋが利得を表現している、請求項１に記載の方法。
15. 前記共振フィルタ部品を定義するステップであり、前記共振フィルタ部品を、
    振幅
    

    

    
    位相として
    

    

    
    

    

    
    によって定義するステップ
    を更に含み、
    βが、前記所望の周波数応答の対応する区間と関連づけられているパワースペクトルの傾きを表現している前記非整数制御次数の変数であり、
    ωが角周波数であり、且つ、
    ｋが利得を表現しており、且つ、
    ｄが減衰係数を表現している、請求項１に記載の方法。
16. 前記入力がデジタル画像及びビデオのうちの選択された１つであり、且つ、
    前記所望の周波数応答及び／又は位相応答が、所定の画像処理機能を実装するように選択されている、請求項１に記載の方法。
17. 前記入力が自然確率的時系列であり、且つ前記所望の周波数応答及び／又は位相応答が、前記出力に前記自然確率的時系列の統計学的に同一の合成モデルと一致させるように選択されている、請求項１に記載の方法。
18. 前記入力が前記デジタル周波数領域に変換されるアナログ信号であり、且つ前記所望の周波数応答及び／又は位相応答が、前記出力に前記入力の周波数フィルタリングされたバージョンを表現させるように選択されている、請求項１に記載の方法。
19. 所望の周波数応答を特定する前記ステップが、ノイズを形成する所望の周波数応答を特定することを更に含み、
    分数次数制御システムを構築する前記ステップが、分数次数制御システムを構築して、前記ノイズを形成する前記所望の周波数応答のモデルを作成することを更に含み、
    入力を受ける前記ステップが、入力として前記ノイズを受けることを更に含み、
    前記分数次数制御システムに基づいて前記入力を処理する前記ステップが、前記ノイズの周波数領域表現に前記所望の周波数応答の前記モデルを乗算して前記デジタル出力を生成することを更に含み、
    当該方法は、
    １８０度シフトされる前記デジタル出力の複写を作成することによって前記デジタル出力を処理して、逆デジタル出力を生成するステップと、
    前記デジタル出力及び前記逆デジタル出力のうちの選択された１つにペイロード信号を埋め込んで伝送信号を作成し、前記デジタル出力及び前記逆デジタル出力のうちの残りの１つをキー信号として明示するステップと、
    前記キー信号を受信器に伝達するステップと、
    前記キー信号の前記受信器への前記伝達と別に前記伝送信号を前記受信器に送るステップと、
    を更に含む、請求項１に記載の方法。
20. 前記伝送信号及び前記キー信号を同期して混合することによって前記伝送信号をデコードするステップを更に含む、請求項１９に記載の方法。
21. 周波数及び／又は位相修正デジタル信号出力を生成するためのデジタル信号合成器であって、
    周波数領域表現で表現されるデジタル入力を受ける入力バッファと、
    積分器部品と、
    微分器部品と、
    低域通過フィルタ部品と、
    高域通過フィルタ部品と、
    高周波増幅器部品と、
    低周波増幅器部品と、
    共振フィルタ部品と
    を備える、少なくとも１つのフィルタ部品のアセンブリによって定義される所望の周波数応答及び／又は位相応答をモデル化する分数次数制御システムを記憶する変換モジュールであって、
    少なくとも１つのフィルタ部品が、可変分数スケーリング指数を有している非整数制御次数を含んでいるラプラス関数によって定義されている、変換モジュールと、
    前記変換モジュールに記憶される前記分数次数制御システムに基づいて前記デジタル入力を処理する処理モジュールと、
    前記変換モジュールに記憶される前記分数次数制御システムに従って周波数領域、位相領域又は両方で修正されている、前記入力の合成出力を記憶する出力バッファと、
    を備える、デジタル信号合成器。
22. 前記入力を時間領域表現から前記入力バッファに記憶される前記周波数領域表現に変換する高速フーリエ変換モジュールと、
    前記出力バッファに記憶されている前記出力を前記周波数領域表現から前記時間領域表現に変換する逆高速フーリエ変換モジュールと、
    を更に備える、請求項２１に記載のデジタル信号合成器。
23. 前記デジタル信号合成器が、フィールドプログラマブルゲートアレイ、特定用途向け集積回路及びデジタル信号処理チップのうちの選択された１つに実装される、請求項２１に記載のデジタル信号合成器。
24. 前記入力バッファに通信される出力を提供するセンサを更に備える、請求項２１に記載のデジタル信号合成器。
25. 前記入力バッファに送られる対応するハードウェアプロセスのプロセス変数入力と、
    所望の設定値を記憶する設定値バッファと、
    前記出力バッファに通信可能に結合される制御要素と、
    を更に備え、
    前記デジタル信号合成器が、前記処理モジュールによって生成される比例値、積分値及び微分値の加重和が前記制御要素によって影響される前記ハードウェアプロセスを調節するように比例積分微分制御器を実装する、請求項２１に記載のデジタル信号合成器。

Images