CN105679662B - 一种堆叠式围栅纳米线器件假栅电极制备方法 - Google Patents
一种堆叠式围栅纳米线器件假栅电极制备方法 Download PDFInfo
- Publication number
- CN105679662B CN105679662B CN201610033601.1A CN201610033601A CN105679662B CN 105679662 B CN105679662 B CN 105679662B CN 201610033601 A CN201610033601 A CN 201610033601A CN 105679662 B CN105679662 B CN 105679662B
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- gate electrode
- false
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 90
- 239000002070 nanowire Substances 0.000 claims abstract description 48
- 239000007772 electrode material Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 67
- 239000007789 gas Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 235000013339 cereals Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000054 nanosphere lithography Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种堆叠式围栅纳米线器件假栅电极制备方法，包括：在半导体衬底上形成堆叠纳米线结构，所述纳米线结构包括至少一层纳米线，所述纳米线结构的两端通过支撑衬垫与半导体衬底连接；在所述纳米线结构上淀积栅介质层和假栅电极材料层；在所述假栅电极材料层上形成假栅掩模图形；在所述假栅掩模图形保护下对所述假栅电极材料层进行第一刻蚀，直至所述纳米线结构中最上层纳米线上的栅介质层露出；对剩余的假栅电极材料层进行第二刻蚀，直至半导体衬底上最底部的栅介质层露出。
Description
技术领域
本发明涉及半导体集成电路器件制造领域，更具体地说，涉及一种堆叠式围栅纳米线器件假栅电极制备方法。
背景技术
自集成电路制造进入22nm技术节点以来，传统平面单栅金属氧化物半导体场效应晶体管(MOSFET)器件很难继续微缩下去，难以同时满足降低功耗、提升性能和增加集成度等多方面的严格要求。器件结构的研究一直是纳米器件领域的热点。当前研发的主流趋势是多栅MOSFET，即通过增加栅的数量来提高栅控能力，使器件电流驱动能力更强，对短沟道效应抑制能力更好，这也是22nm节点以下面向未来尺寸微缩最有效的解决途径。
目前对多栅MOSFET的研究大多集中于FinFET和纳米线围栅结构，它们被普遍认为是适应特征尺寸不断减小趋势下未来CMOS器件最具潜力的解决方案。经过多年的研究和发展，FinFET结构在22nm技术代已经被应用于批量生产。但随着集成电路的发展，当器件尺寸继续微缩到10nm以下节点的时候，短沟道效应的影响变得更加严重，FinFET结构的栅控能力已经无力满足需求。
围栅纳米线器件拥有全包围的栅，这种结构被认为是多栅器件的终极形态，它卓越的栅控能力能够有效地抑制极小纳米尺寸下的短沟道效应，是面向10nm及以下节点硅基器件最具潜力的解决方案。但是这种结构在工艺集成上还面临着很多挑战，例如，全包围假栅电极的刻蚀仍然存在很大难度，成品率不高。
为了最大程度地保留纳米线围栅器件的栅控优势并降低制造难度，很有必要提出一种堆叠式围栅纳米线器件假栅电极的制备方法。
发明内容
为了解决上述问题，本发明的实施例公开了一种堆叠式围栅纳米线器件假栅电极制备方法，包括：在半导体衬底上形成堆叠纳米线结构，所述纳米线结构包括至少一层纳米线，所述纳米线结构的两端通过支撑衬垫与半导体衬底连接；在所述纳米线结构上淀积栅介质层和假栅电极材料层；在所述假栅电极材料层上形成假栅掩模图形；在所述假栅掩模图形保护下对所述假栅电极材料层进行第一刻蚀，直至所述纳米线结构中最上层纳米线上的栅介质层露出；对剩余的假栅电极材料层进行第二刻蚀，直至半导体衬底上最底部的栅介质层露出。
根据本发明的一个方面，第一刻蚀采用各向异性的方法，其中，第一刻蚀可以采用刻蚀性气体，例如，其中，第一刻蚀采用的气体可以为：Cl2、HBr和O2；或HBr和O2；或SF6、HBr和O2；或者是其他刻蚀性气体。
根据本发明的一个方面，在第一刻蚀中，为了防止刻蚀对栅介质层有较严重的损伤，同时确保栅电极具有良好的刻蚀形貌，需要对刻蚀选择比进行仔细的优化，其值一般在50以上。根据本发明的一个方面，其中，可以通过刻蚀终点检测曲线记录刻蚀信号，当第一刻蚀到达最上层纳米线上的栅介质层上时，刻蚀终点检测曲线记录的刻蚀信号会发生变化，则迅速将第一刻蚀切换到第二刻蚀。
根据本发明的一个方面，第二刻蚀的选择比大于第一刻蚀。在第二刻蚀中可以通过终点触发的方法预设过刻蚀量，从而保证第二刻蚀不危及到栅介质层。
根据本发明的一个方面，其中，在进行第二刻蚀之后，支撑衬垫的侧壁及纳米线上如果有剩余的假栅电极材料层，该方法还可以进一步包括：采用第三刻蚀将支撑衬垫的侧壁及纳米线上剩余的假栅电极材料层去除。
根据本发明的一个方面，第三刻蚀可以更多地采用偏重各向同性的刻蚀方法，可以是干法刻蚀，如往往在常规的刻蚀气体(如HBr和O2；或CF4、HBr和O2；或CHF3、HBr和O2；或CH2F2、HBr和O2等)中加入Cl2或SF6；或者也可以是湿法腐蚀，腐蚀溶液例如可以采用TMAH溶液。
通过本发明的实施例提供的方法，降低了围栅纳米器件的假栅刻蚀难度，大大提高了围栅纳米器件的假栅刻蚀精度和效率，能够有效应用于20nm节点以下半导体器件的制备中。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示意性示出了根据本公开的实施例制造堆叠式围栅纳米线器件假栅电极中最后器件结构的示意图。
图2-7示意性示出了根据本发明公开的实施例制造图1所示的堆叠式围栅纳米线器件假栅电极各个中间过程中的沿A-A’的切面示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本发明公开的实施例，提供了一种堆叠式围栅纳米线器件假栅电极制备方法。根据本发明的一个实施例，最终制备的假栅结构如图1所示，其中101为本发明提及的堆叠式纳米线，106为衬底上支持纳米线的支撑衬垫，102为刻蚀形成的假栅电极结构。以下将结合附图对本发明的一个较优实施例进行详细说明。
首先，如图2所示，提供一个已经形成堆叠式围栅纳米线的半导体衬底100。具体，衬底100可以包含Si、SiGe或其他合适的半导体材料或者半导体材料组合，本发明的实施例对此不做限制。然后对该半导体衬底进行刻蚀处理形成堆叠纳米线101，可以采用现有的任何技术形成堆叠纳米线。在本发明的一个实施例中，堆叠纳米线101、半导体衬底100和支撑衬垫106都是通过衬底100刻蚀形成的，在本发明的其他实施例中，堆叠纳米线101和支撑衬垫106也可以通过其他方式形成，本发明的实施例对此不做限制。堆叠纳米线101应该至少包括一层，在本发明实施例的附图中一共包含了三层，但本发明的实施例并不局限于此，也可以包括三层以上。根据技术及工艺需要，堆叠纳米线101的形状可以为圆形、椭圆、菱形、曲面规则及不规则形状或其他形状，此外还可以参考图1所示的形状。接着可以在该已经形成了堆叠纳米线101的半导体衬底100上淀积栅极材料，具体地可以包括栅介质层和假栅电极层102。栅介质层可以是高k栅介层材料或其他合适的介质材料，例如SiO2、SiON、Al2O3、HfO2等，可以通过例如热氧化、淀积或其它方式等形成。应当清楚，只是为了方便起见，图1-7中并未示出栅介质层。假栅电极层102可以是非晶硅、多晶硅或者是容易刻蚀的金属材料，本发明的实施例中优选采用非晶硅做为假栅电极，因为非晶硅具有细小而良好的晶粒特性及光滑的表面。
接着如图3、图4所示，形成假栅掩模图形103A。
具体地，如图3所示，先在图2的结构上形成硬掩模层103和光刻图形104。光刻层104定义了最初的光刻尺寸，可以采用传统的光刻技术如193nm光刻或193nm浸入式光刻、EUV光刻等，也可以采用其他光刻技术如纳米球光刻、定向自组装光刻技术等，本发明对此不作详细限定。刻蚀后的硬掩模层103的图形尺寸即定义了假栅电极的具体尺寸，它可以采用氧化硅、氮化硅或其复合结构，亦可以采用其他电介质材料。值得注意的是，一般地，在光刻层与掩模层材料间往往需要一层缓冲层，以获得更好的图形解析度及线条粗糙度性能。优选地，在本发明的一个实施例中，该硬掩模层103可以自下而上包括三层结构，第一层为二氧化硅或氮化硅，第二层为旋涂的非晶碳(α-C)或非晶硅(α-Si)，第三层为旋涂或CVD(Chemical Vapor Deposition，化学气相淀积)方法制备的硅抗反射层(SiARC)。然后在硬掩模层103上形成光刻图形104。具体地，首先在硬掩模层103上形成一层光刻胶(Photoresist，PR)，然后对其进行曝光并显影，最后形成如图3所示的PR104，这个尺寸基本定义了将要形成的假栅大小。接着，以PR 104为掩模将硬掩模层103刻蚀成为如图4所示的形状103A，以便后续在刻蚀假栅电极材料层102时保护假栅。具体地，可以采用各向异性的方法对该硬掩模层103进行刻蚀从而形成假栅掩模图形103A。
在进行栅极刻蚀之前，掩模刻蚀步骤之后，往往需要通过一个干法去胶及湿法清洗步骤，目的是去除刻蚀过程中产生的附产物，以获得良好的掩模侧壁表面性能。此时，PR104层也将被去除。
以下的步骤将具体描述如何对假栅电极材料层102进行刻蚀而形成假栅电极102A。
如图5所示，以硬掩模图形103A为掩模对假栅电极材料层102进行第一刻蚀，直至纳米线结构中最上层纳米线上的栅介质层露出。具体地，第一刻蚀主要采用各向异性的方法，根据尺寸大小及工艺节点的需要，刻蚀气体可以包括Cl2、HBr和O2；HBr和O2；SF6、HBr和O2；CH2F2、SF6和O2等，或碳氟基与/或卤族气体及SF6气体和O2的组合。此处碳氟基气体主要包括CF4、CHF3、CH2F2、CH3F等，卤族气体则为Cl2、HBr。为了保证较为陡直的栅极刻蚀形貌，需要仔细优化各工艺参数，并保证栅极材料对栅介质层有良好的刻蚀选择性，其值一般在50以上，以降低刻蚀对栅介质的损伤。通过刻蚀终点检测曲线能够迅速反映出各刻蚀阶段的特点，随着刻蚀的进行，当栅极材料接触到最上层纳米线的栅介质层上时，刻蚀终点检测曲线会有明显的刻蚀信号变化，由此迅速将刻蚀切换到第二刻蚀过程。
接着，如图6所示，当刻蚀到第一纳米线上时，意味着纳米线沟槽之外的栅极材料已经被刻蚀干净，需要对沟槽中的栅极材料进行针对性刻蚀，同时对其他区域的栅介质材料没有明显的损伤，否则将会导致严重的器件恶化效应。因此，在这一步骤将对堆叠围栅纳米线周围剩余的假栅电极材料层102进行第二刻蚀，直至半导体衬底100上最底部的栅介质层露出，在刻蚀中需要保持良好的刻蚀形貌，并且各层纳米线上的栅介质没有明显的损伤，即保证充分的电特性。需要注意的是，相比其他纳米线层，由于最顶层的纳米线在整个过程中一直承受着长时间的干法刻蚀，因此第二刻蚀的选择比往往需要大于第一刻蚀。由于阴影效应，纳米线下的栅极材料往往很难刻蚀干净，因此第二刻蚀需要保持足够的过刻蚀量，同时并不严重危及到栅介质层。第二刻蚀需要使得刻蚀步骤停止于半导体衬底100上最底部的栅介质层上，这同样也可以采用终点触发方法来进行控制，由此确定一定的过刻蚀量，一般在20％以上。
如图6所示，在进行第二刻蚀步骤之后，支撑衬垫106的侧壁上以及纳米线上往往会有相当多残余的假栅电极材料层102。在本发明的优选实施例中，还可以采用第三刻蚀将支撑衬垫106的侧壁上残余的假栅电极材料层102去除。第三刻蚀往往采用更多趋向各向同性的刻蚀方法，例如可以是干法刻蚀或湿法腐蚀。如果采用干法刻蚀，则在原常规刻蚀气体中加入Cl2或SF6或其他合适的气体如碳氟基气体CHF3或CF4等；如果采用湿法腐蚀，腐蚀溶液可以采用TMAH(Tetramethylammonium Hydroxide，四甲基氢氧化铵)溶液或其他合适的溶液。为了保证残余的假栅电极材料能够完全去除，需要进行一定的过刻蚀，一般在20％以上。
一种堆叠式围栅纳米线器件假栅电极至此制备完成，形成了如图7所示的结构。在本发明公开的技术中，对假栅至少采用两次刻蚀，并且第一次刻蚀的选择比一般小于第二次，也即在对纳米线附近的假栅进行刻蚀时采用了选择比更大的刻蚀方法，因此能够在保证刻蚀力度的同时减小对纳米线的损伤。通过本发明实施例所采用的假栅电极制备方法，获得的堆叠式围栅纳米线器件假栅电极的侧壁较为陡直，刻蚀精度较高，在保留纳米线围栅器件的栅控优势下大大降低了制造难度。本发明实施例的工艺非常简单，能够大量应用于20nm节点以下甚至10nm节点以下的堆叠式围栅纳米器件假栅电极的大规模制造当中。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (9)
1.一种堆叠式围栅纳米线器件假栅电极制备方法，包括：
在半导体衬底上形成堆叠纳米线结构，所述纳米线结构包括至少一层纳米线，所述纳米线结构的两端通过支撑衬垫与半导体衬底连接；
在所述纳米线结构上淀积栅介质层和假栅电极材料层；
在所述假栅电极材料层上形成假栅掩模图形；
在所述假栅掩模图形保护下对所述假栅电极材料层进行第一刻蚀，直至所述纳米线结构中最上层纳米线上的栅介质层露出；
对剩余的假栅电极材料层进行第二刻蚀，直至半导体衬底上最底部的栅介质层露出；其中，
第二刻蚀的选择比大于第一刻蚀。
2.根据权利要求1所述的方法，其中，第一刻蚀采用刻蚀性气体进行各向异性刻蚀。
3.根据权利要求2所述的方法，其中，第一刻蚀采用的气体为：
Cl2、HBr和O2；或
HBr和O2；或
CH2F2、SF6和O2；或
SF6、HBr和O2；或
碳氟基和/或卤族气体同SF6和O2的组合。
4.根据权利要求1所述的方法，其中，在第一刻蚀中，栅极材料对栅介质层刻蚀选择比大于50。
5.根据权利要求1所述的方法，其中，通过刻蚀终点检测曲线记录刻蚀信号，当第一刻蚀到达最上层纳米线上的栅介质层上时，刻蚀终点检测曲线记录的刻蚀信号发生变化，则将第一刻蚀切换到第二刻蚀。
6.根据权利要求1所述的方法，其中，在第二刻蚀中通过终点触发的方法预设过刻蚀量，从而保证第二刻蚀不危及到栅介质层。
7.根据权利要求6所述的方法，所述过刻蚀量大于20％。
8.根据权利要求1所述的方法，其中，在进行第二刻蚀之后，支撑衬垫的侧壁及纳米线上有剩余的假栅电极材料层，该方法进一步包括：采用第三刻蚀将支撑衬垫的侧壁及纳米线上剩余的假栅电极材料层去除。
9.根据权利要求8所述的方法，其中，第三刻蚀采用各向同性的干法刻蚀或湿法腐蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610033601.1A CN105679662B (zh) | 2016-01-19 | 2016-01-19 | 一种堆叠式围栅纳米线器件假栅电极制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610033601.1A CN105679662B (zh) | 2016-01-19 | 2016-01-19 | 一种堆叠式围栅纳米线器件假栅电极制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105679662A CN105679662A (zh) | 2016-06-15 |
| CN105679662B true CN105679662B (zh) | 2018-11-27 |
Family
ID=56301385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610033601.1A Active CN105679662B (zh) | 2016-01-19 | 2016-01-19 | 一种堆叠式围栅纳米线器件假栅电极制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105679662B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623383A (zh) * | 2012-03-31 | 2012-08-01 | 上海华力微电子有限公司 | 基于体硅的纵向堆叠式后栅型SiNWFET制备方法 |
| CN103730366A (zh) * | 2012-10-16 | 2014-04-16 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管制作方法 |
| CN104054181A (zh) * | 2011-12-30 | 2014-09-17 | 英特尔公司 | 全包围栅晶体管的可变栅极宽度 |
| CN104282560A (zh) * | 2013-07-02 | 2015-01-14 | 中国科学院微电子研究所 | 级联堆叠纳米线mos晶体管制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8420455B2 (en) * | 2010-05-12 | 2013-04-16 | International Business Machines Corporation | Generation of multiple diameter nanowire field effect transistors |
| US8969145B2 (en) * | 2013-01-19 | 2015-03-03 | International Business Machines Corporation | Wire-last integration method and structure for III-V nanowire devices |
| US9064942B2 (en) * | 2013-01-28 | 2015-06-23 | International Business Machines Corporation | Nanowire capacitor for bidirectional operation |
| US9431512B2 (en) * | 2014-06-18 | 2016-08-30 | Globalfoundries Inc. | Methods of forming nanowire devices with spacers and the resulting devices |
-
2016
- 2016-01-19 CN CN201610033601.1A patent/CN105679662B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104054181A (zh) * | 2011-12-30 | 2014-09-17 | 英特尔公司 | 全包围栅晶体管的可变栅极宽度 |
| CN102623383A (zh) * | 2012-03-31 | 2012-08-01 | 上海华力微电子有限公司 | 基于体硅的纵向堆叠式后栅型SiNWFET制备方法 |
| CN103730366A (zh) * | 2012-10-16 | 2014-04-16 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管制作方法 |
| CN104282560A (zh) * | 2013-07-02 | 2015-01-14 | 中国科学院微电子研究所 | 级联堆叠纳米线mos晶体管制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105679662A (zh) | 2016-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355642B2 (en) | Method for manufacturing semiconductor structure | |
| US9704974B2 (en) | Process of manufacturing Fin-FET device | |
| CN104009070B (zh) | 用于鳍状场效应晶体管的金属栅极和栅极接触件结构 | |
| TWI409881B (zh) | Semiconductor device manufacturing method | |
| US7462917B2 (en) | Semiconductor device and method of fabricating the same | |
| CN107833891B (zh) | 半导体器件及其制造方法 | |
| WO2012159314A1 (zh) | 一种空气为侧墙的围栅硅纳米线晶体管的制备方法 | |
| US20190355625A1 (en) | Inverse tone direct print euv lithography enabled by selective material deposition | |
| CN104658892A (zh) | 用于集成电路图案化的方法 | |
| CN105590845A (zh) | 堆叠围栅纳米线制造方法 | |
| CN109545790A (zh) | 三维存储器的沟道孔的形成方法 | |
| TWI234881B (en) | Phosphoric acid free process for polysilicon gate definition | |
| US7556992B2 (en) | Method for forming vertical structures in a semiconductor device | |
| CN109411415B (zh) | 一种半导体结构的形成方法 | |
| CN103779190B (zh) | 精细线条制备方法 | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN103676491B (zh) | 降低电子束光刻时光刻胶粗糙度的方法 | |
| CN102826504A (zh) | 纳米线制造方法 | |
| CN105679662B (zh) | 一种堆叠式围栅纳米线器件假栅电极制备方法 | |
| CN105374680A (zh) | 半导体结构的形成方法 | |
| CN105742153A (zh) | 形成级联纳米线的方法 | |
| CN105097516B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN101211784A (zh) | 用于制造半导体器件的方法 | |
| CN104103589B (zh) | 一种晶体管制造方法 | |
| US11145760B2 (en) | Structure having improved fin critical dimension control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |