CN105659586B - 具有控制信号序列生成的图像传感器 - Google Patents

Abstract

本发明涉及图像传感器，更精确地，涉及准备像素和读出电路的控制信号。产生所述信号的排序电路包括：可编程存储器(MEM)，其包括二进制字(M0、M1、M2等等)，其中每个字包括一组从1到N排列的多个位，并且其中在字中排列i的位对应于排列i的相应控制信号；存储器控制器(CTRL_MEM)，其用于从存储器中并且以预先确定的速度提取位于存储器中从开始地址至到达地址的连续地址处的字；以及电路(GEN_TIMING)，其用于生成控制信号，其根据通过控制器从存储器中提取的相应排列I的一系列位来建立排列i的每个控制信号，所述控制信号以时钟的速度复制从排列i的位取得的连续值。

Description

具有控制信号序列生成的图像传感器

技术领域

本发明涉及图像传感器，更具体而言，涉及有源像素矩阵传感器。

背景技术

图像传感器通常包括像素的行和列的矩阵，以及多个控制晶体管或者具有不同功能的门，所述功能例如以读出由该像素产生的信号为目的来选择像素，在每个积分期间重置电荷存储节点，在必要的情况下重置光电二极管，以及在积分持续时间结束时将电荷从光电二极管传送到存储节点，在所述矩阵中每个像素包括光敏元件(通常为光电二极管)。

因此，像素根据每个信号相对于其他信号的非常精确的排序来接收各种控制信号。排序根据帧循环而周期性地重复，该帧循环提供了对指示在该循环内矩阵的每个像素中产生的光水平的信息的读取。

来自像素的信号通常被逐行读取，在行中的像素全部同时被行选择导体选择。选择属于该行以及确定的列的像素，将在该像素中由光产生的电信号电平传送到为相同列的全部像素所共用的列导体上。在列的底部的读出电路提供对由列导体接收的电平的并行读出。像素的行被依次寻址，以一个接一个地被这些读出电路读取。用于这些读出电路的控制信号与像素控制信号同步，例如以在电荷存储节点的重置阶段之后或者在从光电二极管到存储节点的电荷传送阶段之后采样在列导体上的电压电平。这些读出电路控制信号的产生因此遵循与用于像素的内部控制信号的产生相似的规则。

这里感兴趣的是用于像素和/或用于读出电路的控制信号的产生。

图像传感器可以采用至少两种不同的模式进行操作，其分别为：

-“全局快门”模式，其中，由光产生的电荷积分的开始时刻对于所有像素是相同的，并且在积分持续时间Ti(必要的话是可调的)之后电荷积分的结束时刻对于所有像素也是相同的。

-“电子滚动快门”或ERS模式，其中积分开始时刻对于每行进行限定并且从一行到下一行改变，积分持续时间Ti对于所有行是相同的，因此积分结束时刻从一行到下一行改变。

有时期望的是，相同传感器可以在以上两种模式下进行操作，或者甚至在其他模式下进行操作，并且在每种模式中具有信号排序的变化。用于像素和读出电路的各种控制信号排序选择项必须能够尽量容易地生成。

在如今的传感器中，像素控制信号和列底部的读出电路控制信号通过特定于每个信号的排序电路而建立。寄存器对于每个信号或信号部分限定开始时刻和持续时间或者结束时刻，其根据参考时钟的时钟脉冲数目的计数来表示。对于连接至行的读出的信号的开始时刻可以关于由行定序器限定的零时刻而进行限定，该行定序器限定了周期性的行循环。这些寄存器控制状态机，该状态机产生应用至像素矩阵以及列底部的读出电路的各种信号。

对于某些控制信号，两个寄存器对于每个信号来说就足够了，其分别包含信号的激活电平的开始时刻和结束时刻或者持续时间。对于其他信号，例如那些包括在相同循环内处于激活电平的多个脉冲的信号，可能需要更多数目的寄存器，例如四个或者五个寄存器。

总而言之，为了创建读出像素所需要的各种信号，几十个寄存器必须设置在传感器中并且寄存器必须单独地编程。

发明内容

为了帮助对操作传感器所需要的信号，尤其是用于操作像素和读出电路所需要的信号进行编程，以及为了帮助适用于以各种模式进行操作的传感器的设计，本发明提出了一种图像传感器，其包括有源像素的行和列的矩阵、读出电路以及排序电路，该排序电路用于根据清楚确定的序列将控制信号应用于像素和/或读出电路，其特征在于排序电路包括：

-可编程可寻址存储器，其包括二进制字，其中每个字包括一组位置1到N的多个位，并且其中在字中位置i的位对应于来自用于像素和/或传感器的读出电路的一系列控制信号中相应的控制信号的位置i，

-存储器控制器，其用于以固定的速率从存储器中提取位于存储器中从开始地址到结束地址的连续地址处的字，

-以及控制信号生成电路，其根据通过控制器从存储器中提取的相应位置i的连续位而对位置i分别建立控制信号，所述控制信号具有根据位的值的第一值或者第二值，并且在位改变了值的时候改变其值。

存储器控制器包括两种操作模式，其分别为使用模式和编程模式，该使用模式用于在传感器运行时控制信号，而该编程模式用于将对应于要建立的控制信号的二进制字写入存储器中。传感器包括编程接口电路，其用于建立在传感器外部的处理器和存储器控制器之间的通信，以从传感器外部执行期望的编程。

传感器进一步优选包括同步控制电路，其相对于像素矩阵的全局操作，尤其相对于用于矩阵的行的读出速率来建立一系列控制信号的启动时刻。该电路可以建立一系列控制信号的启动时刻，例如在像素的行中电荷积分循环的开始，或者在以像素的存储器节点的重置开始的实际读出循环的开始等等。同步电路可以建立对于像素的每一行进行更新的周期性启动时刻。同步电路还确定哪个是在给定时刻要建立的一系列控制信号，排序电路优选适用于生成各个系列的控制信号。

存储器可以包括多个区域，每个区域对应于要建立的控制信号的相应组，并且排序电路包括可编程寄存器，其对于每个组写入指示要使用的存储器区域的开始的信息项以及指示要用于该区域的连续地址的数目的信息项。根据要生成的控制信号组，以及在同步电路的控制下，存储器控制器以参考时钟的频率将要使用的连续地址传输至存储器。

最后，可以提供排序电路包括多个可编程存储器，每个具有相关联的控制器和相关联的控制信号生成电路。这些组中的每一个都用于各个系列的多个控制信号(或者用于一系列的多个控制信号的组)。多路复用器提供了将由各个生成电路生成的信号指向传感器的相应控制线，假定各个系列可以部分地用于像素矩阵或者读出电路的相同控制线。

在美国专利申请公开文本US2007/0146523中描述了信号生成器，其包括存储限定了控制信号的期望电平的数据的存储器和存储转换时刻的存储器，该转换时刻限定了当表示控制信号的电平的新的字应当从数据存储器中提取出来的时刻。

附图说明

通过阅读以下参考所附附图给出的具体描述，本发明的其他特征和优点将变得明显，在所述附图中：

-图1表示根据本发明的并入在图像传感器中的排序电路；

-图2表示包括一系列的六个控制信号的示例性控制信号序列；

-图3表示在42个时钟脉冲的持续时间内以时钟频率的速率将这些信号分解成逻辑值；

-图4表示用于建立信号序列的可编程存储器的内容；

-图5表示具有多个可编程存储器和多个控制信号生成电路的架构，控制信号在应用到像素矩阵之前被多路复用。

具体实施方式

在图1中，图像传感器的像素矩阵和用于收集由像素通过光效应生成的信号以及用于将这些信号转换成数字形式的读出电路都没有表示出来。仅表示出了根据本发明的排序电路的原理，该排序电路建立了用于像素矩阵和/或用于在像素的每个列底部的读出电路的一系列控制信号。

排序电路包括以下的主要项：

-可寻址和可编程存储器MEM，

-存储器控制器CTRL_MEM，其控制该存储器以将数据写入其中以及从其中提取数据，

-生成电路GEN_TIMING，用于利用以恒定频率从存储器提取的数据来生成一系列控制信号；

-可编程接口电路INT_PROG，用于控制存储器控制器以编程存储器的内容。

同步电路Li_SYNC管理排序电路相对于传感器的通常运行的同步，以使得由排序电路生成的控制信号与传感器的通常运行速率相匹配。同步电路发送同步信号SYNC，尤其是限定一系列控制信号必须开始产生的时刻的脉冲。该电路Li_SYNC能够形成更全局性地建立像素矩阵的运行的传感器的一般定序器的一部分，例如限定帧周期、积分时间、行周期等等的定序器。

存储器MEM是可寻址动态RAM存储器，其包含限定能够同步生成的控制信号的最大数目的位数(例如10或16)的字。在存储器中的字的数目与能够同步地或者分别地生成的控制信号的长度相关。存储器能够包括多个区域，每个区域对应于给定系列的控制信号。

存储器控制器CTRL_MEM以两种模式运行：编程和使用。在编程模式(信号PROG_MODE是激活的)中，存储器控制器用于向存储器提供地址和要写入这些地址的数据。在使用模式中，存储器控制器用于以由参考时钟CLK给出的固定时钟速率向存储器提供在功能性序列的开始地址和功能性序列(比如像素读取序列)的结束地址之间的一系列连续地址。为此，存储器控制器包括可编程寄存器，其包含开始地址AM_Offset和用于给定序列的地址的数目L_COUNT。在最简单的情况下，如果存储器存储仅用于一个系列的控制信号的数据，则开始地址是存储器的第一地址A0。对于要生成、包含在存储器的不同区域中的多个系列的信号的情况，控制器使用与要产生的系列相关联的开始地址AM_Offset和长度L_COUNT。

编程接口电路INT_PROG是外部通信电路，其使得传感器，更具体而言是使得控制电路CTRL_MEM以编程存储器MEM为目的与外部处理器通信。编程接口电路INT_PROG建立该编程所需的信号(要写入存储器中或者在存储器中读取以检查写入操作的时钟CLK_PROG、存储器选择CS、读/写选择R/W，编程模式信号PROG_MODE、地址ADD_PROG以及数据DATA_PROG)。接口电路还在寄存器中记录地址偏移值(AM_Offset)以及在存储器控制器中需要的寻址序列长度值(L_COUNT)，以将清楚确定的一套连续地址应用于存储器。

最后，控制信号生成电路GEN_TIMING在使用模式下运行：其以常规速率接收从存储器提取的收据，还接收时钟信号CLK和电路同步信号Li_SYNC。连续位置的1位以时钟速率产生第一逻辑控制信号。连续位置的2位产生第二信号，以此类推。在图1中，表示出八个控制信号输出，在其中包括了六个信号SEL、SHR、SHS、TRA、RS_ND、EN_PIX，其以示例的方式给出，并且在此后将参考接下来的附图进行说明。

图2表示根据本发明的期望从存储器MEM的内容中生成的一系列控制信号的示例；图3表示以连续二进制值的形式的这些信号的变换，其以被确定为足以清楚地区分能够存在于这些各种信号的逻辑转换之间的间隔的参考时钟速率进行；图4表示必须被编程到存储器MEM中的内容的表格，其将使得能够生成控制信号。这些图表仅仅以示例的方式给出，其他系列的信号明显能够遵循相同的原则来生成。该示例实际上对应于用于像素行的常规读出序列。信号在高逻辑电平时是激活的。

在该示例中，像素具有包括光电二极管和用于存储由光电二极管生成的电荷的节点的已知结构。必须读取的像素(实际上，对于给定行的所有像素是同时的)通过信号SEL进行选择。该信号SEL将存储节点的电位通过形成部分像素的跟随器晶体管而传送至给定列的像素所共用的列导体。在信号EN_PIX控制下，列导体被供应有电流，该信号允许了电流进入跟随器晶体管的通道并且使得能够执行其电压跟随器功能。电荷存储节点首先通过控制信号RES_ND重置为参考电位。然后，表示重置存储节点的电位的列导体电位通过控制信号SHR读取，该控制信号是用于在列底部的读出电路的控制信号；然后，在传送信号TRA以及列导体电位的控制下，存储节点接收由光电二极管生成的电荷，该电荷表示存储节点因而填充的电位，然后该电荷通过控制信号SHS(读出电路控制信号)读出。

与该序列相关的并且施加至列底部的读出电路的读出信号为信号SHR(用于在重置阶段之后在读出电路中采样列导体的电位)和信号SHS(用于在电荷传送阶段之后在读出电路中采样列导体的电位)。

因此，在该示例中存在六个控制信号：四个像素控制信号(SEL、EN_PIX、RES_ND、TRA)和两个读出电路控制信号(SHR、SHS)。在其他示例中，可以存在更多数目的信号。

序列在限定了功能性序列各自的开始和结束的时刻t0和时刻t_F之间运行。信号中的一些仅包括一个处于激活电平的脉冲，其他的信号包括两个。然而未示出的其他信号可以包括多于两个。

被选择为建立这些信号的参考时钟速率通过时钟CLK给出，其频率足以清楚地示出在信号SEL、SHR、SHS的下降沿与传送信号TRA的上升沿之间的差(一个时钟周期)。

控制信号中的每一个的低逻辑电平或高逻辑电平对于每个时钟周期而限定(对于在所表示的示例中的全部序列为42个周期)。

图3表示对于时钟CLK的每个周期，每个信号的全部逻辑电平在时刻t0和时刻t_F之间从0到41进行编号。低逻辑电平或高逻辑电平通过位值0或1来表示。这里的42个时钟周期限定了完整的功能性序列的持续时间。

图4表示必须记录在存储器MEM中以生成控制信号的内容。该内容以包括连续的42个地址的表格形式来表示，在每个地址存储一个字。地址被编号为A0到A41，并且分别对应于各自的时钟周期，而连续地址的顺序对应于连续的时钟周期的顺序。在这些地址中的每一个所存储的字由M0到M41来表示。

二进制字至少包括与要在序列中生成的控制信号一样多的位。在这种情况下，需要六个位，并且存储器包括例如10个位的字，在该示例中其最后四个保持未被使用。在字中位置i的位直接与要产生的控制信号中的一个相关联，该控制信号将被称为位置i信号。

因此，对于所有的字，位置1位(从左到右取)表示第一控制信号SEL，位置2位表示信号SHR，位置3位表示信号SHS，位置4位表示信号TRA，位置5位表示信号RES_ND，位置6位表示信号EN_PIX。

将图3中的长方形连接到图4中的长方形的箭头表示在给定时刻(在这种情况下为编号12的时钟周期)信号的逻辑值与存储在对应于该时刻的存储器地址(在这种情况下为A12)处的字之间的对应。字由在确定的对应于字的地址的时钟周期处、位置i＝1到N的信号的二进制值组成。

为了在传感器被使用时创建控制信号，从A0到A41的全部连续地址从时刻t0开始以时钟速率CLK从存储器中提取，并且给定位置的连续位被用于创建逻辑信号，其电平在与连续位的值相对应的高值和低值之间变化，只要位一个接着另一个处于相同逻辑值，则信号就在一个电平处保持恒定，并且在位改变了值的时候则改变电平。在图2中的各个信号因此利用各个位置的位而产生。这些信号在生成电路GEN_TIMING中创建，该生成电路以时钟速率接收来自存储器的数据，并且通过与像素矩阵的全局操作相对应的信号SYNC进行同步。

在传感器编程模式中，编程接口电路INT_PROG传送向控制器指示存储器必须被编程的激活信号PROG_MODE。其还传送明确地指示该存储器被选择的信号CS，尤其当存在多个存储器的时候。其提供指示控制器是否必须在存储器中读取或者写入的信号R/W。最后，其提供对读取或写入来说必要的地址(ADDR_PROG)以及写入到这些地址的字(DAT_PROG)。在写入模式中信号R/W激活的情况下，编程操作需要写入所有的数据，在信号R/W非激活的情况下，则重新读取数据以验证数据是期望的数据。在传感器使用模式中，以能够与读取模式频率不同并且与参考时钟CLK的频率不同的频率CLK_PROG来执行写入操作。

在传感器使用模式中，编程接口对于信号PROG_MODE以及对于信号R/W保持非激活值，并且存储器控制器仅与存储器通信。存储器控制器以恒定速率(时钟CLK)将连续地址应用于存储器，该连续地址从第一开始或者从预先编程的地址AM_偏移开始，直到也是预先编程的根据序列长度信息(时钟周期L_COUNT的数目)计算的地址。

以上仅对于一个系列的控制信号的传感器操作进行了具体描述。实际上，需要建立多个系列的信号。可以设置多个存储器、多个存储器控制器和多个信号生成电路(比如在图1中的那些)；同步电路Li_SYNC依据需要而选择在这些组中必须在给定时间使用的一个或那一些。同步电路每次将序列启动脉冲给在考虑中的电路组。假设各个序列能够记录在存储器中，并且假设这些序列能够共用信号，将提供多路传输用于共用信号(即，必须应用于相同控制导体的信号)的各个生成电路GEN_TIMING的输出。

图5表示所产生的序列生成电路的一般架构。

Claims (6)

1.一种图像传感器，其包括有源像素的行和列的矩阵、读出电路以及排序电路，所述排序电路用于根据清楚确定的序列将控制信号应用于像素和/或读出电路，其特征在于，所述排序电路包括：

-可编程可寻址存储器(MEM)，其包括二进制字，其中每个字包括一组位置1到N的多个位，并且其中在字中位置i的位对应于来自用于像素和/或传感器的读出电路的一系列控制信号中的相应控制信号的位置i，

-存储器控制器(CTRL_MEM)，其用于以固定的时钟速率从存储器中提取位于存储器中从开始地址到结束地址的连续地址处的字，其分别限定了图像传感器的运行顺序的开始和结束，

-以及控制信号生成电路(GEN_TIMING)，其根据通过控制器从存储器中提取的相应位置i的固定时钟速率的连续位而对位置i分别建立控制信号，所述控制信号具有根据位的值的第一值或者第二值，并且在位改变了值的时候改变其值。

2.根据权利要求1所述的图像传感器，其特征在于，所述存储器控制器包括两种操作模式，其分别为使用模式和编程模式，所述使用模式用于在所述传感器运行时控制信号，而所述编程模式用于将对应于要建立的控制信号的二进制字写入所述存储器中。

3.根据权利要求2所述的图像传感器，其特征在于，所述图像传感器包括编程接口电路(INT_PROG)，其用于建立在所述传感器外部的处理器与所述存储器控制器之间的通信，以从传感器外部执行期望的编程。

4.根据权利要求1至3中的一项所述的图像传感器，其特征在于，所述图像传感器包括同步控制电路(Li_SYNC)，其相对于像素矩阵的全局操作来建立一系列控制信号的启动时刻。

5.根据权利要求1至3中的一项所述的图像传感器，其特征在于，所述图像传感器包括同步控制电路(Li_SYNC)，其相对于用于矩阵的行的读出速率来建立一系列控制信号的启动时刻。

6.根据权利要求1至3中的一项所述的图像传感器，其特征在于，所述传感器包括多个区域，每个区域对应于要建立的控制信号的相应的组，并且所述排序电路包括可编程寄存器，其写入指示要使用的存储器区域的开始的信息项以及指示要用于该区域的连续地址的数目的信息项。