CN105655410B - 非遮光型薄膜晶体管、阵列基板及显示装置 - Google Patents

非遮光型薄膜晶体管、阵列基板及显示装置 Download PDF

Info

Publication number
CN105655410B
CN105655410B CN201610228688.8A CN201610228688A CN105655410B CN 105655410 B CN105655410 B CN 105655410B CN 201610228688 A CN201610228688 A CN 201610228688A CN 105655410 B CN105655410 B CN 105655410B
Authority
CN
China
Prior art keywords
active layer
sun
layer
tft
silicon active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610228688.8A
Other languages
English (en)
Other versions
CN105655410A (zh
Inventor
邸云萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610228688.8A priority Critical patent/CN105655410B/zh
Publication of CN105655410A publication Critical patent/CN105655410A/zh
Application granted granted Critical
Publication of CN105655410B publication Critical patent/CN105655410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1604—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

本发明涉及薄膜晶体管技术领域，提供了一种非遮光型薄膜晶体管以及包括该非遮光型薄膜晶体管的阵列基板和显示装置。该薄膜晶体管结构为非遮光型底栅结构，其有源层由微晶硅有源层和非晶硅有源层两层构成；微晶硅有源层设置在栅绝缘层的上方，且其与源极和漏极相对应的两个区域分别伸出于栅极；非晶硅有源层仅存在于被栅电极遮挡的源极和漏极之间；这两层有源层薄膜的厚度可自由分配，微晶硅有源层可设置得尽量薄些，非晶硅有源层可设置得相对厚些，由此能够有效抑制背光照射下导致的关态电流上升，且能够提高TFT器件的迁移率和开态电流，增大开态电流与关态电流之比。

Description

非遮光型薄膜晶体管、阵列基板及显示装置
技术领域
本发明涉及薄膜晶体管技术领域，特别提供了一种非遮光型薄膜晶体管、阵列基板及显示装置。
背景技术
如图1所示，薄膜晶体管器件(Thin Film Transistor，TFT)本身的漏电流导电机制主要是沟道热离子发射形成的空穴电流，还有光照下产生的漏电流。在薄膜晶体管器件的工作环境中，既有来自背光源穿过衬底基板1的光照，也有来自外界的光照，形成的反射光和杂散光在有源层4中形成光生载流子，即电子-空穴对，在外加电场作用下，电子往漏极7方向移动，空穴往源极6方向移动，从而形成空穴漏电流。在TFT-LCD中采用底栅结构的金属栅极2来阻挡来自背光源的光照。
为了降低TFT的漏电流，可通过降低有源层4形成的空穴的输出效率或减少有源层4的光照接触面积来实现。而非遮光型结构TFT的源极6、漏极7侧的有源层4伸出栅极2，在TFT关态，源极6、漏极7和栅极2之间隔着N+微晶硅层5、有源层4、空穴积累层、栅绝缘层3，沟道上的空穴积累层和N+微晶硅层5之间形成PN结，使得电流只能从空穴积累层往外流，而不能从外往内流，可以有效降低空穴的输出效率，但由于有源层4伸出栅极2，大大增加了有源层4的光照面积，使得光照漏电流增加。
发明内容
(一)要解决的技术问题
本发明的目的是提供一种能够有效的降低光照漏电流，同时保证开态电流与关态电流之比不降反升的非遮光型薄膜晶体管、阵列基板和显示装置。
(二)技术方案
为实现上述目的，本发明提供了一种非遮光型薄膜晶体管，该非遮光型薄膜晶体管包括形成在衬底基板一侧的栅极、栅绝缘层、微晶硅有源层、非晶硅有源层、源极和漏极、钝化层；在垂直于所述衬底基板的方向上，所述微晶硅有源层探出于所述栅极，所述源极和漏极均延伸至所述栅极之内；所述非晶硅有源层形成于所述微晶硅有源层之上、并位于所述源极和漏极之间。
优选的，所述微晶硅层与所述源极和漏极之间均隔设有N+微晶硅层。
优选的，所述非晶硅有源层较所述微晶硅有源层厚。
优选的，所述微晶硅有源层的厚度为30nm～50nm。
优选的，所述微晶硅有源层由内至外依次包括厚度为20nm～30nm晶化率为70％～80％的第一微晶硅薄膜层、厚度为10nm～20nm晶化率为60％～70％的第二微晶硅薄膜层和厚度为10nm～20nm晶化率为50％～60％的第三微晶硅薄膜。
优选的，所述非晶硅有源层的厚度为40nm～60nm。
优选的，在所述微晶硅有源层与所述非晶硅有源层之间设有过渡层，所述过渡层为厚度为10nm～20nm晶化率为40％～50％的膜层。
优选的，所述栅绝缘层的主要材质为SiNx
优选的，所述栅绝缘层的厚度为350nm～450nm。
优选的，还包括钝化层，所述钝化层包覆在所述源极、漏极和非晶硅有源层之外。
优选的，所述钝化层的材质为SiNx。
优选的，所述钝化层的厚度为400nm～600nm。
本发明还提供了一种阵列基板，该阵列基板包括如上所述的非遮光型薄膜晶体管。
本发明还提供了一种显示装置，该显示装置包括如上所述的非遮光型薄膜晶体管。
(三)有益效果
本发明提供的一种薄膜晶体管以及包括该晶体管的阵列基板和显示装置，该薄膜晶体管结构为非遮光型底栅结构，其有源层由微晶硅有源层和非晶硅有源层两层构成；微晶硅有源层设置在栅绝缘层的上方，且其与源极和漏极相对应的两个区域分别伸出于栅极；非晶硅有源层仅存在于被栅电极遮挡的源极和漏极之间，这两层有源层薄膜的厚度可自由分配，微晶硅有源层可设置得尽量薄些，非晶硅有源层可设置得相对厚些，由此能够有效抑制背光照射下导致的关态电流上升，且能够提高TFT器件的迁移率和开态电流，增大开态电流与关态电流之比。
附图说明
图1是现有技术中的一种非遮光型薄膜晶体管的示意图。
图2是本发明实施例的一种非遮光型薄膜晶体管的示意图。
附图标记：
1、衬底基板；2、栅极；3、栅绝缘层；4、有源层；41、微晶硅有源层；42、非晶硅有源层；5、N+微晶硅层；6、源极；7、漏极；8、钝化层。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图2所示，本发明实施例提供的一种非遮光型薄膜晶体管，包括形成在衬底基板1一侧的栅极2、在栅极2之上形成的栅绝缘层3、在栅绝缘层3之上形成的微晶硅有源层42和N+微晶硅层5、在N+微晶硅层5之上形成的源极6和漏极7以及非晶硅有源层41；在垂直于衬底基板1的方向上，微晶硅有源层42的两端分别探出于栅极2，源极6和漏极7均延伸至栅极2之内；非晶硅有源层41形成于微晶硅有源层42之上、并位于源极6和漏极7之间；其中，衬底基板1为玻璃基底；栅极2通电后在有源层上感应产生空穴积累层；N+微晶硅层5用于与空穴积累层之间形成PN结，使得电流只能从空穴积累层往外流，而不能从外往内流，可以有效降低空穴的输出效率。
由上可知，本发明的薄膜晶体管的有源层由微晶硅有源层42和非晶硅有源层41两层构成，微晶硅有源层42设置在栅绝缘层3的上方，且其与源极6和漏极7相对应的两个区域分别伸出于栅极2；非晶硅有源层41仅存在于被栅极2遮挡的源极6和漏极7之间，这两层有源层薄膜的厚度可自由分配，微晶硅有源层42可设置得尽量薄些，非晶硅有源层41可设置得相对厚些，见光区有源层薄膜的厚度在显著减小后，能够降低光照漏电流；栅电极遮挡区仅仅位于源漏电极之间的有源层的膜厚优化及界面优化，能够减小背沟道漏电流，确保开态电流与关态电流之比不降低；前沟道有源层为微晶硅薄膜，器件迁移率增大，可提升开态电流。
其中，非晶硅有源层41优选较微晶硅有源层42厚；具体的，非晶硅有源层41的厚度优选为40nm～60nm，而微晶硅有源层42的厚度优选为30nm～50nm，较厚的非晶硅有源层41保证了载流子通过的沟道厚度，这样微晶硅有源层42就可以设置得尽量薄，以减少光生载流子的产生。
厚度为30nm～50nm的微晶硅有源层42由内至外依次包括厚度为20nm～30nm晶化率为70％～80％的第一微晶硅薄膜层、厚度为10nm～20nm晶化率为60％～70％的第二微晶硅薄膜层和厚度为10nm～20nm晶化率为50％～60％的第三微晶硅薄膜层，微晶硅有源层42由内之外整体呈梯度变化，减小了与非晶硅有源层41之间的晶化率差异程度，以免在二者的接触面上产生过多的缺陷。
进一步的，在微晶硅有源层42与非晶硅有源层41之间优选还设有过渡层，过渡层为厚度为10nm～20nm晶化率为40％～50％的膜层，可以进一步降低接触面上晶化率的变化梯度，减少缺陷的产生。
另外，在源极6、漏极7和非晶硅有源层41之上还设有钝化层8，栅绝缘层3和钝化层8的主要材质均为SiNx，栅绝缘层3的厚度为350nm～450nm，钝化层8的厚度为400nm～600nm。SiNx具有超高的硬度，且本身具有润滑性和耐磨性，并且高温时抗氧化，还能抵抗冷热冲击，在空气中加热到1000℃以上，急剧冷却再急剧加热，也不会碎裂。
上述非遮光型薄膜晶体管的制备工艺过程如下：
1、在玻璃基底上通过磁控溅射工艺沉积栅极金属层，磁控溅射工艺能够以高成膜速率、低基片温度形成膜粘附性好的栅极金属层；然后通过光刻工艺形成栅极图形及其它需要栅极金属形成的图案。
2、在玻璃基底上、并位于栅极之上通过等离子体增强化学气相沉积工艺形成栅绝缘层；等离子体增强化学气相沉积工艺沉积温度低，对栅绝缘层的结构和物理性质影响小，使栅绝缘层的厚度及成分均匀性好，膜组织致密、针孔少，附着力强。
3、在栅绝缘层上面通过等离子体增强化学气相沉积工艺形成厚度及成分均匀性好、膜组织致密、针孔少以及附着力强的微晶硅薄膜和N+微晶硅薄膜；具体的，先沉积膜厚20nm～30nm晶化率为70％～80％的微晶硅薄膜，再连续沉积膜厚10nm～20nm晶化率为60％～70％的微晶硅薄膜，最后连续沉积膜厚10nm～20nm晶化率为50％～60％的微晶硅薄膜；接着通入磷烷气体(PH3)沉积N+微晶硅薄膜，厚度为20nm～30nm，晶化率为50％～60％，最终使微晶硅薄膜的晶化率整体梯度变化；然后通过光刻工艺形成微晶硅有源层图形。
4、在微晶硅有源层图案形成之后，通过磁控溅射工艺沉积源、漏电极金属层，然后通过光刻工艺形成源、漏电极图形及其它需要源、漏电极金属形成的图案。特别的，在湿法刻蚀金属电极之后，剥离光刻胶掩膜之前，需要等离子体干刻沟道区覆盖的N+微晶硅薄膜，可获得良好物理形状的断面结构，以便后续非晶硅有源层的沉积。
5、在源、漏电极图形形成之后，通过等离子体增强化学气相沉积工艺形成厚度及成分均匀性好、膜组织致密、针孔少以及附着力强的非晶硅薄膜。在微晶硅薄膜和非晶硅薄膜之间存在一个过渡层，即膜厚为10nm～20nm晶化率为40％～50％的膜层，然后连续沉积总厚度为40nm～60nm非晶硅薄膜。通过光刻工艺形成非晶硅有源层图形，使其位于被栅电极遮挡的源极和漏极之间。
6、在非晶硅有源层图形形成之后，通过等离子体增强化学气相沉积工艺形成出厚度及成分均匀性好、膜组织致密、针孔少以及附着力强的钝化层，并通过光刻工艺形成钝化层图形。
另外，本发明实施例还提供了一种阵列基板和一种显示设备，该阵列基板和显示设备均包括如上所述的非遮光型薄膜晶体管。由于本薄膜晶体管属于非遮光型结构，因此在栅极两侧的台阶处的源漏极金属和栅极金属不容易发生短路，因此可以保证阵列基板的制造具有较高的合格率；另外，由于本薄膜晶体管的漏电流明显减小、开态电流与关态电流之比明显增大，而且由于栅极源漏极金属和栅极金属之间的重叠量减小，使对应的寄生电容降低，因此可以很大程度的避免显示装置因像素电压误写入而导致的品质下降问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (14)

1.一种非遮光型薄膜晶体管，其特征在于，包括形成在衬底基板一侧的栅极、栅绝缘层、微晶硅有源层、非晶硅有源层、源极和漏极、钝化层；在垂直于所述衬底基板的方向上，所述微晶硅有源层探出于所述栅极，所述源极和漏极均延伸至所述栅极之内；所述非晶硅有源层形成于所述微晶硅有源层之上、并位于所述源极和漏极之间，所述非晶硅有源层在所述衬底基板上的正投影，与所述源极和漏极在所述衬底基板上的正投影之间无重叠区域。
2.根据权利要求1所述的非遮光型薄膜晶体管，其特征在于，所述微晶硅层与所述源极和漏极之间均隔设有N+微晶硅层。
3.根据权利要求1所述的非遮光型薄膜晶体管，其特征在于，所述非晶硅有源层较所述微晶硅有源层厚。
4.据权利要求1所述的非遮光型薄膜晶体管，其特征在于，所述微晶硅有源层的厚度为30nm～50nm。
5.根据权利要求4所述的非遮光型薄膜晶体管，其特征在于，所述微晶硅有源层由内至外依次包括厚度为20nm～30nm晶化率为70％～80％的第一微晶硅薄膜层、厚度为10nm～20nm晶化率为60％～70％的第二微晶硅薄膜层和厚度为10nm～20nm晶化率为50％～60％的第三微晶硅薄膜层。
6.根据权利要求1所述的非遮光型薄膜晶体管，其特征在于，所述非晶硅有源层的厚度为40nm～60nm。
7.根据权利要求1所述的非遮光型薄膜晶体管，其特征在于，在所述微晶硅有源层与所述非晶硅有源层之间设有过渡层，所述过渡层为厚度为10nm～20nm晶化率为40％～50％的膜层。
8.根据权利要求1所述的非遮光型薄膜晶体管，其特征在于，所述栅绝缘层的主要材质为SiNx。
9.根据权利要求1所述的非遮光型薄膜晶体管，其特征在于，所述栅绝缘层的厚度为350nm～450nm。
10.根据权利要求1所述的非遮光型薄膜晶体管，其特征在于，还包括钝化层，所述钝化层包覆在所述源极、漏极和非晶硅有源层之外。
11.根据权利要求10所述的非遮光型薄膜晶体管，其特征在于，所述钝化层的材质为SiNx。
12.根据权利要求10所述的非遮光型薄膜晶体管，其特征在于，所述钝化层的厚度为400nm～600nm。
13.一种阵列基板，其特征在于，包括如权利要求1-12任一项所述的非遮光型薄膜晶体管。
14.一种显示装置，其特征在于，包括如权利要求1-12任一项所述的非遮光型薄膜晶体管。
CN201610228688.8A 2016-04-13 2016-04-13 非遮光型薄膜晶体管、阵列基板及显示装置 Active CN105655410B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610228688.8A CN105655410B (zh) 2016-04-13 2016-04-13 非遮光型薄膜晶体管、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610228688.8A CN105655410B (zh) 2016-04-13 2016-04-13 非遮光型薄膜晶体管、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105655410A CN105655410A (zh) 2016-06-08
CN105655410B true CN105655410B (zh) 2019-07-30

Family

ID=56497490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610228688.8A Active CN105655410B (zh) 2016-04-13 2016-04-13 非遮光型薄膜晶体管、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN105655410B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298815A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US11335789B2 (en) 2018-09-26 2022-05-17 Intel Corporation Channel structures for thin-film transistors
CN111370524B (zh) * 2020-03-18 2021-07-23 武汉华星光电技术有限公司 感光传感器及其制备方法、阵列基板、显示面板
CN115377208A (zh) * 2021-05-20 2022-11-22 合肥京东方显示技术有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
KR20080010865A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 하이브리드 박막 트랜지스터 및 그 제조방법
CN102651399A (zh) * 2011-07-19 2012-08-29 京东方科技集团股份有限公司 微晶非晶硅复合型薄膜晶体管及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN104362179B (zh) * 2014-10-13 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
KR20080010865A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 하이브리드 박막 트랜지스터 및 그 제조방법
CN102651399A (zh) * 2011-07-19 2012-08-29 京东方科技集团股份有限公司 微晶非晶硅复合型薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
CN105655410A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN105655410B (zh) 非遮光型薄膜晶体管、阵列基板及显示装置
CN103314431B (zh) 制造氧化物薄膜晶体管的方法和包含该晶体管的装置
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105702623B (zh) Tft阵列基板的制作方法
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104867959A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105390443B (zh) Tft基板的制作方法
WO2018176784A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN102655095A (zh) 薄膜晶体管及阵列基板的制造方法
CN104934449A (zh) 显示基板及其制作方法以及显示装置
CN106252395A (zh) 一种薄膜晶体管及其制备方法
WO2020062426A1 (zh) 阵列基板及其制备方法和显示器件
CN104505372B (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
US20180331205A1 (en) Tft-containing backplate and method for fabricating the same
CN105720012A (zh) 双栅极tft阵列基板及制作方法
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104934444B (zh) 共平面型氧化物半导体tft基板结构及其制作方法
CN104882414B (zh) Tft基板的制作方法及其结构
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant