CN105655394A - 碳化硅场效晶体管 - Google Patents

碳化硅场效晶体管 Download PDF

Info

Publication number
CN105655394A
CN105655394A CN201410728271.9A CN201410728271A CN105655394A CN 105655394 A CN105655394 A CN 105655394A CN 201410728271 A CN201410728271 A CN 201410728271A CN 105655394 A CN105655394 A CN 105655394A
Authority
CN
China
Prior art keywords
silicon carbide
type
effect transistor
field effect
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410728271.9A
Other languages
English (en)
Other versions
CN105655394B (zh
Inventor
洪建中
颜诚廷
洪湘婷
李传英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai hanqian Technology Co., Ltd
Original Assignee
Han Xin Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Han Xin Science And Technology Co Ltd filed Critical Han Xin Science And Technology Co Ltd
Priority to CN201410728271.9A priority Critical patent/CN105655394B/zh
Publication of CN105655394A publication Critical patent/CN105655394A/zh
Application granted granted Critical
Publication of CN105655394B publication Critical patent/CN105655394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种碳化硅场效晶体管,包括碳化硅基板、n型漂移层、p型磊晶层、源极区域、沟槽式栅极、至少一个p型掺杂区域、源极、介电层以及漏极。通过设置该p型掺杂区域位于该n型漂移层而相邻于该沟槽式栅极的侧边,并使该p型掺杂区域包含与该p型磊晶层接触的第一掺杂区块以及多个从该第一掺杂区块朝向该碳化硅基板而间隔排列的第二掺杂区块,使该第二掺杂区块的厚度不需超过2μm,不仅避免受限于离子注入的深度的问题,也能有效降低该沟槽式栅极的底部与转角处的电场,提高该碳化硅场效晶体管的可靠度。

Description

碳化硅场效晶体管
技术领域
本发明涉及一种半导体组件,尤指一种碳化硅场效晶体管。
背景技术
半导体功率组件在特性上要求在设计的耐压(breakdownvoltage)方面应具备尽量小的导通电阻、低反向漏电流、以及较快的开关速度,以减少操作时的导通损耗(conductionloss)及切换损耗(switchingloss)。而碳化硅(siliconcarbide,SiC)由于具有宽能隙(bandgap,Eg=3.26eV)、高临界崩溃电场强度(2.2MV/cm)及高热导系数(4.9W/cm-K)等特性,被认为是功率开关组件的较好材料,使得许多相关人员都致力于碳化硅功率组件的研究。
例如在美国发明专利公开第US20130161736号中,即公开一种沟槽式金氧半导体晶体管组件及其制造方法,其中该沟槽式金氧半导体晶体管组件包括第一型基材、第一型漂移区、第二型深沟槽掺杂区、第二型磊晶区(外延区)、沟槽式栅极、栅极绝缘层、源极区、漏极电极以及源极电极。该第一型漂移区中具有至少一个深沟槽,且该第二型深沟槽掺杂区位于该深沟槽内。该沟槽式栅极贯穿该第二型磊晶区,且该沟槽式栅极的底部与该第二型深沟槽掺杂区的底部之间的距离为0.5~3微米。据此,当该沟槽式金氧半导体晶体管组件在反向耐压操作时,可有效分散电力线分布,进而提高组件的可靠度。
然而,上述的该沟槽式金氧半导体晶体管组件,由于该第二型深沟槽掺杂区的掺杂深度必需受限于离子注入(离子布植)的能量以及硬式屏蔽层的厚度。一般而言,具有大能量而能够一次注入超过2μm的深度的离子注入设备并不常见,使得该沟槽式金氧半导体晶体管组件的发展以及耐压的能力仍然有改善的空间。
发明内容
本发明的主要目的,在于解决已知的沟槽式金氧半导体晶体管组件,为了有效分散电力线以降低栅极的底部与转角处的电场,设置有深沟槽掺杂区,但是该深沟槽掺杂区的掺杂深度却受限于离子注入的能量以及硬式屏蔽层的厚度的问题。
为了达到上述目的,本发明提供一种碳化硅场效晶体管,包括碳化硅基板、n型漂移层、p型磊晶层(外延层)、源极区域、沟槽式栅极(闸极)、至少一个p型掺杂区域、源极、介电层以及漏极(汲极)。
该n型漂移层设置于该碳化硅基板上;该p型磊晶层设置于该n型漂移层上;该源极区域形成于该p型磊晶层并远离该n型漂移层;该沟槽式栅极贯穿该p型磊晶层而延伸至该n型漂移层;该p型掺杂区域形成于该n型漂移层而相邻于该沟槽式栅极的一侧边;该源极覆盖该源极区域与该沟槽式栅极;该介电层设置于该沟槽式栅极与该源极之间;而该漏极设置于该碳化硅基板而远离该n型漂移层。
其中,该p型掺杂区域包含与该p型磊晶层接触的第一掺杂区块以及多个从该第一掺杂区块朝向该碳化硅基板而间隔排列的第二掺杂区块。
这样,本发明通过在该n型漂移层内设置从该第一掺杂区块朝向该碳化硅基板而间隔排列的该第二掺杂区块,由于该第二掺杂区块的厚度不需超过2μm,不仅避免受限于离子注入的能量以及硬式屏蔽层的厚度的问题,也能有效分散电力线以降低该沟槽式栅极的底部与转角处的电场,提高该碳化硅场效晶体管的可靠度。
附图说明
图1为本发明第一实施例的结构示意图。
图2为本发明第二实施例的结构示意图。
具体实施方式
有关本发明的详细说明及技术内容,现就结合附图说明如下:
请参照图1所示,为本发明第一实施例的结构示意图,本发明提供一种碳化硅场效晶体管,包括碳化硅基板10、n型漂移层20、p型磊晶层30、源极区域40、沟槽式栅极50、至少一p型掺杂区域60、源极70、介电层80以及漏极90。
该碳化硅基板10在此可通过将碳化硅结晶切割为特定的厚度而得到,也可使用市售的碳化硅基板10,也可将碳化硅结晶生长于任一基板上而得到,只要具有由碳化硅结晶而成的表面的基板,并不加以特别限制,该碳化硅基板10具有n型重掺杂,掺杂浓度为介于1E18cm-3至5E19cm-3之间,并具有顶面11以及相对远离该顶面11的底面12。
该n型漂移层20设置于该碳化硅基板10上,而位于该顶面11,在此为使用磊晶技术成长而成,其掺杂材质可为氮或磷,掺杂浓度为介于1E15cm-3至1E19cm-3之间,该n型漂移层20包括第一磊晶层21以及多个第二磊晶层22,该第一磊晶层21远离该碳化硅基板10,具有第一上表面211,该第二磊晶层22位于该第一磊晶层21与该碳化硅基板10之间而层叠,并各自具有第二上表面221。该p型磊晶层30设置于该n型漂移层20上,而与该第一磊晶层21接触,其掺杂材质可为铝或硼,而掺杂浓度为介于1E16cm-3至1E19cm-3之间。
该沟槽式栅极50贯穿该p型磊晶层30而延伸至该n型漂移层20内,包括栅电极51以及栅极绝缘层52,该栅电极51可使用复晶材料制成,例如为多晶硅(Poly-Silicon),该栅极绝缘层52则设置于该栅电极51与该p型磊晶层30及该n型漂移层20之间,使该栅电极51与该p型磊晶层30及该n型漂移层20之间间隔而电性绝缘。
该源极区域40形成于该p型磊晶层30远离该n型漂移层20的一侧,包括第一源极区41以及第二源极区42,该第一源极区41与该第二源极区42为相邻设置,可采用离子注入的方式形成,在本实施例中,该第一源极区41为n型重掺杂,该第二源极区42为p型重掺杂,该沟槽式栅极50于贯穿该p型磊晶层30时,同时穿过该第一源极区41。
该源极70覆盖该源极区域40与该沟槽式栅极50,该漏极90设置于该碳化硅基板10远离该n型漂移层20的一侧,而位于该底面12,该源极70与该漏极90各自可包含欧姆接触层以及用以电连接的金属层,该欧姆接触层的材质例如可为镍、钛等可形成欧姆接触的材质,该金属层的材质则可为铜、铝、金等金属。而该介电层80设置于该沟槽式栅极50与该源极70之间,以使该源极70与该沟槽式栅极50之间电性绝缘。
至于该p型掺杂区域60,为形成于该n型漂移层20内而相邻于该沟槽式栅极50的一侧边,重要的是,该p型掺杂区域60包含第一掺杂区块61以及多个第二掺杂区块62,该第一掺杂区块61为对应设置于该第一磊晶层21内而与该p型磊晶层30接触,可在该第一磊晶层21磊晶成长后,以离子注入的方式形成,使该第一掺杂区块61为从该第一上表面211朝下延伸分布;而该第二掺杂区块62为从该第一掺杂区块61朝向该碳化硅基板10而间隔排列,而各自单一对应设置于该第二磊晶层22内,可在各个该第二磊晶层22磊晶成长后,以离子注入的方式形成,使该第二掺杂区块62各自从对应的该第二磊晶层22的该第二上表面221朝下延伸分布。
在本实施例中,该p型掺杂区域60有两个,分别相邻于该沟槽式栅极50相对的两个该侧边,所形成的该第一掺杂区块61,可具有介于1μm至4μm之间的第一厚度,介于5E17cm-3至5E19cm-3的第一掺杂浓度,该第二掺杂区块62可具有介于0.5μm至1.5μm之间的第二厚度,介于1E16cm-3至2E18cm-3的第二掺杂浓度,而该第二掺杂区块62与该第一掺杂区块61之间具有介于0.3μm至1.5μm之间的第一间距,该第二掺杂区块62彼此之间具有介于0.3μm至1.5μm之间的第二间距,不过本发明并不以上述条件为限制,可以依据实际使用需求调整。而且,要说明的是,该第一厚度与该第二厚度可通过调变离子注入的能量调整控制,该能量一般为介于50KeV至1.5MeV之间,该第一掺杂浓度与该第二掺杂浓度可通过调变离子注入的剂量调整控制,该剂量可介于1E12cm-2至1E15cm-2之间,至于该第一间距与该第二间距,则分别视该第一磊晶层21和该第二磊晶层22厚度,扣除各自所对应设置的该第一掺杂区块61与该第二掺杂区块62所形成的该第一厚度与第二度厚而形成。
请参照图2所示,为本发明第二实施例的结构示意图,在第二实施例中,与第一实施例相较,其特征在于该p型掺杂区域60还包含重掺杂区块63,该重掺杂区块63设置于该第一掺杂区块61与该第二掺杂区块62之间,而与该第一掺杂区块61连接,并具有大于该第一掺杂区块61与该第二掺杂区块62的重掺杂浓度,该重掺杂浓度为介于1E18cm-3至5E19cm-3之间。而为了形成该重掺杂区块63,在第二实施例中,为在该第一磊晶层21中形成该第一掺杂区块61之前,先形成对应该第一掺杂区块61的宽度的沟槽,并在该沟槽周围先形成侧边间隙壁64,该侧边间隙壁64的材质可为氧化硅、氮化硅或是其它的绝缘材料,之后再以离子注入的方式在该沟槽的底部形成该重掺杂区块63,再在该构槽的位置形成该第一掺杂区块61。
综上所述,本发明通过于该n型漂移层内设置从该第一掺杂区块朝向该碳化硅基板而间隔排列的该第二掺杂区块,并令该第二掺杂区块的厚度不需超过2μm,不仅避免掺杂的深度受限于离子注入的能量以及硬式屏蔽层的问题,也能有效分散电力线以降低该沟槽式栅极的底部与转角处的电场,提高该碳化硅场效晶体管的可靠度,而且,本发明还可通过该侧边间隙壁设置该重掺杂区块,使该碳化硅场效晶体管在导通时电流可以较容易向侧向流动,而降低开启时的电阻值,因此本发明极具进步性及符合申请发明专利的条件。
以上已将本发明做详细说明,但以上所述,仅为本发明的较好的实施例,不应当限定本发明实施的范围。即,凡是根据本发明申请范围所作的等效变化与修饰等,都应仍然属于本发明的专利涵盖范围内。

Claims (14)

1.一种碳化硅场效晶体管,其特征在于,包括:
碳化硅基板;
设置于所述碳化硅基板上的n型漂移层;
设置于所述n型漂移层上的p型磊晶层;
形成于所述p型磊晶层内并远离所述n型漂移层的源极区域;
贯穿所述p型磊晶层而延伸至所述n型漂移层的沟槽式栅极;
至少一个形成于所述n型漂移层内而相邻于所述沟槽式栅极的侧边的p型掺杂区域;
覆盖所述源极区域与所述沟槽式栅极的源极;
设置于所述沟槽式栅极与所述源极之间的介电层;以及
设置于所述碳化硅基板而远离所述n型漂移层的漏极;
其中,所述p型掺杂区域包含与所述p型磊晶层接触的第一掺杂区块以及多个从所述第一掺杂区块朝向所述碳化硅基板而间隔排列的第二掺杂区块。
2.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述第一掺杂区块具有大于所述第二掺杂区块的厚度。
3.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述第一掺杂区块具有介于1μm至4μm之间的第一厚度。
4.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述第二掺杂区块具有介于0.5μm至1.5μm之间的第二厚度。
5.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述第二掺杂区块与所述第一掺杂区块之间具有介于0.3μm至1.5μm之间的第一间距。
6.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述第二掺杂区块彼此之间具有介于0.3μm至1.5μm之间的第二间距。
7.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述n型漂移层包含多个层叠的第二磊晶层以及设置于所述第二磊晶层与所述p型磊晶层之间的第一磊晶层,所述第一掺杂区块形成于所述第一磊晶层内,所述第二掺杂区块各自单一对应形成于所述第二磊晶层内。
8.根据权利要求7所述的碳化硅场效晶体管,其特征在于,所述第一磊晶层具有第一上表面,所述第一掺杂区块从所述第一上表面朝下延伸分布。
9.根据权利要求7所述的碳化硅场效晶体管,其特征在于,所述第二磊晶层各自具有第二上表面,所述第二掺杂区块各自于所对应的所述第二磊晶层内从所述第二上表面朝下延伸分布。
10.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述第一掺杂区块具有介于5E17cm-3至5E19cm-3的第一掺杂浓度。
11.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述第二掺杂区块具有介于1E16cm-3至2E18cm-3的第二掺杂浓度。
12.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述p型掺杂区域有两个,分别相邻于所述沟槽式栅极相对的两个所述侧边。
13.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述p型掺杂区域还包含设置于所述第一掺杂区块与所述第二掺杂区块之间,而与所述第一掺杂区域连接的重掺杂区块。
14.根据权利要求1所述的碳化硅场效晶体管,其特征在于,所述沟槽式栅极包含栅电极以及介于所述栅电极与所述p型磊晶层及所述n型漂移层之间的栅极绝缘层。
CN201410728271.9A 2014-12-03 2014-12-03 碳化硅场效晶体管 Active CN105655394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410728271.9A CN105655394B (zh) 2014-12-03 2014-12-03 碳化硅场效晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410728271.9A CN105655394B (zh) 2014-12-03 2014-12-03 碳化硅场效晶体管

Publications (2)

Publication Number Publication Date
CN105655394A true CN105655394A (zh) 2016-06-08
CN105655394B CN105655394B (zh) 2018-12-25

Family

ID=56481517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410728271.9A Active CN105655394B (zh) 2014-12-03 2014-12-03 碳化硅场效晶体管

Country Status (1)

Country Link
CN (1) CN105655394B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060244056A1 (en) * 2005-04-28 2006-11-02 Nec Electronics Corporation Semiconductor device
CN102222678A (zh) * 2011-06-22 2011-10-19 格科微电子(上海)有限公司 Cmos图像传感器及其形成方法
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof
TW201330250A (zh) * 2012-01-11 2013-07-16 Vanguard Int Semiconduct Corp 半導體裝置及其製造方法
CN103250254A (zh) * 2011-05-27 2013-08-14 新电元工业株式会社 沟槽栅极功率半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060244056A1 (en) * 2005-04-28 2006-11-02 Nec Electronics Corporation Semiconductor device
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof
CN103250254A (zh) * 2011-05-27 2013-08-14 新电元工业株式会社 沟槽栅极功率半导体装置及其制造方法
CN102222678A (zh) * 2011-06-22 2011-10-19 格科微电子(上海)有限公司 Cmos图像传感器及其形成方法
TW201330250A (zh) * 2012-01-11 2013-07-16 Vanguard Int Semiconduct Corp 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN105655394B (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN105280711B (zh) 电荷补偿结构及用于其的制造
US10340332B2 (en) Folded termination with internal field plate
US7859076B2 (en) Edge termination for semiconductor device
JP2018186270A (ja) トレンチ下部にオフセットを有するSiC半導体デバイス
CN105264667A (zh) 碳化硅半导体装置及其制造方法
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
WO2017145595A1 (ja) 化合物半導体装置およびその製造方法
CN102315247B (zh) 具有沟槽型终端结构的超级结半导体器件
CN103258846A (zh) 双栅极横向mosfet
JP2015133380A (ja) 半導体装置
CN116072710B (zh) 双沟槽型SiC MOSFET元胞结构、器件及制备方法
KR20150028607A (ko) 반도체 장치 및 그 제조방법
CN107768428A (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
US9685552B2 (en) Silicon carbide field effect transistor
CN108604551A (zh) 半导体装置以及用于制造这种半导体装置的方法
CN103117302A (zh) Fs型igbt器件的背面结构
US9660046B2 (en) Method of manufacturing semiconductor device
CN107437566B (zh) 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法
TWI265633B (en) High voltage power MOSFET having low on-resistance
CN104979213A (zh) 形成具有包括绝缘区的终止区的电子装置的工艺
CN109698237A (zh) 一种沟槽栅碳化硅mosfet器件及其制造方法
CN103730355B (zh) 一种超结结构的制造方法
CN105655394A (zh) 碳化硅场效晶体管
CN104037206A (zh) 超级结器件及制造方法
WO2012034515A1 (en) High-voltage mos device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200616

Address after: Room 1225, area B, 12 / F, block B, Lane 2855, Huqingping highway, Qingpu District, Shanghai

Patentee after: Shanghai hanqian Technology Co., Ltd

Address before: 5 / F 6 / F, 18 Puding Road, Hsinchu, Taiwan, China

Patentee before: HESTIA POWER Inc.

TR01 Transfer of patent right