CN105575799A - 半导体器件的制作方法及半导体器件 - Google Patents
半导体器件的制作方法及半导体器件 Download PDFInfo
- Publication number
- CN105575799A CN105575799A CN201410542129.5A CN201410542129A CN105575799A CN 105575799 A CN105575799 A CN 105575799A CN 201410542129 A CN201410542129 A CN 201410542129A CN 105575799 A CN105575799 A CN 105575799A
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- grid
- metal material
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种半导体器件的制作方法及半导体器件。其中,该制作方法包括:将衬底划分为第一器件区和第二器件区,在第一器件区上形成第一栅极和第一源漏极,并在第二器件区上形成第二栅极和第二源漏极;在第一源漏极和第一栅极的表面上形成第一金属材料;执行低温退火工艺,以使第一金属材料与第一源漏极和第一栅极反应形成第一金属硅化物中间层;在第二源漏极的表面上形成第二金属材料;执行高温退火工艺,以使第二金属材料和第二源漏极反应生成第二金属硅化物,并使第一金属硅化物中间层发生相变形成电阻率小于第一金属硅化物中间层的电阻率的第一金属硅化物。该制作方法降低了半导体器件中金属硅化物的电阻率,进而提高了半导体器件的性能。
Description
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种半导体器件的制作方法及半导体器件。
背景技术
在半导体器件的制作过程中,通常在源漏极和/或多晶硅栅极的表面上形成金属硅化物。金属硅化物具有熔点高(大于1000℃)、电阻率低(约为10-7Ω·m)等特性,能够降低后续形成的接触金属层与源漏极和/或多晶硅栅极之间的接触电阻。随着半导体器件的特征尺寸的减少,半导体器件中不同器件通常需要采用不同的金属硅化物。例如,非易失性存储器(NVM)通常包括核心存储区和外围电路区,外围电路区上的器件通常采用硅化镍作为金属硅化物,核心存储区上的器件通常以硅化钛作为金属硅化物。
图1至图3示出了现有半导体器件的制作方法。该制作方法包括以下步骤:首先,将衬底划分为第一器件区11′和第二器件区13′,在第一器件区11′上形成第一栅极21′和第一源漏极31′,并在第二器件区13′上形成第二栅极23′和第二源漏极33′,进而形成如图1所示的基体结构;然后,在第一源漏极31′和第一栅极21′的表面上形成第一金属材料,并依次进行低温快速退火工艺和第一次高温快速退火工艺,以使第一金属材料与第一源漏极31′和第一栅极21′反应形成具有低电阻率的第一金属硅化物51′,进而形成如图2所示的基体结构;最后,在第二源漏极33′的表面上形成第二金属材料,并进行第二次高温快速退火工艺,以使第二金属材料和第二源漏极33′反应生成第二金属硅化物53′,进而形成如图3所示的基体结构。
在上述两次高温快速退火工艺的作用下,第一金属硅化物51′的微观结构会发生变化(例如晶相发生转变,晶粒发生聚合和迁移),从而使得第一金属硅化物51′的电阻率增大,进而降低了半导体器件的性能。举例而言,非易失性存储器的制作方法包括低温快速退火工艺和两次高温快速退火工艺,且在低温快速退火工艺的作用下外围电路区上的Ni和Si反应形成Ni2Si,在第一次高温快速退火工艺的作用下Ni2Si发生相变形成具有低电阻率的NiSi,在第二次高温快速退火工艺的作用下核心存储区上的Ti和Si反应形成TiSi2。同时,在两次高温快速退火工艺的作用下,NiSi的晶粒发生聚合和迁移会,且发生相变形成具有较高电阻率的NiSi2,从而降低了非易失性存储器的电学性能。针对上述问题,目前还没有有效的解决方法。
发明内容
本申请旨在提供一种半导体器件的制作方法及半导体器件,以降低半导体器件中金属硅化物的电阻率,进而提高半导体器件的性能。
为了实现上述目的,本申请提供了一种半导体器件的制作方法,该制作方法包括:将衬底划分为第一器件区和第二器件区,在第一器件区上形成第一栅极和第一源漏极,并在第二器件区上形成第二栅极和第二源漏极;在第一源漏极和第一栅极的表面上形成第一金属材料;执行低温退火工艺,以使第一金属材料与第一源漏极和第一栅极反应形成第一金属硅化物中间层;在第二源漏极的表面上形成第二金属材料;执行高温退火工艺,以使第二金属材料和第二源漏极反应生成第二金属硅化物,并使第一金属硅化物中间层发生相变形成电阻率小于第一金属硅化物中间层的电阻率的第一金属硅化物。
进一步地,上述制作方法中,低温退火工艺为快速退火工艺。
进一步地,上述制作方法中,执行快速退火工艺的步骤中,退火温度为200~350℃,退火时间大于20s。
进一步地,上述制作方法中,高温退火工艺为激光退火工艺。
进一步地,上述制作方法中,执行激光退火工艺的步骤中,退火温度为700~900℃,退火时间为0.5ms~1s。
进一步地,上述制作方法中,形成第一金属材料的步骤包括:形成覆盖第一栅极、第一源漏极、第二栅极、第二源漏极和衬底的裸露表面的掩膜层;刻蚀去除第一源漏极上的掩膜层;形成覆盖第一源漏极和掩膜层的第一金属材料。
进一步地,上述制作方法中,形成第二金属材料的步骤包括:形成覆盖第一栅极、第一金属硅化物中间层、第二栅极、第二源漏极和衬底的裸露表面的介质层;刻蚀去除位于第一栅极、第一金属硅化物中间层、第二源漏极上的介质层;形成覆盖第一栅极、第一金属硅化物中间层、第二源漏极和介质层的第二金属材料。
进一步地,上述制作方法中,执行高温退火工艺的步骤之后,制作方法还包括:去除剩余第二金属材料;在第一金属硅化物和第二金属硅化物上形成接触金属层。
进一步地,上述制作方法中,第一栅极的材料为多晶硅;在形成第一金属材料的步骤中,形成覆盖第一源漏极和第一栅极的部分表面的第一金属材料;执行低温退火工艺的步骤中,第一金属材料与第一源漏极和第一栅极反应形成第一金属硅化物中间层。
进一步地,上述制作方法中,半导体器件为非易失存储器,第一器件区为外围电路区,第二器件区为核心存储区。
进一步地,上述制作方法中,第一金属材料为Ni,第二金属材料为Ti或Go。
本申请还提供了一种半导体器件,该半导体器件由本申请上述的半导体器件的制作方法制作而成。
应用本申请的技术方案,通过在第一源漏极和第一栅极的表面上形成第一金属材料之后执行低温退火工艺,以及在第二源漏极的表面上形成第二金属材料之后执行高温退火工艺,形成了第一金属硅化物和第二金属硅化物,使得该制作方法减少了一次高温退火工艺,从而减少了由于高温退火引起的第一金属硅化物的晶粒聚合和相变,并减少了第一金属硅化物的晶粒聚合和相变引起的高电阻率,降低了半导体器件中金属硅化物的电阻率,进而提高半导体器件的性能。同时,本申请通过采用退火时间非常短的激光退火工艺进行高温退火,从而进一步减少了由于高温退火引起的第一金属硅化物的晶粒聚合和相变,进而进一步降低了半导体器件中金属硅化物的电阻率,提高了半导体器件的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有半导体器件的制作方法中,将衬底划分为第一器件区和第二器件区,在第一器件区上形成第一栅极和第一源漏极,并在第二器件区上形成第二栅极和第二源漏极后的基体的剖面结构示意图;
图2示出了图1所示的第一源漏极和第一栅极的表面上形成第一金属材料,并依次进行低温快速退火工艺和高温快速退火工艺,以使第一金属材料与第一源漏极和第一栅极反应形成第一金属硅化物后的基体的剖面结构示意图;
图3示出了在图2所示的第二源漏极的表面上形成第二金属材料,并进行高温快速退火工艺,以使第二金属材料和第二源漏极反应生成第二金属硅化物后的基体的剖面结构示意图;
图4示出了本申请实施方式所提供的半导体器件的制作方法的流程示意图;
图5示出了在本申请实施方式所提供的半导体器件的制作方法中,将衬底划分为第一器件区和第二器件区,在第一器件区上形成第一栅极和第一源漏极,并在第二器件区上形成第二栅极和第二源漏极后的基体的剖面结构示意图;
图6示出了在图5所示的第一源漏极和第一栅极的表面上形成第一金属材料,并执行低温退火工艺,以使第一金属材料与第一源漏极和第一栅极反应形成第一金属硅化物中间层后的基体的剖面结构示意图;
图7示出了在图6所示的第二源漏极的表面上形成第二金属材料,并执行高温退火工艺,以使第二金属材料和第二源漏极反应生成第二金属硅化物,并使第一金属硅化物中间层产生相变形成第一金属硅化物后的基体的剖面结构示意图;以及
图8去除剩余所述第二金属材料,并在第一金属硅化物和第二金属硅化物上形成接触金属层后的基体的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,形成具有金属硅化物的半导体器件的制作过程需要采用两次高温快速退火工艺,且在这两次高温退火工艺的作用下第一金属硅化物的微观结构会发生变化,从而使得第一金属硅化物的电阻率增大,进而降低了半导体器件的性能。本申请的发明人针对上述问题进行研究,提出了一种半导体器件的制作方法。如图4所示,该制作方法包括:将衬底划分为第一器件区和第二器件区,在第一器件区上形成第一栅极和第一源漏极,并在第二器件区上形成第二栅极和第二源漏极;在第一源漏极和第一栅极的表面上形成第一金属材料;执行低温退火工艺,以使第一金属材料与第一源漏极和第一栅极反应形成第一金属硅化物中间层;在第二源漏极的表面上形成第二金属材料;执行高温退火工艺,以使第二金属材料和第二源漏极反应生成第二金属硅化物,并使第一金属硅化物中间层发生相变形成电阻率小于第一金属硅化物中间层的电阻率的第一金属硅化物。
上述制作方法通过在第一源漏极和第一栅极的表面上形成第一金属材料之后执行低温退火工艺,以及在第二源漏极的表面上形成第二金属材料之后执行高温退火工艺,形成了第一金属硅化物和第二金属硅化物,使得该制作方法减少了一次高温退火工艺,从而减少了由于高温退火引起的第一金属硅化物的晶粒聚合和相变,并减少了第一金属硅化物的晶粒聚合和相变引起的高电阻率,进一步降低了半导体器件中金属硅化物的电阻率,进而提高半导体器件的性能。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图5至图8示出了本申请提供的半导体器件的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图5至图8,进一步说明本申请所提供的半导体器件的制作方法。
首先,将衬底划分为第一器件区11和第二器件区13,在第一器件区11上形成第一栅极21和第一源漏极31,并在第二器件区13上形成第二栅极23和第二源漏极33,进行形成如图5所示的基体结构。第一器件区11和第二器件区13可以根据所形成器件的功能划分。在一种优选的实施方式中,半导体器件为非易失存储器,第一器件区11为外围电路区,第二器件区13为核心存储区。
形成上述第一栅极21、第一源漏极31、第二源极和第二源漏极33的工艺可以参考现有技术。其中,第一栅极21和第一源漏极31组成第一晶体管,第二源极和第二源漏极33组成第二晶体管。需要注意的是,衬底中还可以包括其他器件,例如沟槽隔离结构等。
完成将衬底划分为第一器件区11和第二器件区13,在第一器件区11上形成第一栅极21和第一源漏极31,并在第二器件区13上形成第二栅极23和第二源漏极33的步骤之后,在第一源漏极31和第一栅极21的表面上形成第一金属材料,并执行低温退火工艺,以使第一金属材料与第一源漏极31和第一栅极21反应形成第一金属硅化物中间层51′,进而形成如图6所示的基体结构。上述第一金属材料可以为能与硅反应生成金属硅化物的金属。当半导体器件为非易失存储器时,第一金属材料可以为Ni。第一金属硅化物中间层51′是指最终形成第一金属硅化物51的另一晶相,且该第一金属硅化物中间层51′具有较高的电阻率。例如,第一金属材料为Ni时,经低温退火工艺后形成具有较高电阻率的Ni2Si。
在一种优选的实施方式中,形成上述第一金属材料的步骤包括:形成覆盖第一栅极21、第一源漏极31、第二栅极23、第二源漏极33和衬底的裸露表面的掩膜层40;刻蚀去除第一源漏极31和第一栅极21上的掩膜层40;形成覆盖第一源漏极31、第一栅极21和掩膜层40的第一金属材料。其中,掩膜层40的材料可以为本领域中常见的掩膜材料,例如氮化硅等。形成掩膜层40的工艺可以为化学气相沉积等,刻蚀掩膜层40的工艺可以为干法刻蚀,更优选为等离子体干法刻蚀。上述工艺为本领域现有技术,在此不再赘述。
上述低温退火工艺可以为本领域常见的退火工艺,优选地,低温退火工艺为快速退火工艺。低温退火工艺的工艺参数可以根据所采用的第一金属材料的种类进行设定,在一种优选的实施方式中,执行快速退火工艺的步骤中退火温度为200~350℃,退火时间大于20s。
完成在第一源漏极31和第一栅极21的表面上形成第一金属材料,并执行低温退火工艺,以使第一金属材料与第一源漏极31和第一栅极21反应形成第一金属硅化物中间层51′的步骤之后,在第二源漏极33的表面上形成第二金属材料,并执行高温退火工艺,以使第二金属材料和第二源漏极33反应生成第二金属硅化物53,并使第一金属硅化物中间层51′发生相变形成电阻率小于第一金属硅化物中间层51′的电阻率的第一金属硅化物51,进而形成如图7所示的基体结构。上述第二金属材料可以为能与硅反应生成金属硅化物的金属。当半导体器件为非易失存储器时,第二金属材料可以为Ti或Co。当第二金属材料为Ti时,所形成的第二金属硅化物53材料为TiSi2。
在一种优选的实施方式中,形成第二金属材料的步骤包括:形成覆盖第一栅极21、第一金属硅化物中间层51′、第二栅极23、第二源漏极33和衬底的裸露表面的介质层60;刻蚀去除位于第一栅极21、第一金属硅化物中间层51′、第二源漏极33上的介质层60;形成覆盖第一栅极21、第一金属硅化物中间层51′、第二源漏极33和介质层60的第二金属材料。其中,介质层60的材料可以为本领域中常见的介质材料,例如二氧化硅等。形成介质层60的工艺可以为高密度等离子体化学气相沉积等,刻蚀介质层60的工艺可以为干法刻蚀,更优选为等离子体干法刻蚀。上述工艺为本领域现有技术,在此不再赘述。
上述低温退火工艺优选为激光退火工艺。激光退火工艺的工艺参数可以根据所采用的第一金属材料的种类进行设定,在一种优选的实施方式中,执行激光退火工艺的步骤中,退火温度为700~900℃,退火时间为0.5ms~1s。
执行上述高温退火工艺的步骤之后,上述制作方法还包括:去除剩余第二金属材料,并在第一金属硅化物51和第二金属硅化物53上形成接触金属层70,进而形成如图8所示的基体结构。去除第二金属材料的工艺可以为湿法工艺,湿法工艺所采用的试剂可以为强酸等。湿法工艺的具体工艺参数可以根据现有技术进行设定,在此不再赘述。
形成上述接触金属层70的方法可以包括以下步骤:在第一金属硅化物51和第二金属硅化物53上沉积接触金属材料;对接触金属材料进行平坦化处理,以形成接触金属层70。接触金属材料可以为钨等,沉积接触金属材料的工艺可以为化学气相沉积或溅射等。平坦化处理可以为化学机械抛光等。上述工艺为本领域现有技术,在此不再赘述。
本申请还提供了一种半导体器件,该半导体器件由本申请上述的半导体器件的制作方法制作而成。该半导体器件中金属硅化物的电阻率得以降低,进而提高了半导体器件的性能。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
(1)本申请通过在第一源漏极和第一栅极的表面上形成第一金属材料之后执行低温退火工艺,以及在第二源漏极的表面上形成第二金属材料之后执行高温退火工艺,形成了第一金属硅化物和第二金属硅化物,使得该制作方法减少了一次高温退火工艺,从而减少了由于高温退火引起的第一金属硅化物的晶粒聚合和相变,并减少了第一金属硅化物的晶粒聚合和相变引起的高电阻率,进一步降低了半导体器件中金属硅化物的电阻率,进而提高半导体器件的性能。
(2)本申请通过采用退火时间非常短的激光退火工艺进行高温退火,从而进一步减少了由于高温退火引起的第一金属硅化物的晶粒聚合和相变,进而进一步降低了半导体器件中金属硅化物的电阻率。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (12)
1.一种半导体器件的制作方法,其特征在于,所述制作方法包括:
将衬底划分为第一器件区和第二器件区,在所述第一器件区上形成第一栅极和第一源漏极,并在所述第二器件区上形成第二栅极和第二源漏极;
在所述第一源漏极和第一栅极的表面上形成第一金属材料;
执行低温退火工艺,以使所述第一金属材料与所述第一源漏极和第一栅极反应形成第一金属硅化物中间层;
在所述第二源漏极的表面上形成第二金属材料;
执行高温退火工艺,以使第二金属材料和第二源漏极反应生成第二金属硅化物,并使所述第一金属硅化物中间层发生相变形成电阻率小于所述第一金属硅化物中间层的电阻率的第一金属硅化物。
2.根据权利要求1所述的制作方法,其特征在于,所述低温退火工艺为快速退火工艺。
3.根据权利要求2所述的制作方法,其特征在于,执行所述快速退火工艺的步骤中,退火温度为200~350℃,退火时间大于20s。
4.根据权利要求1所述的制作方法,其特征在于,所述高温退火工艺为激光退火工艺。
5.根据权利要求4所述的制作方法,其特征在于,执行所述激光退火工艺的步骤中,退火温度为700~900℃,退火时间为0.5ms~1s。
6.根据权利要求1所述的制作方法,其特征在于,形成所述第一金属材料的步骤包括:
形成覆盖所述第一栅极、所述第一源漏极、所述第二栅极、所述第二源漏极和所述衬底的裸露表面的掩膜层;
刻蚀去除所述第一源漏极上的掩膜层;
形成覆盖所述第一源漏极和所述掩膜层的所述第一金属材料。
7.根据权利要求1所述的制作方法,其特征在于,形成所述第二金属材料的步骤包括:
形成覆盖所述第一栅极、所述第一金属硅化物中间层、所述第二栅极、所述第二源漏极和所述衬底的裸露表面的介质层;
刻蚀去除位于所述第一栅极、所述第一金属硅化物中间层、所述第二源漏极上的介质层;
形成覆盖第一栅极、所述第一金属硅化物中间层、所述第二源漏极和所述介质层的所述第二金属材料。
8.根据权利要求7所述的制作方法,执行所述高温退火工艺的步骤之后,所述制作方法还包括:
去除剩余所述第二金属材料;
在所述第一金属硅化物和所述第二金属硅化物上形成接触金属层。
9.根据权利要求1所述的制作方法,其特征在于,
所述第一栅极的材料为多晶硅;
在形成所述第一金属材料的步骤中,形成覆盖所述第一源漏极和所述第一栅极的部分表面的第一金属材料;
执行所述低温退火工艺的步骤中,所述第一金属材料与所述第一源漏极和所述第一栅极反应形成所述第一金属硅化物中间层。
10.根据权利要求1至9中任一项所述的制作方法,其特征在于,所述半导体器件为非易失存储器,所述第一器件区为外围电路区,所述第二器件区为核心存储区。
11.根据权利要求10所述的制作方法,其特征在于,所述第一金属材料为Ni,所述第二金属材料为Ti或Go。
12.一种半导体器件,其特征在于,所述半导体器件由权利要求1至11中任一项所述的制作方法制作而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410542129.5A CN105575799B (zh) | 2014-10-14 | 2014-10-14 | 半导体器件的制作方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410542129.5A CN105575799B (zh) | 2014-10-14 | 2014-10-14 | 半导体器件的制作方法及半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105575799A true CN105575799A (zh) | 2016-05-11 |
CN105575799B CN105575799B (zh) | 2018-07-24 |
Family
ID=55885806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410542129.5A Active CN105575799B (zh) | 2014-10-14 | 2014-10-14 | 半导体器件的制作方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105575799B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274439B1 (en) * | 1997-02-06 | 2001-08-14 | Nec Corporation | Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings |
CN102593173A (zh) * | 2011-01-18 | 2012-07-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN102723268A (zh) * | 2012-06-20 | 2012-10-10 | 上海华力微电子有限公司 | 一种制备自对准镍硅化物的方法 |
CN103915326A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法和半导体器件 |
-
2014
- 2014-10-14 CN CN201410542129.5A patent/CN105575799B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274439B1 (en) * | 1997-02-06 | 2001-08-14 | Nec Corporation | Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings |
CN102593173A (zh) * | 2011-01-18 | 2012-07-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN102723268A (zh) * | 2012-06-20 | 2012-10-10 | 上海华力微电子有限公司 | 一种制备自对准镍硅化物的方法 |
CN103915326A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 自对准金属硅化物的形成方法和半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN105575799B (zh) | 2018-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103972177B (zh) | 半导体器件的制造方法 | |
CN103329274B (zh) | 穿过沟槽的选择性锗p接触金属化 | |
CN104752434B (zh) | 存储器件及其形成方法 | |
CN105374876B (zh) | 具有U形沟道的FinFET晶体管 | |
JP2004128505A (ja) | 不揮発性メモリ装置及びその製造方法 | |
CN109979880A (zh) | 半导体结构及其形成方法 | |
JP2005167249A (ja) | 熱的安定性に優れるシリサイド膜の形成方法、その方法で形成されたシリサイド膜を備える半導体素子と半導体メモリ素子およびそれらの素子の製造方法 | |
CN103681291B (zh) | 一种金属硅化物的形成方法 | |
CN105448814A (zh) | 半导体结构的形成方法 | |
US20150044860A1 (en) | Multi-tiered semiconductor apparatuses including residual silicide in semiconductor tier | |
CN106158728A (zh) | 接触孔栓塞的形成方法 | |
US9224834B1 (en) | Method for manufacturing pillar-shaped semiconductor device | |
CN109390317B (zh) | 反熔丝结构及其形成方法、半导体器件 | |
CN102983104B (zh) | Cmos晶体管的制作方法 | |
CN102856179B (zh) | 半导体器件的形成方法 | |
CN105575799A (zh) | 半导体器件的制作方法及半导体器件 | |
CN106024617A (zh) | 制造半导体器件的干蚀刻气体和方法 | |
US8470703B2 (en) | Semiconductor device and method of fabricating the same | |
CN110942984B (zh) | 一种硅化钴膜的制备方法 | |
CN103915326B (zh) | 自对准金属硅化物的形成方法和半导体器件 | |
CN102969234A (zh) | 一种金属栅电极的制造方法 | |
CN102176414A (zh) | 金属硅化物的制备方法 | |
CN105047552A (zh) | 一种制备金属栅极的方法 | |
US20140027823A1 (en) | Method for forming thin metal compound film and semiconductor structure with thin metal compound film | |
CN100416778C (zh) | 超大规模集成电路难熔金属硅化物的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |