CN105551451B - 液晶显示器 - Google Patents
液晶显示器 Download PDFInfo
- Publication number
- CN105551451B CN105551451B CN201610135803.7A CN201610135803A CN105551451B CN 105551451 B CN105551451 B CN 105551451B CN 201610135803 A CN201610135803 A CN 201610135803A CN 105551451 B CN105551451 B CN 105551451B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- data
- control signal
- electric property
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 35
- 230000008878 coupling Effects 0.000 claims description 67
- 238000010168 coupling process Methods 0.000 claims description 67
- 238000005859 coupling reaction Methods 0.000 claims description 67
- 230000003139 buffering effect Effects 0.000 claims description 18
- 230000001105 regulatory effect Effects 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 6
- 102100033270 Cyclin-dependent kinase inhibitor 1 Human genes 0.000 description 18
- 101000944380 Homo sapiens Cyclin-dependent kinase inhibitor 1 Proteins 0.000 description 18
- 239000000758 substrate Substances 0.000 description 11
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 7
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 5
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101000647095 Homo sapiens Transcriptional protein SWT1 Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 102100025094 Transcriptional protein SWT1 Human genes 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 102000052922 Large Neutral Amino Acid-Transporter 1 Human genes 0.000 description 1
- 108091006232 SLC7A5 Proteins 0.000 description 1
- 101150006280 clt2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种液晶显示器，包括：一源极驱动电路，用于接收一数据信号及一时脉信号以输出至少一个像素信号及一第一输出信号；以及一栅极驱动电路电性耦接该源极驱动电路；其中该栅极驱动电路接收该源极驱动电路输出的该第一输出信号以输出至少一个栅极驱动信号以及一第一控制信号至该源极驱动电路。
Description
【技术领域】
本发明是有关于显示技术领域，且特别是有关于一种整合数据驱动集成电路以与门栅极驱动电路于基板上的液晶显示器。
【背景技术】
鉴于轻、薄及低辐射等优点，液晶显示器已逐渐取代阴极射线管(CRT)显示器而成为电脑屏幕及电视的主流。典型的液晶显示器通常包括玻璃基板、源极驱动器(SourceDriver)、栅极驱动器(Gate Driver)、印刷电路板及柔性电路板。源极驱动集成电路与栅极驱动集成电路设置在玻璃基板上，并通过柔性电路板与印刷电路板电性耦接。印刷电路板上设置有时序控制器，借以输出多个控制信号并通过柔性电路板传送至源极驱动集成电路与栅极驱动集成电路。近年来，由于技术的进步，将上述的源极驱动器与栅极驱动器制作在玻璃基板上已经越来越常见，一般称为system on glass。
参考图1，为了更进一步降低功率消耗，在system on glass(SOG)架构中都会搭配部分更新(Partial update)的功能，一般会使用解码器104(Decoder)实现栅极驱动电路，如此就可借由系统端给予的控制信号(控制信号的数量视面板解析度而定)来决定要开启哪一条栅极线，可以达到部分更新的功能。由于使用解码器必须由系统端端提供控制信号，在解析度的需求不断提升的状况之下，系统端所需提供的控制信号也就越多，以面板解析度148*205为例，就需要八个解码器控制信号，比起使用移位寄存器的设计只需由系统端提供两个控制信号多了不少。
因此，在解析度的需求不断上升的趋势之下，如何降低解码器控制线的数量实为本领域亟待解决的问题。
【发明内容】
本发明的目的提出一个新的液晶显示器的架构，利用数据驱动电路内原本就有的取样保持电路来产生解码器所需的控制信号，以克服解码器控制信号随解析度增加的问题。
本发明的其他目的和优点可以从本发明所揭露的技术特征中得到进一步的了解。
为达上述的一或部分或全部目的或是其他目的，本发明一实施例提出一种液晶显示器，包括：一源极驱动电路，用于接收一数据信号及一时脉信号以输出至少一个像素信号及一第一输出信号；以及一栅极驱动电路电性耦接该源极驱动电路；其中该栅极驱动电路接收该源极驱动电路输出的该第一输出信号以输出多个栅极驱动信号以及一第一控制信号至该源极驱动电路。
在本发明的一实施例中，上述的液晶显示器中该源极驱动电路接收该第一控制信号以输出该至少一像素信号，其中，该源极驱动电路包括多个频率调整电路以及多个第一取样保持电路，该多个多个取样保持电路电性耦接对应的频率调整电路并接收该数据信号、该频率调整电路的一第二输出信号以及该第一控制信号以输出该多个像素信号。
在本发明的另一实施例中，上述的液晶显示器中该栅极驱动电路包括：一控制信号产生电路电性耦接该源极驱动电路接收该第一输出信号并分别输出该第一控制信号，一第二控制信号以及一开关控制信号；一第二取样保持电路电性耦接该控制信号产生电路接收该数据信号、第二控制信号及该开关控制信号以输出一解码信号；以及一解码电路电性耦接该第二取样保持电路接收该解码信号以输出多个栅极驱动信号。
本发明再一实施例所述的液晶显示器，其中该第二取样转换电路包括：一第一暂存电路接收该数据信号并根据第二控制信号暂存该数据信号；一第二暂存电路电性耦接该第一暂存单元并根据该开关控制信号暂存该数据信号；以及一推力加强电路电性耦接具有一第一端电性耦接该第二暂存单元以及一第二端电性耦接该解码电路。
在本发明的一实施例中，所述的液晶显示器中该第一暂存电路包括：一第一开关电路接收该数据信号并根据该第二控制信号导通该第一开关；一第二开关电路电性具有一输出端与一输入端，该输入端电性耦接该第一开关电路并根据该反向的第二控制信号导通该开关电路；以及一反向电路具有一第一端与一第二端，该第一端电性耦接该第二开关电路的该输入端，该第二端电性耦接该第二开关电路的输出端。
在本发明的另一实施例中，所述的液晶显示器中该第二暂存电路包括：一第三开关电路具有一数据接收端及一数据输出端，该数据接收端接收该数据信号并根据该开关信号导通该第三开关；以及一数据锁存电路电性耦接该第三开关的数据输出端。
本发明又一实施例所述的液晶显示器，其中该第一取样保持电路包括：一第三暂存电路接收该数据信号并根据第二输出信号暂存该数据信号；一第四暂存电路电性耦接该第三暂存单元并根据第一控制信号暂存该数据信号；以及一第二推力加强电路电性耦接该第四暂存单元以输出该多个像素信号。
在本发明的一实施例中，所述的液晶显示器，其中该第三暂存电路包括：一第三开关电路接收该数据信号并根据该第二输出信号导通该第一开关；一第四开关电路电性具有一输出端与一输入端，该输入端电性耦接该第一开关电路并根据该反向的第二输出信号导通该开关电路；以及一反向电路具有一第一端与一第二端，该第一端电性耦接该第四开关电路的该输入端，该第二端电性耦接该第四开关电路的输出端。
在本发明的另一实施例中，所述的液晶显示器，其中该第四暂存电路包括：一第五开关电路具有一数据接收端及一数据输出端，该数据接收端接收该数据信号并根据该第一控制信号导通该第三开关；以及一数据锁存电路电性耦接该第五开关的数据输出端。
在本发明的另一实施例中，所述的液晶显示器，其中，该第一输出信号为该时脉信号经过至少一个该频率调整电路后的输出信号。
在本发明的另一实施例中，所述的液晶显示器，其中，该解码信号由致能转为禁能的时间早于最后一个像素信号由致能转为禁能第二时间至少一时脉信号的宽度。
本发明实施例仅需要由数据驱动电路传送一个控制信号至栅极驱动电路，再借由栅极驱动集成电路之内部的电路操作来产生多个控制信号，实现控制栅极驱动集成电路的正常运作之外并反馈控制数据驱动电路；因此可以减少由系统端所提供的控制信号线，如此控制信号线的数量不会随着解析度的增加而大幅度增加，便可达到小尺寸高解析度的需求。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1为相关技术一种液晶显示器的结构图。
图2为一实施例提出的一种液晶显示器的结构图
图3为图2所示栅极驱动电路与源极驱动电路部分放大图。
图4为另一实施例的第一取样保持电路与第二取样保持电路的电路图。
图5至图9为第一取样保持电路与第二取样保持电路的电路图运作图。
图10为解码信号输出模拟图。
图11为根据解码信号输出栅极驱动信号的模拟图。
图12A至12C为解码信号与数据转换信号输出模拟图。
【符号说明】
201：显示区
202：源极驱动电路
203：栅极驱动电路
204：基板
205：数据信号线
206：时脉信号线
207：第一取样保持电路
208：频率调整电路
209：控制信号产生电路
210：第二取样保持电路
SDI1～SDI6：数据信号
D0～D3：解码信号
HCLK：时脉信号
OUT1：第一输出信号
OUT2：第二输出信号
CTL1：第一控制信号
CTL2：第二控制信号
SW：开关控制信号
De1：第一延迟信号
De2：第二延迟信号
【具体实施方式】
参考图2与图3，本发明实施例提出的一种液晶显示器200，其包括显示区201、源极驱动电路202、栅极驱动电路203。其中，显示区201、源极驱动电路202、栅极驱动电路203设置在基板204上，该基板可为玻璃、柔性、以及金属基板。每一源极驱动电路202是用以向形成在基板204上且与其电性耦接的多条数据线(图中未显示)提供影像数据；栅极驱动集成是电性耦接该源极驱动电路用以向形成在基板204上并与其电性耦接的多条栅极线(图中未显示)循序提供栅极脉冲信号，以使电性耦接至各栅极线的薄膜晶体管(图中未显示)电性导通，该液晶显示装置201另包含一系统电路213与源极驱动电路14电性耦接并通过数据信号线SDI1～SDI6以及时脉信号线HCLK提供数据信号与时脉信号给源极驱动电路202，该栅极驱动电路203也接收该数据信号SDI1～SDI4以作为输入信号而栅极驱动电路203，其中该系统电路213可制作在基板204或者在基板204外的外部系统。
该源极驱动电路202包含频率调整电路208以及电性耦接该的多个第一取样保持电路207，该频率调整电路208可由多个除频电路或多个延迟电路串联组成在本说明书中是以延迟单元为例来说明，接收由系统电路213所提供的时脉信号并输出多个第二输出信号并由最后一级输出第一输出信号OUT1，其中，该多个第二输出信号OUT2分别输出至对应的第一取样保持电路207，而该第一输出信号输出至栅极驱动电路；该多个第一取样保持电路207接收该多个第二输出信号OUT2、数据信号SDI1～SDI6以及由栅极驱动电路所输出的第一控制信号CTL1以输出像素数据信号至该多个数据线。
该栅极驱动电路203包含控制信号产生电路209、第二取样保持电路210、位准转换电路210以及解码电路211，该控制信号产生电路209接收由该频率调整电路208所输出的该第一输出信号OUT1并分别输出第一控制信号CTL1、第二控制信号CTL2以及开关控制信号SW，第二取样电路电性耦接该信号产生电路209并接收第二控制信号CTL2、开关控制信号SW以及数据信号SDI1～SDI4以输出解码信号D0～D3，接收数据线的数量与栅极线得数量有关系，举例来说16条栅极线则需要16个栅极驱动信号因此需要四个第二取样保持电路，每一第二取样保持电路需要连接一条数据序号线作为输入信号，因此需要接收SDI1～SDI4四个数据信号，因此，若第二取样保持电路的数量为N而栅极线的数量为M，则两者的关系为M＝2N；位准转换电路212将解码信号的位准转换适于解码电路211使用的信号位准，解码电路211根据解码信号D0～SD3输出对应的栅极线驱动信号以开启对应该栅极线的像素，其中，该位准转换电路212根据不同的需求而可以选择性使用，若解码信号的位准适用于解码电路的位准则可以不需要使用位准转换电路212，反之，若解码信号的位准适用于解码电路的位准则可以不需要使用位准转换电路212。
参考图3，控制信号产生电路303包含有多个延迟电路，第一延迟电路301电性耦接频率调整电路208以接收该第一输出OUT1信号以输出第二控制信号CLT2以及第一延迟信号De1，第二延迟电路302电性耦接该第一延迟电路并接收第一延迟信号De1以输出开关控制信号SW以及第二延迟信号De2，第三延迟电路303电性耦接该第二延迟电路并接收第二延迟信号De2以输出第一控制信号CTL1。
参考图4，以一个具有16条栅极线的显示器为例，栅极驱动电路具有四个第二取样保持电路400分别电性耦接数据信号线SDI1～SDI4，每一第二取样保持电路400具有第一寄存器401电性耦接对应的数据信号线并根据第二控制信号CTL2(HSR[20])暂存对应的数据信号线所输出的数据信号，第二暂存电路402电性耦接该第一暂存单元并根据该开关控制信号SW(HSR[21])暂存该数据信号以及推力加强电路403具有一第一端电性耦接该第二暂存单元402以及一第二端电性耦接解码电路；以电性耦接数据线SDI1的第二取样保持电路为例，第一寄存器401电性耦接对应的数据信号线SDI1并根据第二控制信号CTL2(HSR[20])暂存对应的数据信号线SDI1所输出的数据信号，第二暂存电路电性402耦接该第一暂存单元401并根据该开关控制信号SW(HSR[21])暂存该数据信号以及推力加强电路403具有一第一端电性耦接该第二暂存单元402以及一第二端电性耦接解码电路以输出解码信号D0。其中，第一暂存电路401包含第一开关电路SWT1举例来说可以一个互补式金属氧化物半导体场效晶体管(Complementary Metal-Oxide Semiconductor Field Effect Transistor,CMOSFET)开关来实现，电性耦接数据信号线SDI1以接收该数据信号并根据该第二控制信号CTL2(HSR[20])导通该第一开关SWT1，第二开关电路SWT2具有一输出端与一输入端，该输入端电性耦接该第一开关电路SWT1并根据该反向的第二控制信号CTL2(XHSR[20])导通该开关电路以及一反向电路INV1举例来说可以两个反向电路串联来实现，具有一第一端与一第二端，该第一端电性耦接该第二开关电路SWT2的该输入端；该第二端电性耦接该第二开关电路SWT2的输出端，第二暂存电路包括第三开关电路SWT3以及第四开关电路SWT4，第三开关电路SWT3具有第一数据接收端以及第一数据输出端，第四开关电路SWT4具有第二数据接收端以及第二数据输出端，第一数据接收端电性耦接反向电路INV1中的第二反向电路的输出端，第二数据接收端端电性耦接反向电路INV1中的第一反向电路的输出端，并根据开关信号SW(HSR[21])导通该第三开关以及第四开关，数据锁存电路LAT1具有第三与第四反向电路，第三反向器的输出端与第四反向器的输入端电性耦接并与第一数据输出端电性耦接，第四反向器的输出端与第三反向器的输入端电性耦接电性耦接并与第二数据输出端以锁存数据信号，推力加强电路403，举例来说可以以多个反向电路串联来实现电性，耦接第一数据输出端，用以将锁存的数据输出。第一取样保持电路的结构与第二取样保持电路的结构相同，唯一不同的地方是接受的信号不同，第一取样保持电路对应第一开关电路与第二开关电路的部分是接收第一输出信号OUT1(HSR[22])来决定是否导通开关，对应第三开关电路的部分则是接收第一控制信号CTL1(HSR[20])来决定是否导通开关，为求简化将不再赘述第一取样保持电路，而开关电路并不限于仅使用开关来实现，也可使用N型金属氧化物半导体(NMOS)开关、P型金属氧化物半导体(PMOS)开关或CMOS开关。
参见图5至图9，接下来将以第一取样保持电路的第一级以及第二取样保持电路的第一级为例来说明动作原理。请参考图5，HSR17～HSR19为频率调整电路208最后三级的输出信号，HSR20(第二控制信号)、HSR21(开关控制信号)以及HSR22(第一控制信号)为控制信号产生电路209的输出信号，SDI1～SDI4为数据信号。
在T1时间周期，HSR18为高电位，HSR19～HSR22皆为低电位，第一取样保持电路第一S1、第三S3以及第四S4开关电路与第二取样保持电路的第五S5、第六S6以及第七S7开关电路皆为关闭的状态，因此第一取样保持电路的输出为上一个状态R35，第二取样保持电路的输出为上一个状态D0。
接下来，参考图6，到T2时间周期，HSR19为高电位，HSR18以及HSR20～HSR22为低电位，第一取样保持电路的第一开关电路S1导通，第二开关电路S2、第三开关电路S3以及第四开关电路S4关闭，因此读入SDI1的数据R37至A端点同时由于第三开关电路S3以及第四开关电路S4关闭因此输出端仍为R35，第二取样保持电路的第五开关电路S5关闭，第六开关电路S6导通，第七开关电路S7关闭以及第八开关电路S8关闭，因此输出仍为上一个状态D0。
请参考图7，在T3时间周期，HSR18～19为低电位，HSR20为高电位，HSR21～22为低电位，第一取样保持电路的第一开关电路S1关闭，第二开关电路S2导通，第三开关电路S3以及第四开关电路S4关闭，因此读入SDI1的数据R37被锁存在A端点由于第三开关电路S3以及第四开关电路S4关闭因此输出端仍为R35(上一个状态)，第二取样保持电路的第五开关电路S5导通，第六开关电路S6关闭，第七开关电路S7关闭以及第八开关电路S8关闭，读入SDI1的数据D0至端点B，由于第七开关电路S7以及第八开关电路S8关闭因此输出端仍为D0(上一个状态)。
参考图8，在T4时间周期，HSR18～20为低电位，HSR21为高电位，HSR22为低电位，第一取样保持电路的第一开关电路S1关闭，第二开关电路S2导通，第三开关电路S3以及第四开关电路S4关闭，因此读入SDI1的数据R37继续被锁存在A端点由于第三开关电路S3以及第四开关电路S4关闭因此输出端仍为R35(上一个状态)，第二取样保持电路的第五开关电路S5关闭，第六开关电路S6导通，第七开关电路S7以及第八开关电路S8导通，读入SDI1的数据D0由端点B输出到输出端至解码电路。
参考图9，在T5时间周期，HSR18～21为低电位，HSR22为高电位，第一取样保持电路的第一开关电路S1关闭，第二开关电路S2导通，第三开关电路S3以及第四开关电路S4导通，被锁存在A端点的数据信号R37通过开关电路S4输出至输出端，第二取样保持电路的第五开关电路S5关闭，第六开关电路S6导通，第七开关电路S7关闭以及第八开关电路S8关闭，由于第七开关电路S7以及第八开关电路S8关闭因此输出端仍为D0。在T5时段结束后，第一取样保持电路可以输出数据信号R37，而第二取样保持电路可以输出解码信号D0。
参考图10为第二取样保持电路完整的模拟信号图，SDI1～SDI4为输入信号线所输出的数据信号，第二控制信号(HSR20)与开关控制信号(HSR21)，S115～S118为解码信号D0～D3，可以看到开关控制信号HSR21每次为高电位时即可输出对应得解码信号，继续参考图11，S115～S118(D0～D3)为解码信号，GL1～GL16为栅极驱动信号，可以看到栅极驱动信号可以根据解码信号正确输出；参考图12A，为了防止栅极信号线开启和数据切换同时发生易因延迟效应而产生数据错充的问题，所以这里刻意将D0的输出变换安排在R37的输出变换之前，为了跟进一步说明截取TA与TB时间点进行放大，图12B为TA点的放大图，S114为数据信号，S115代表解码信号D0，可以看到HSR21由低电位转变为高电位而S115也跟着由低电位转变为高电位，可以看到此时S114仍维持在低电位，S115早于S114打开，因此可以避免错充的问题，再参考图12C为TB点的放大图，S114为数据信号，S115代表解码信号D0，可以看到HSR21由低电位转变为高电位而S115也跟着由高电位转变为低电位，可以看到此时S114仍维持在高电位，S115早于S114关闭，因此可以避免错充的问题。
综上所述，本发明实施例仅需要传送一个第一输出信号以及四个数据信号至栅极驱动电路，再借由栅极驱动电路内部的信号产生电路、第二取样保持电路以及解码器电路来产生多个栅极驱动信号，以实现栅极驱动电路的功能；因此可以减少由系统端所提供的控制信号线，如此控制信号线的数量不会随着解析度的增加而大幅度增加，便可达到小尺寸高解析度系统面板的需求。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (14)
1.一种液晶显示器，包括：
一源极驱动电路，用于接收一数据信号及一时脉信号以输出至少一个像素信号及一第一输出信号；以及
一栅极驱动电路电性耦接该源极驱动电路，接收该源极驱动电路输出的该第一输出信号，借由该栅极驱动电路内部的一控制信号产生电路，一第二取样保持电路以及一解码电路来产生并输出多个栅极驱动信号以及一第一控制信号，将该第一控制信号输出至该源极驱动电路。
2.如权利要求1所述的液晶显示器，其特征在于，该源极驱动电路接收该第一控制信号以输出该至少一像素信号。
3.如权利要求2所述的液晶显示器，其特征在于，该源极驱动电路包括一频率调整电路以及多个第一取样保持电路，该多个第一取样保持电路电性耦接对应的频率调整电路并接收该数据信号、该频率调整电路的一第二输出信号以及该第一控制信号以输出该多个像素信号。
4.如权利要求2所述的液晶显示器，其特征在于，
所述控制信号产生电路电性耦接该源极驱动电路接收该第一输出信号分别输出该第一控制信号，一第二控制信号以及一开关控制信号；
所述第二取样保持电路电性耦接该控制信号产生电路接收该数据信号、第二控制信号及该开关控制信号以输出一解码信号；以及
所述解码电路电性耦接该第二取样保持电路接收该解码信号以输出多个栅极驱动信号。
5.如权利要求4所述的液晶显示器，其特征在于，该控制信号产生电路包括：
一第一延迟电路接收该第一输出信号并输出该第二控制信号及一第一延迟信号；
一第二延迟电路接收该第一延迟信号并输出一第二延迟信号及该开关控制信号；以及
一第三延迟电路接收该第二延迟信号并输出该第一控制信号。
6.如权利要求5所述的液晶显示器，其特征在于，该第二取样保持电路的数量为N而该多个栅极线的数量为M，两者的关系为M＝2N，其中N，M为大于一的正整数。
7.如权利要求6所述的液晶显示器，其特征在于，该第二取样保持电路包括：
一第一暂存电路接收该数据信号并根据第二控制信号暂存该数据信号；
一第二暂存电路电性耦接该第一暂存单元并根据该开关控制信号暂存该数据信号；以及
一推力加强电路具有一第一端电性耦接该第二暂存单元以及一第二端电性耦接该解码电路。
8.如权利要求7所述的液晶显示器，其特征在于，该第一暂存电路包括：
一第一开关电路接收该数据信号并根据该第二控制信号导通一第一开关；
一第二开关电路具有一输出端与一输入端，该输入端电性耦接该第一开关电路并根据反向的第二控制信号导通该开关电路；以及
一反向电路具有一第一端与一第二端，该第一端电性耦接该第二开关电路的该输入端，该第二端电性耦接该第二开关电路的输出端。
9.如权利要求7所述的液晶显示器，其特征在于，该第二暂存电路包括：
一第三开关电路具有一数据接收端及一数据输出端，该数据接收端接收该数据信号并根据该开关信号导通一第三开关；以及
一数据锁存电路电性耦接该第三开关的数据输出端。
10.如权利要求3所述的液晶显示器，其特征在于，该第一取样保持电路包括：
一第三暂存电路接收该数据信号并根据第二输出信号暂存该数据信号；
一第四暂存电路电性耦接该第三暂存单元并根据第一控制信号暂存该数据信号；以及
一第二推力加强电路电性耦接该第四暂存单元以输出该多个像素信号。
11.如权利要求10所述的液晶显示器，其特征在于，该第三暂存电路包括：
一第三开关电路接收该数据信号并根据该第二输出信号导通一第一开关；
一第四开关电路电性具有一输出端与一输入端，该输入端电性耦接该第一开关电路并根据反向的第二输出信号导通该开关电路；以及
一反向电路具有一第一端与一第二端，该第一端电性耦接该第四开关电路的该输入端，该第二端电性耦接该第四开关电路的输出端。
12.如权利要求10所述的液晶显示器，其特征在于，该第四暂存电路包括：
一第五开关电路具有一数据接收端及一数据输出端，该数据接收端接收该数据信号并根据该第一控制信号导通一第三开关；以及
一数据锁存电路电性耦接该第五开关的数据输出端。
13.如权利要求3所述的液晶显示器，其特征在于，该第一输出信号为该时脉信号经过至少一个该频率调整电路后的输出信号。
14.如权利要求4所述的液晶显示器，其特征在于，该解码信号由致能转为禁能的时间早于最后一个像素信号由致能转为禁能第二时间至少一时脉信号的宽度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105100052 | 2016-01-04 | ||
| TW105100052A TWI587274B (zh) | 2016-01-04 | 2016-01-04 | 液晶顯示器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105551451A CN105551451A (zh) | 2016-05-04 |
| CN105551451B true CN105551451B (zh) | 2018-07-17 |
Family
ID=55830603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610135803.7A Active CN105551451B (zh) | 2016-01-04 | 2016-03-10 | 液晶显示器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105551451B (zh) |
| TW (1) | TWI587274B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109215592B (zh) * | 2018-09-26 | 2020-10-16 | 惠科股份有限公司 | 显示面板的驱动方法、装置及显示装置 |
| CN109920362B (zh) * | 2019-04-16 | 2021-04-30 | 京东方科技集团股份有限公司 | 数据锁存单元及驱动方法、数据锁存器及驱动方法、显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4826073B2 (ja) * | 2004-08-05 | 2011-11-30 | 日本電気株式会社 | 差動増幅器、及びそれを用いた表示装置のデータドライバ |
| KR20070065701A (ko) * | 2005-12-20 | 2007-06-25 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US8115727B2 (en) * | 2006-05-25 | 2012-02-14 | Chimei Innolux Corporation | System for displaying image |
| KR101650779B1 (ko) * | 2010-02-01 | 2016-08-25 | 삼성전자주식회사 | 단일 칩 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 시스템 |
| KR101333519B1 (ko) * | 2012-04-30 | 2013-11-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동 방법 |
| TWI463456B (zh) * | 2012-05-10 | 2014-12-01 | Himax Tech Ltd | 源極驅動器與顯示裝置 |
| JP6037327B2 (ja) * | 2012-09-24 | 2016-12-07 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| TWI483196B (zh) * | 2012-10-31 | 2015-05-01 | Sitronix Technology Corp | Decode scan drive |
| US9466252B2 (en) * | 2013-09-10 | 2016-10-11 | Innolux Corporation | Partial scanning gate driver and liquid crystal display using the same |
-
2016
- 2016-01-04 TW TW105100052A patent/TWI587274B/zh active
- 2016-03-10 CN CN201610135803.7A patent/CN105551451B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI587274B (zh) | 2017-06-11 |
| CN105551451A (zh) | 2016-05-04 |
| TW201725574A (zh) | 2017-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102592559B (zh) | 显示面板及其中的栅极驱动器 | |
| CN100397446C (zh) | 脉冲输出电路、移位寄存器和显示器件 | |
| CN101320171B (zh) | 液晶显示器及改善其关机残影的方法 | |
| CN105489189B (zh) | 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置 | |
| CN106847201B (zh) | 选通驱动电路和使用该选通驱动电路的显示装置 | |
| US20180301100A1 (en) | Display device, gate driving circuit and gate driving unit | |
| CN105206246A (zh) | 扫描驱动电路及具有该电路的液晶显示装置 | |
| CN104766586A (zh) | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 | |
| CN104008738B (zh) | 显示面板与栅极驱动器 | |
| CN105374331A (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
| CN106652901B (zh) | 驱动电路及使用其的显示装置 | |
| CN102201192B (zh) | 电平移位电路、数据驱动器及显示装置 | |
| CN101826309B (zh) | 具有消除关机残影功能的液晶显示器 | |
| CN105390086A (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
| CN101510398A (zh) | 源极驱动电路 | |
| CN105976778B (zh) | 液晶显示面板的数据驱动系统 | |
| CN110322847A (zh) | 栅极驱动电路、显示装置及驱动方法 | |
| CN110782940A (zh) | 移位寄存单元、栅极驱动电路、阵列基板及显示装置 | |
| CN105551451B (zh) | 液晶显示器 | |
| CN112309322B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| CN101533598A (zh) | 显示器的源极驱动集成电路架构 | |
| CN105321492A (zh) | 栅极驱动基板和使用栅极驱动基板的液晶显示器 | |
| CN101276562A (zh) | 显示驱动电路和用于控制其信号的方法 | |
| CN108564980A (zh) | 移位寄存单元及其驱动方法、栅极驱动电路和显示装置 | |
| CN103050104B (zh) | 解码扫描驱动装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |