TWI587274B

TWI587274B - 液晶顯示器

Info

Publication number: TWI587274B
Application number: TW105100052A
Authority: TW
Inventors: 廖偉見; 莊銘宏
Original assignee: 友達光電股份有限公司
Priority date: 2016-01-04
Filing date: 2016-01-04
Publication date: 2017-06-11
Also published as: CN105551451B; CN105551451A; TW201725574A

Description

液晶顯示器

本發明是有關於顯示技術領域，且特別是有關於一種整合資料驅動積體電路以及閘極驅動電路於基板上的液晶顯示器。

鑑於輕、薄及低輻射等優點，液晶顯示器已逐漸取代陰極射線管(CRT)顯示器而成為電腦螢幕及電視之主流。典型之液晶顯示器通常包括玻璃基板、源極驅動器(Source Driver)、閘極驅動器(Gate Driver)、印刷電路板及軟性電路板。源極驅動積體電路與閘極驅動積體電路設置在玻璃基板上，並透過軟性電路板與印刷電路板電性耦接。印刷電路板上設置有時序控制器，藉以輸出多個控制訊號並透過軟性電路板傳送至源極驅動積體電路與閘極驅動積體電路。近年來，由於技術的進步，將上述的源極驅動器與閘極驅動器製作在玻璃基板上已經越來越常見，一般稱爲system on glass。

參考圖1，爲了更進一步降低功率消耗，在system on glass(SOG)架構中都會搭配部分更新（Partial update）的功能，一般會使用解碼器104（Decoder）實現閘極驅動電路，如此就可藉由系統端給予的控制訊號(控制訊號的數量視面板解析度而定)來決定要開啟哪一條閘極線，可以達到部分更新的功能。由於使用解碼器必須由系統端端提供控制訊號，在解析度的需求不斷提升的狀況之下，系統端所需提供的控制訊號也就越多，以面板解析度148*205爲例，就需要八個解碼器控制訊號，比起使用移位暫存器的設計只需由系統端提供兩個控制訊號多了不少。

因此，在解析度的需求不斷上升的趨勢之下，如何降低解碼器控制線的數量實爲本領域亟待解決的問題。

本發明的目的提出一個新的液晶顯示器的架構，利用資料驅動電路內原本就有的取樣保持電路來產生解碼器所需的控制訊號，以克服解碼器控制訊號隨解析度增加的問題。

本發明的其他目的和優點可以從本發明所揭露的技術特徵中得到進一步的瞭解。

為達上述之一或部份或全部目的或是其他目的，本發明一實施例提出一種液晶顯示器，包括：一源極驅動電路，用於接收一資料訊號及一時脈訊號以輸出至少一個畫素訊號及一第一輸出訊號；以及一閘極驅動電路電性耦接該源極驅動電路；其中該閘極驅動電路接收該源極驅動電路輸出的該第一輸出訊號以輸出複數個閘極驅動訊號以及一第一控制訊號至該源極驅動電路。

在本發明的一實施例中，上述之液晶顯示器中該源極驅動電路接收該第一控制訊號以輸出該至少一畫素訊號，其中該源極驅動電路包括複數個頻率調整電路以及複數個第一取樣保持電路，該些複數個取樣保持電路電性耦接對應的頻率調整電路並接收該資料訊號、該頻率調整電路的一第二輸出訊號以及該第一控制訊號以輸出該些畫素訊號。

在本發明的另一實施例中，上述之液晶顯示器中該閘極驅動電路包括：一控制訊號產生電路電性耦接該源極驅動電路接收該第一輸出訊號並分別輸出該第一控制訊號，一第二控制訊號以及一開關控制訊號；一第二取樣保持電路電性耦接該控制訊號產生電路接收該資料訊號、第二控制訊號及該開關控制訊號以輸出一解碼訊號；以及一解碼電路電性耦接該第二取樣保持電路接收該解碼訊號以輸出複數個閘極驅動訊號。

本發明再一實施例所述之液晶顯示器，其中該第二取樣轉換電路包括：一第一暫存電路接收該資料訊號並根據第二控制訊號暫存該資料訊號；一第二暫存電路電性耦接該第一暫存單元並根據該開關控制訊號暫存該資料訊號；以及一推力加強電路電性耦接具有一第一端電性耦接該第二暫存單元以及一第二端電性耦接該解碼電路。

在本發明的一實施例中，所述之液晶顯示器中該第一暫存電路包括：一第一開關電路接收該資料訊號並根據該第二控制訊號導通該第一開關；一第二開關電路電性具有一輸出端與一輸入端，該輸入端電性耦接該第一開關電路並根據該反向的第二控制訊號導通該開關電路；以及一反向電路具有一第一端與一第二端，該第一端電性耦接該第二開關電路的該輸入端，該第二端電性耦接該第二開關電路的輸出端。

在本發明的另一實施例中，所述之液晶顯示器中該第二暫存電路包括：一第三開關電路具有一資料接收端及一資料輸出端，該資料接收端接收該資料訊號並根據該開關訊號導通該第三開關；以及一資料鎖存電路電性耦接該第三開關的資料輸出端。

本發明又一實施例所述之液晶顯示器，其中該第一取樣保持電路包括：一第三暫存電路接收該資料訊號並根據第二輸出訊號暫存該資料訊號；一第四暫存電路電性耦接該第三暫存單元並根據第一控制訊號暫存該資料訊號；以及一第二推力加強電路電性耦接該第四暫存單元以輸出該些畫素訊號。

在本發明的一實施例中，所述之液晶顯示器，其中該第三暫存電路包括：一第三開關電路接收該資料訊號並根據該第二輸出訊號導通該第一開關；一第四開關電路電性具有一輸出端與一輸入端，該輸入端電性耦接該第一開關電路並根據該反向的第二輸出訊號導通該開關電路；以及一反向電路具有一第一端與一第二端，該第一端電性耦接該第四開關電路的該輸入端，該第二端電性耦接該第四開關電路的輸出端。

在本發明的另一實施例中，所述之液晶顯示器，其中該第四暫存電路包括：一第五開關電路具有一資料接收端及一資料輸出端，該資料接收端接收該資料訊號並根據該第一控制訊號導通該第三開關；以及一資料鎖存電路電性耦接該第五開關的資料輸出端。

在本發明的另一實施例中，所述之液晶顯示器，其中該第一輸出訊號爲該時脈訊號經過至少一個該頻率調整電路後的輸出訊號。

在本發明的另一實施例中，所述之液晶顯示器，其中該解碼訊號由致能轉爲禁能的時間早於最後一個畫素訊號由致能轉爲禁能第二時間至少一時脈訊號的寬度。

本發明實施例僅需要由資料驅動電路傳送一個控制訊號至閘極驅動電路，再藉由閘極驅動積體電路之內部的電路操作來產生多個控制訊號，實現控制閘極驅動積體電路之正常運作之外並回授控制資料驅動電路；因此可以減少由系統端所提供的控制訊號線，如此控制訊號線的數量不會隨着解析度的增加而大幅度增加，便可達到小尺寸高解析度的需求。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

參考圖2與圖3，本發明實施例提出的一種液晶顯示器200，其包括顯示區201、源極源極驅動電路202、閘極驅動電路203。其中，顯示區201、源極驅動電路202、閘極驅動電路203設置在基板204上，該基板可為玻璃、軟性、以及金屬基板。每一源極驅動電路202係用以向形成在基板204上且與其電性耦接的多條資料線(圖中未顯示)提供影像資料；閘極驅動積體係電性耦接該源極驅動電路用以向形成在基板204上並與其電性耦接的多條閘極線(圖中未顯示)循序提供閘極脈衝訊號，以使電性耦接至各閘極線之薄膜電晶體(圖中未顯示)電性導通，該液晶顯示器200另包含一系統電路213與源極驅動電路202電性耦接並透過資料訊號線SDI1~SDI6以及時脈訊號線HCLK提供資料訊號與時脈訊號給源極驅動電路202，該閘極驅動電路203也接收該資料訊號SDI1~SDI4以作為輸入訊號而閘極驅動電路203，其中該系統電路213可製作在基板204或者在基板204外的外部系統。

該源極驅動電路202包含頻率調整電路208以及電性耦接該的複數個第一取樣保持電路207，該頻率調整電路208可由多個除頻電路或多個延遲電路串聯組成在本說明書中是以延遲單元為例來說明，接收由系統電路213所提供的時脈訊號並輸出多個第二輸出訊號並由最後一級輸出第一輸出訊號OUT1，其中該多個第二輸出訊號OUT2分別輸出至對應的第一取樣保持電路207，而該第一輸出訊號輸出至閘極驅動電路；該複數個第一取樣保持電路207接收該多個第二輸出訊號OUT2、資料訊號SDI1~SDI6以及由閘極驅動電路所輸出的第一控制訊號CTL1以輸出畫素資料訊號至該些資料線。

該閘極驅動電路203包含控制訊號產生電路209、第二取樣保持電路210、位準轉換電路212以及解碼電路211，該控制訊號產生電路209接收由該頻率調整電路208所輸出的該第一輸出訊號OUT1並分別輸出第一控制訊號CTL1、第二控制訊號CTL2以及開關控制訊號SW，第二取樣電路電性耦接該控制訊號產生電路209並接收第二控制訊號CTL2、開關控制訊號SW以及資料訊號SDI1~SDI4以輸出解碼訊號D0~D3，接收資料線的數量與閘極線得數量有關係，舉例來說16條閘極線則需要16個閘極驅動訊號因此需要四個第二取樣保持電路，每一第二取樣保持電路需要連接一條資料序號線作為輸入訊號，因此需要接收SDI1~SDI4四個資料訊號，因此，若第二取樣保持電路的數量為N而閘極線的數量為M，則兩者的關係為M=2^N；位準轉換電路212將解碼訊號的位準轉換適於解碼電路211使用的訊號位準，解碼電路211根據解碼訊號D0~SD3輸出對應的閘極線驅動訊號以開啟對應該閘極線的畫素，其中該位準轉換電路212根據不同的需求而可以選擇性使用，若解碼訊號的位準適用於解碼電路的位準則可以不需要使用位準轉換電路212，反之，若解碼訊號的位準適用於解碼電路的位準則可以不需要使用位準轉換電路212。

參考圖3，控制訊號產生電路304包含有多個延遲電路，第一延遲電路301電性耦接頻率調整電路208以接收該第一輸出OUT1訊號以輸出第二控制訊號CLT2以及第一延遲訊號De1，第二延遲電路302電性耦接該第一延遲電路並接收第一延遲訊號De1以輸出開關控制訊號SW以及第二延遲訊號De2，第三延遲電路303電性耦接該第二延遲電路並接收第二延遲訊號De2以輸出第一控制訊號CTL1。

參考圖4，以一個具有16條閘極線的顯示器為例，閘極驅動電路具有四個第二取樣保持電路400分別電性耦接資料訊號線SDI1~SDI4，每一第二取樣保持電路400具有第一暫存電路401電性耦接對應的資料訊號線並根據第二控制訊號CTL2(HSR[20])暫存對應的資料訊號線所輸出的資料訊號，第二暫存電路402電性耦接該第一暫存單元並根據該開關控制訊號SW(HSR[21])暫存該資料訊號以及推力加強電路403具有一第一端電性耦接該第二暫存電路402以及一第二端電性耦接解碼電路；以電性耦接資料線SDI1的第二取樣保持電路為例，第一暫存器401 電性耦接對應的資料訊號線SDI1並根據第二控制訊號CTL2(HSR[20])暫存對應的資料訊號線SDI1所輸出的資料訊號，第二暫存電路402電性耦接該第一暫存電路401並根據該開關控制訊號SW(HSR[21])暫存該資料訊號以及推力加強電路403具有一第一端電性耦接該第二暫存電路402以及一第二端電性耦接解碼電路以輸出解碼訊號D0。其中，第一暫存電路401包含第一開關電路SWT1舉例來說可以一個互補式金屬氧化物半導體場效電晶體(Complementary Metal-Oxide Semiconductor Field Effect Transistor,CMOSFET)開關來實現，電性耦接資料訊號線SDI1以接收該資料訊號並根據該第二控制訊號CTL2(HSR[20])導通該第一開關SWT1，第二開關電路SWT2具有一輸出端與一輸入端，該輸入端電性耦接該第一開關電路SWT1並根據該反向的第二控制訊號CTL2(XHSR[20])導通該開關電路以及一反向電路INV1舉例來說可以兩個反向電路串聯來實現，具有一第一端與一第二端，該第一端電性耦接該第二開關電路SWT2的該輸入端；該第二端電性耦接該第二開關電路SWT2的輸出端，第二暫存電路包括第三開關電路SWT3以及第四開關電路SWT4，第三開關電路SWT3具有第一資料接收端以及第一資料輸出端，第四開關電路SWT4具有第二資料接收端以及第二資料輸出端，第一資料接收端電性耦接反向電路INV1中的第二反向電路的輸出端，第二資料接收端端電性耦接反向電路INV1中的第一反向電路的輸出端，並根據開關訊號SW(HSR[21])導通該第三開關以及第四開關，資料鎖存電路LAT1具有第三與第四反向電路，第三反向器的輸出端與第四反向器的輸入端電性耦接並與第一資料輸出端電性耦接，第四反向器的輸出端與第三反向器的輸入端電性耦接電性耦接並與第二資料輸出端以鎖存資料訊號，推力加強電路403，舉例來說可以以多個反向電路串聯來實現電性，耦接第一資料輸出端，用以將鎖存的資料輸出。第一取樣保持電路的結構與第二取樣保持電路的結構相同，唯一不同的地方是接受的訊號不同，第一取樣保持電路對應第一開關電路與第二開關電路的部分是接收第一輸出訊號OUT1（HSR[22]）來決定是否導通開關，對應第三開關電路的部分則是接收第一控制訊號CTL1（HSR[20]）來決定是否導通開關，爲求簡化將不再贅述第一取樣保持電路，而開關電路並不限於僅使用開關來實現，也可使用N型金屬氧化物半導體(NMOS)開關、P型金屬氧化物半導體(PMOS)開關或CMOS開關。

參見圖5至圖9，接下來將以第一取樣保持電路的第一級以及第二取樣保持電路的第一級爲例來說明動作原理。請參考圖5，HSR17~HSR19爲頻率調整電路208最後三級的輸出訊號，HSR20（第二控制訊號）、HSR21（開關控制訊號）以及HSR22（第一控制訊號）爲控制訊號產生電路209的輸出訊號，SDI1～SDI4爲資料訊號。

在T1時間週期，HSR18爲高準位，HSR19～HSR22皆爲低準位，第一取樣保持電路第一S1、第三S3以及第四S4開關電路與第二取樣保持電路的第五S5、第六S6以及第七S7開關電路皆爲關閉的狀態，因此第一取樣保持電路的輸出爲上一個狀態R35，第二取樣保持電路的輸出爲上一個狀態D0。

接下來，參考圖6，到T2時間週期，HSR19爲高準位，HSR18以及HSR20～HSR22爲低準位，第一取樣保持電路的第一開關電路S1導通，第二開關電路S2、第三開關電路S3以及第四開關電路S4關閉，因此讀入SDI1的資料R37至A端點同時由於第三開關電路S3以及第四開關電路S4關閉因此輸出端仍爲R35，第二取樣保持電路的第五開關電路S5關閉，第六開關電路S6導通，第七開關電路S7關閉以及第八開關電路S8關閉，因此輸出仍爲上一個狀態D0。

請參考圖7，在T3時間週期，HSR18～19爲低準位，HSR20爲高準位，HSR21～22爲低準位，第一取樣保持電路的第一開關電路S1關閉，第二開關電路S2導通，第三開關電路S3以及第四開關電路S4關閉，因此讀入SDI1的資料R37被鎖存在A端點由於第三開關電路S3以及第四開關電路S4關閉因此輸出端仍爲R35（上一個狀態），第二取樣保持電路的第五開關電路S5導通，第六開關電路S6關閉，第七開關電路S7關閉以及第八開關電路S8關閉，讀入SDI1的資料D0至端點B，由於第七開關電路S7以及第八開關電路S8關閉因此輸出端仍爲D0（上一個狀態）。

參考圖8，在T4時間週期，HSR18～20爲低準位，HSR21爲高準位，HSR22爲低準位，第一取樣保持電路的第一開關電路S1關閉，第二開關電路S2導通，第三開關電路S3以及第四開關電路S4關閉，因此讀入SDI1的資料R37繼續被鎖存在A端點由於第三開關電路S3以及第四開關電路S4關閉因此輸出端仍爲R35（上一個狀態），第二取樣保持電路的第五開關電路S5關閉，第六開關電路S6導通，第七開關電路S7以及第八開關電路S8導通，讀入SDI1的資料D0由端點B輸出到輸出端至解碼電路。

參考圖9，在T5時間週期，HSR18～21爲低準位，HSR22爲高準位，第一取樣保持電路的第一開關電路S1關閉，第二開關電路S2導通，第三開關電路S3以及第四開關電路S4導通，被鎖存在A端點的資料訊號R37通過開關電路S4輸出至輸出端，第二取樣保持電路的第五開關電路S5關閉，第六開關電路S6導通，第七開關電路S7關閉以及第八開關電路S8關閉，由於第七開關電路S7以及第八開關電路S8關閉因此輸出端仍爲D0。在T5時段結束後，第一取樣保持電路可以輸出資料訊號R37，而第二取樣保持電路可以輸出解碼訊號D0。

參考圖10爲第二取樣保持電路完整的模擬訊號圖，SDI1～SDI4爲輸入訊號線所輸出的資料訊號，第二控制訊號（HSR20）與開關控制訊號（HSR21），S115～S118爲解碼訊號D0～D3，可以看到開關控制訊號HSR21每次爲高準位時即可輸出對應得解碼訊號，繼續參考圖11，S115～S118（D0～D3）爲解碼訊號，GL1～GL16爲閘極驅動訊號，可以看到閘極驅動訊號可以根據解碼訊號正確輸出；參考圖12A，為了防止閘極訊號線開啟和資料切換同時發生易因延遲效應而產生資料錯充的問題，所以這裡刻意將D0的輸出變換安排在R37的輸出變換之前，爲了跟進一步說明截取TA與TB時間點進行放大，圖12B爲TA點的放大圖，S114爲資料訊號，S115代表解碼訊號D0，可以看到HSR21由低準位轉變爲高準位而S115也跟着由低準位轉變爲高準位，可以看到此時S114仍維持在低準位，S115早於S114打開，因此可以避免錯充的問題，再參考圖12C爲TB點的放大圖，S114爲資料訊號，S115代表解碼訊號D0，可以看到HSR21由低準位轉變爲高準位而S115也跟着由高準位轉變爲低準位，可以看到此時S114仍維持在高準位，S115早於S114關閉，因此可以避免錯充的問題。

綜上所述，本發明實施例僅需要傳送一個第一輸出訊號以及四個資料訊號至閘極驅動電路，再藉由閘極驅動電路內部的訊號產生電路、第二取樣保持電路以及解碼器電路來產生多個閘極驅動訊號，以實現閘極驅動電路的功能；因此可以減少由系統端所提供的控制訊號線，如此控制訊號線的數量不會隨着解析度的增加而大幅度增加，便可達到小尺寸高解析度系統面板的需求。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

201‧‧‧顯示區

202‧‧‧源極驅動電路

203‧‧‧閘極驅動電路

204‧‧‧基板

205‧‧‧資料訊號線

206‧‧‧時脈訊號線

207‧‧‧第一取樣保持電路

208‧‧‧頻率調整電路

209‧‧‧控制訊號產生電路

210‧‧‧第二取樣保持電路

SDI1～SDI6‧‧‧資料訊號

D0～D3‧‧‧解碼訊號

HCLK‧‧‧時脈訊號

OUT1‧‧‧第一輸出訊號

OUT2‧‧‧第二輸出訊號

CTL1‧‧‧第一控制訊號

CTL2‧‧‧第二控制訊號

SW‧‧‧開關控制訊號

De1‧‧‧第一延遲訊號

De2‧‧‧第二延遲訊號

圖1為相關技術一種液晶顯示器之結構圖。圖2爲一實施例提出的一種液晶顯示器之結構圖圖3為圖2所示閘極驅動電路與源極驅動電路部分放大圖。圖4為另一實施例之第一取樣保持電路與第二取樣保持電路的電路圖。圖5至圖9爲第一取樣保持電路與第二取樣保持電路的電路圖運作圖。圖10爲解碼訊號輸出模擬圖。圖11爲根據解碼訊號輸出閘極驅動訊號的模擬圖。圖12A至12C爲解碼訊號與資料轉換訊號輸出模擬圖。