CN105514091A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN105514091A
CN105514091A CN201410486996.1A CN201410486996A CN105514091A CN 105514091 A CN105514091 A CN 105514091A CN 201410486996 A CN201410486996 A CN 201410486996A CN 105514091 A CN105514091 A CN 105514091A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor substrate
ion implanted
type ion
implanted region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410486996.1A
Other languages
English (en)
Other versions
CN105514091B (zh
Inventor
殷登平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410486996.1A priority Critical patent/CN105514091B/zh
Priority to US14/849,589 priority patent/US10062687B2/en
Publication of CN105514091A publication Critical patent/CN105514091A/zh
Application granted granted Critical
Publication of CN105514091B publication Critical patent/CN105514091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件包括半导体衬底、位于所述半导体衬底上的层间介电层和位于所述层间介电层上的电容，还包括位于所述半导体衬底内且位于所述电容下方的由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分。本发明的半导体器件由于包括设置于电容下方的PN结二极管，因此可以防止来自半导体衬底的噪声进入电容，提高半导体器件的抗噪声能力。本发明的制造方法用于制造上述半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置包括上述半导体器件，因而同样具有上述优点。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
在半导体技术领域中，电容是集成电路的重要组成单元之一。其中，MOM(metal-oxide-metal；金属-氧化物-金属)电容由于具有可以与铜互联结构一起实现且电容密度较高等优点，在很多半导体器件的制造中得到了广泛应用。例如：现有的CMOS图像传感器(CIS)逻辑电路中就采用了MOM电容结构。
现有的一种半导体器件的MOM电容及相关部分的结构的剖视图如图1A所示，该半导体器件包括半导体衬底100和位于半导体衬底100上的MOM电容106，其中，MOM电容106设置于位于半导体衬底100内的浅沟槽隔离(STI)102的上方，MOM电容106包括层叠的梳状的第一金属层M1、第二金属层M2和第三金属层M3，第一金属层M1与第二金属层M2之间以及第二金属层M2与第三金属层M3之间为金属间介电层。其中，在半导体衬底100内形成有位于浅沟槽隔离102下方的P阱101，位于P阱101的外围的P+离子注入区103通过位于层间介电层(ILD)104内的接触孔(CT)105与第一金属层M1相连。
在现有技术中，采用上述结构的半导体器件通常存在如下技术问题：当半导体衬底100为P型衬底时，来自半导体衬底的噪声(noise)对MOM电容以及金属层与P阱间的电容会造成很大的影响。其中，来自基板的噪声的作用原理如图1B所示，当半导体衬底100为P型衬底时，来自半导体衬底100的噪声可以沿着半导体衬底100、P阱101、P+离子注入区103、接触孔105构成的通道传导至第一金属层M1(如图1B中箭头所示)，因此，来自半导体衬底的噪声将传导入MOM电容以及其他包括第一金属层M1或与第一金属层M1相连的电容。实践表明，来自半导体衬底的噪声给MOM电容带来的负面影响非常大。当该半导体器件除MOM电容外还包括其他组件(例如：逻辑电路)时，该来自P型半导体衬底的噪声还会对其他组件造成不良影响。例如，在包括上述MOM电容结构的CIS逻辑电路中，该来自P型半导体衬底的噪声会造成CIS的闪烁噪声(flickernoise)、固定图案噪声(FixedPatternnoise)以及临时噪声(Tempnoise)的增加，严重影响器件的性能。
由此可见，采用现有技术中的上述结构的半导体器件，来自P型半导体衬底的噪声会进入位于半导体衬底上方的电容，从而造成不良影响。因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
发明内容
针对现有技术的不足，本发明提出一种半导体器件及其制造方法和电子装置，该半导体器件可以防止来自半导体衬底的噪声进入位于半导体衬底上方的电容。
本发明的一个实施例提供一种半导体器件，包括半导体衬底、位于所述半导体衬底上的层间介电层和位于所述层间介电层上的电容，还包括位于所述半导体衬底内且位于所述电容下方的由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分。
可选地，所述电容为MOM电容，其包括层叠的第一金属层、第二金属层和第三金属层，其中所述第一金属层与所述第二金属层之间以及所述第二金属层与所述第三金属层之间为金属间介电层。
可选地，所述P型离子注入区通过位于所述层间介电层内的接触孔与所述第一金属层相连。
可选地，所述电容在所述半导体衬底的上表面的投影完全落入所述P型离子注入区所在的区域。
可选地，形成所述N阱的工艺条件包括：注入的离子为砷，注入能量为300Kev，注入剂量为2.6E12，注入角度为7°。
可选地，形成所述P型离子注入区的工艺条件包括：注入的离子为硼，注入能量为30Kev，注入剂量为1E12，注入角度为0°。
可选地，所述半导体器件还包括CMOS图像传感器，其中，所述CMOS图像传感器包括光电二极管，所述光电二极管包括位于半导体衬底内的P型区和N型区，所述N阱与所述光电二极管的N型区的材料相同，所述P型离子注入区与所述光电二极管的P型区的材料相同。
可选地，所述半导体器件包括CMOS图像传感器，其中所述PN结二极管为所述CMOS图像传感器的光电二极管。
本发明的又一个实施例提供一种半导体器件的制造方法，所述方法包括：
步骤S101：提供半导体衬底，在所述半导体衬底内形成由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分；
步骤S102：形成位于所述半导体衬底上的层间介电层以及位于所述层间介电层内的接触孔；
步骤S103：在所述层间介电层上形成位于所述PN结二极管上方的电容。
可选地，在所述步骤S103中，形成的所述电容为MOM电容，所述MOM电容包括层叠的第一金属层、第二金属层和第三金属层，其中所述第一金属层与所述第二金属层之间以及所述第二金属层与所述第三金属层之间为金属间介电层。
可选地，在所述步骤S102中，形成的所述接触孔位于所述P型离子注入区的上方并与所述P型离子注入区相连；并且，在所述步骤S103中，形成的所述第一金属层通过所述接触孔与所述P型离子注入区相连。
可选地，在所述步骤S103中，形成的所述电容在所述半导体衬底的上表面的投影完全落入所述P型离子注入区所在的区域。
可选地，在所述步骤S101中，形成所述N阱的工艺条件包括：注入的离子为砷，注入能量为300Kev，注入剂量为2.6E12，注入角度为7°。
可选地，在所述步骤S101中，形成所述P型离子注入区的工艺条件包括：注入的离子为硼，注入能量为30Kev，注入剂量为1E12，注入角度为0°。
可选地，所述半导体器件还包括CMOS图像传感器，其中，所述CMOS图像传感器包括光电二极管，所述光电二极管包括位于半导体衬底内的P型区和N型区，所述N阱与所述光电二极管的N型区在同一工艺中制造，所述P型离子注入区与所述光电二极管的P型区在同一工艺中制造。
可选地，所述半导体器件包括CMOS图像传感器，其中所述PN结二极管为所述CMOS图像传感器的光电二极管。
本发明的再一个实施例提供一种电子装置，其包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括半导体衬底、位于所述半导体衬底上的层间介电层和位于所述层间介电层上的电容，还包括位于所述半导体衬底内且位于所述电容下方的由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分
本发明的半导体器件，由于包括设置于电容下方的由N阱与P型离子注入区构成的PN结二极管，因此可以防止来自半导体衬底的噪声进入电容，从而提高整个半导体器件的抗噪声能力。本发明的半导体器件的制造方法用于制造上述半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置包括上述的半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为现有技术中的一种半导体器件的MOM电容及相关部分的结构的剖视图；
图1B为现有技术中的半导体器件中来自P型半导体衬底的噪声对MOM电容产生影响的原理图；
图2为本发明实施例一的半导体器件的一种剖视图；
图3A、图3B和图3C为本发明实施例二的半导体器件的制造方法的相关步骤形成的结构的剖视图；
图4为本发明实施例二的半导体器件的制造方法的一种流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面参照图2来介绍本发明实施例的半导体器件。其中，图2为本发明实施例的半导体器件的一种剖视图。
本发明实施例的半导体器件，如图2所示，包括半导体衬底200、位于半导体衬底200上的层间介电层(ILD)203和位于层间介电层203上的MOM电容205。其中，MOM电容205的具体结构可以采用现有技术中的各种可行的MOM电容的结构，在此并不进行限制。示例性地，MOM电容205包括层叠的第一金属层M1、第二金属层M2和第三金属层M3，其中，第一金属层M1与第二金属层M2之间以及第二金属层M2与第三金属层M3之间为金属间介电层。
本发明实施例的半导体器件还包括位于半导体衬底200内且位于MOM电容205下方的由P型离子注入区202和N阱201构成的PN结二极管2012，其中，N阱201位于P型离子注入区202的下方并包围P型离子注入区202位于半导体衬底200内的部分，如图2所示。其中，PN结二极管2012的P型离子注入区202通过位于层间介电层203内的接触孔(CT)204与第一金属层M1相连。
其中，半导体衬底200可以为P型衬底或N型衬底。P型离子注入区202可以为P+注入区。
参照图2可以发现，对于本发明实施例的半导体器件，无论半导体衬底200为P型衬底还是N型衬底，N阱201与P型离子注入区202构成的PN结二极管形成的相对噪声进入方向呈反向的PN结均可以对来自半导体衬底200的噪声起到阻挡作用，从而防止噪声进入MOM电容205。
其中，可以通过调整设计方案使MOM电容205在半导体衬底200的上表面的投影完全落入P型离子注入区202所在的区域。这一设计可以更好地防止来自半导体衬底200的噪声进入MOM电容205。
在一个具体示例中，形成N阱201的工艺条件为：注入的离子为砷(As)，注入能量为300Kev，注入剂量为2.6E12，所采用的注入角度(指离子束与衬底法线的夹角)为7°。进一步地，在注入过程中半导体衬底(即，硅片)的旋转(Rotation)次数为4次。其中，旋转(Rotation)是在大角度注入时，为避免阴影效应，半导体衬底边注入边进行自转，例如一次转90度，转4次。
形成P型离子注入区202的工艺条件为：注入的离子为硼(B)，例如可以采用BF2作为离子源，注入能量为30Kev，注入剂量为1E12，所采用的注入角度(指离子束与衬底法线的夹角)为0°(即采用垂直注入的方式)。
其中，通过采用上述的形成N阱201的工艺条件可以形成大的深N阱，通过采用上述的形成P型离子注入区202的工艺条件可以形成小的P型注入区。
在另一个具体示例中，本发明的半导体器件为包括CMOS图像传感器(CIS)的半导体器件。本领域的技术人员均知晓，现有的包括CIS的半导体器件通常包括设置于不同区域的MOM电容和CIS电路，其中CIS电路包括晶体管(通常为MOS晶体管)和光电二极管(PD)，例如钉扎二极管(Pinneddiode)，而光电二极管通常包括位于半导体衬底内的P型区和N型区。在本发明实施例的半导体器件的一个实现方式中，位于MOM电容205下方的由P型离子注入区202和N阱201构成的PN结二极管2012与CIS电路的光电二极管(PD)在同一工艺中实现，具体地，N阱201与光电二极管的N型区在同一工艺中制造，P型离子注入区202与光电二极管的P型区在同一工艺中制造。也就是说，N阱201与光电二极管的N型区的材料相同，P型离子注入区202与光电二极管的P型区的材料相同。采用这一方案，可以避免因制造PN结二极管2012而额外增加工艺。在本发明实施例的半导体器件的另一个实现方式中，将位于MOM电容205下方的由P型离子注入区202和N阱201构成的PN结二极管2012作为CIS电路的光电二极管(PD)使用。采用这一方案，不需要改变MOM电容的结构，仅仅在MOM电容的下方设置一个大尺寸的光电二极管。显然，这一方案将MOM电容与CIS电路的光电二极管集成在同一区域，不仅可以同时发挥光电二极管的作用和防止来自半导体衬底的噪声的作用，而且可以减小半导体器件的面积，有利于半导体器件的小型化。
本发明实施例的半导体器件，还可以包括电阻等其他组件，在此并不进行限定。此外，在本发明实施例中，也可以将MOM电容206替换为其他类型的电容，例如替换为由有源区、多晶硅和金属的叠层结构形成的电容(AA/Poly/metalstackcapacitance)。当将MOM电容替换为其他结构的电容后，PN结二极管2012仍可以起到防止噪声进入电容结构的作用。
本发明实施例的半导体器件，由于包括设置于电容下方的由N阱与P型离子注入区构成的PN结二极管，因此可以防止来自半导体衬底的噪声进入电容，从而提高整个半导体器件的抗噪声能力。
实施例二
下面，参照图3A至3C以及图4来描述本发明实施例的半导体器件的制造方法。其中，图3A至图3C为本发明实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；图4为本发明实施例的半导体器件的制造方法的一种流程图。
本发明实施例的半导体器件的制造方法，用于制造实施例一所述的半导体器件。在一个实施例中，该半导体器件的制造方法包括如下步骤：
步骤A1：提供半导体衬底200，在半导体衬底200内形成由P型离子注入区202和N阱201构成的PN结二极管2012，其中，N阱201位于P型离子注入区202的下方并包围P型离子注入区202位于半导体衬底200内的部分，如图3A所示。
示例性地，形成N阱201的工艺条件为：注入的离子为砷(As)，注入能量为300Kev，注入剂量为2.6E12，所采用的注入角度(指离子束与衬底法线的夹角)为7°。进一步地，在注入过程中半导体衬底(即，硅片)的旋转(Rotation)次数为4次。其中，旋转(Rotation)是在大角度注入时，为避免阴影效应，半导体衬底边注入边进行自转，例如一次转90度，转4次。
形成P型离子注入区202的工艺条件为：注入的离子为硼(B)，例如可以采用BF2作为离子源，注入能量为30Kev，注入剂量为1E12，所采用的注入角度(指离子束与衬底法线的夹角)为0°(即采用垂直注入的方式)。
其中，通过采用上述的形成N阱201的工艺条件可以形成大的深N阱，通过采用上述的形成P型离子注入区202的工艺条件可以形成小的P型注入区。
在一个具体示例中，本发明的半导体器件为包括CMOS图像传感器(CIS)的半导体器件。本领域的技术人员均知晓，现有的包括CIS的半导体器件通常包括设置于不同区域的MOM电容和CIS电路，其中CIS电路包括晶体管(通常为MOS晶体管)和光电二极管(PD)，例如钉扎二极管(Pinneddiode)，而光电二极管通常包括位于半导体衬底内的P型区和N型区。在本发明实施例的半导体器件的制造方法的一个实现方式中，由P型离子注入区202和N阱201构成的PN结二极管2012与CIS电路的光电二极管(PD)在同一工艺中实现，具体地，N阱201与光电二极管的N型区在同一工艺中制造，P型离子注入区202与光电二极管的P型区在同一工艺中制造。采用这一方案，可以避免因制造PN结二极管2012而额外增加工艺。在本发明实施例的半导体器件的制造方法的另一个实现方式中，由P型离子注入区202和N阱201构成的PN结二极管2012作为CIS电路的光电二极管(PD)使用。采用这一方案，可以将MOM电容与CIS电路的光电二极管集成在同一区域，不仅可以同时发挥光电二极管的作用和防止来自半导体衬底的噪声的作用，而且可以减小半导体器件的面积，有利于半导体器件的小型化。
步骤A2：形成位于半导体衬底200上的层间介电层203以及位于层间介电层203内的接触孔204，如图3B所示。
其中，示例性地，PN结二极管2012的P型离子注入区202与接触孔(CT)204相连。
步骤A3：在层间介电层203上形成位于PN结二极管2012上方的MOM电容205，如图3C所示。
其中，MOM电容205的具体结构可以采用现有技术中的各种可行的MOM电容的结构，在此并不进行限制。示例性地，MOM电容205包括层叠的第一金属层M1、第二金属层M2和第三金属层M3，其中，第一金属层M1与第二金属层M2之间以及第二金属层M2与第三金属层M3之间为金属间介电层。在一个示例中，P型离子注入区202通过接触孔204与第一金属层M1相连。
根据本发明实施例的方法所制造的半导体器件，由于具有上述的PN结二极管，因此可以对来自半导体衬底的噪声起到阻挡作用，从而防止噪声进入MOM电容205。
本发明实施例的半导体器件，还可以包括电阻等其他组件，在此并不进行限定。此外，在本发明实施例中，也可以将MOM电容206替换为其他类型的电容，例如替换为由有源区、多晶硅和金属的叠层结构形成的电容(AA/Poly/metalstackcapacitance)。当将MOM电容替换为其他结构的电容后，PN结二极管2012仍可以起到防止噪声进入电容结构的作用。
本发明实施例的半导体器件的制造方法制得的半导体器件由于包括设置于电容下方的由N阱与P型离子注入区构成的PN结二极管，因此可以防止来自半导体衬底的噪声进入电容，从而提高整个半导体器件的抗噪声能力。
图4示出了本发明实施例的半导体器件的制造方法的一种典型流程。如图4所示，该半导体器件的制造方法主要包括：
步骤S101：提供半导体衬底，在所述半导体衬底内形成由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分；
步骤S102：形成位于所述半导体衬底上的层间介电层以及位于所述层间介电层内的接触孔；
步骤S103：在所述层间介电层上形成位于所述PN结二极管上方的电容。
实施例三
本发明实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为实施例一所述的半导体器件，或根据实施例二所述的半导体器件的制造方法所制得的半导体器件。该电子组件，可以为分立器件、集成电路等任何电子组件。
示例性地，所述电子装置包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括半导体衬底、位于所述半导体衬底上的层间介电层和位于所述层间介电层上的电容，还包括位于所述半导体衬底内且位于所述电容下方的由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括上述半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种半导体器件，其特征在于，包括半导体衬底、位于所述半导体衬底上的层间介电层和位于所述层间介电层上的电容，还包括位于所述半导体衬底内且位于所述电容下方的由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分。
2.如权利要求1所述的半导体器件，其特征在于，所述电容为MOM电容，其包括层叠的第一金属层、第二金属层和第三金属层，其中所述第一金属层与所述第二金属层之间以及所述第二金属层与所述第三金属层之间为金属间介电层。
3.如权利要求2所述的半导体器件，其特征在于，所述P型离子注入区通过位于所述层间介电层内的接触孔与所述第一金属层相连。
4.如权利要求1所述的半导体器件，其特征在于，所述电容在所述半导体衬底的上表面的投影完全落入所述P型离子注入区所在的区域。
5.如权利要求1所述的半导体器件，其特征在于，形成所述N阱的工艺条件包括：注入的离子为砷，注入能量为300Kev，注入剂量为2.6E12，注入角度为7°。
6.如权利要求1所述的半导体器件，其特征在于，形成所述P型离子注入区的工艺条件包括：注入的离子为硼，注入能量为30Kev，注入剂量为1E12，注入角度为0°。
7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括CMOS图像传感器，其中，所述CMOS图像传感器包括光电二极管，所述光电二极管包括位于半导体衬底内的P型区和N型区，所述N阱与所述光电二极管的N型区的材料相同，所述P型离子注入区与所述光电二极管的P型区的材料相同。
8.如权利要求1所述的半导体器件，其特征在于，所述半导体器件包括CMOS图像传感器，其中所述PN结二极管为所述CMOS图像传感器的光电二极管。
9.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供半导体衬底，在所述半导体衬底内形成由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分；
步骤S102：形成位于所述半导体衬底上的层间介电层以及位于所述层间介电层内的接触孔；
步骤S103：在所述层间介电层上形成位于所述PN结二极管上方的电容。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成的所述电容为MOM电容，所述MOM电容包括层叠的第一金属层、第二金属层和第三金属层，其中所述第一金属层与所述第二金属层之间以及所述第二金属层与所述第三金属层之间为金属间介电层。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，形成的所述接触孔位于所述P型离子注入区的上方并与所述P型离子注入区相连；并且，在所述步骤S103中，形成的所述第一金属层通过所述接触孔与所述P型离子注入区相连。
12.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成的所述电容在所述半导体衬底的上表面的投影完全落入所述P型离子注入区所在的区域。
13.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，形成所述N阱的工艺条件包括：
注入的离子为砷，注入能量为300Kev，注入剂量为2.6E12，注入角度为7°。
14.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，形成所述P型离子注入区的工艺条件包括：
注入的离子为硼，注入能量为30Kev，注入剂量为1E12，注入角度为0°。
15.如权利要求9所述的半导体器件的制造方法，其特征在于，所述半导体器件还包括CMOS图像传感器，其中，所述CMOS图像传感器包括光电二极管，所述光电二极管包括位于半导体衬底内的P型区和N型区，所述N阱与所述光电二极管的N型区在同一工艺中制造，所述P型离子注入区与所述光电二极管的P型区在同一工艺中制造。
16.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件包括CMOS图像传感器，其中所述PN结二极管为所述CMOS图像传感器的光电二极管。
17.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括半导体衬底、位于所述半导体衬底上的层间介电层和位于所述层间介电层上的电容，还包括位于所述半导体衬底内且位于所述电容下方的由P型离子注入区和N阱构成的PN结二极管，其中所述N阱位于所述P型离子注入区的下方并包围所述P型离子注入区位于所述半导体衬底内的部分。
CN201410486996.1A 2014-09-22 2014-09-22 一种半导体器件及其制造方法和电子装置 Active CN105514091B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410486996.1A CN105514091B (zh) 2014-09-22 2014-09-22 一种半导体器件及其制造方法和电子装置
US14/849,589 US10062687B2 (en) 2014-09-22 2015-09-09 Stack MOM capacitor structure for CIS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410486996.1A CN105514091B (zh) 2014-09-22 2014-09-22 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN105514091A true CN105514091A (zh) 2016-04-20
CN105514091B CN105514091B (zh) 2018-12-21

Family

ID=55526463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410486996.1A Active CN105514091B (zh) 2014-09-22 2014-09-22 一种半导体器件及其制造方法和电子装置

Country Status (2)

Country Link
US (1) US10062687B2 (zh)
CN (1) CN105514091B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030242A1 (en) * 2000-05-30 2002-03-14 Ting-Wah Wong Integrated inductive circuits
US20060057765A1 (en) * 2004-09-13 2006-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor including multiple lenses and method of manufacture thereof
US20080035965A1 (en) * 2006-08-14 2008-02-14 Fujifilm Corporation Photoelectric conversion element and solid-state image pickup device
CN102005464A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 像素区域上具有电容器的背照式图像传感器
CN102148231A (zh) * 2010-01-08 2011-08-10 美商豪威科技股份有限公司 具有外延自对准光传感器的图像传感器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477789B1 (ko) * 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 이미지센서의 제조 방법
US8664741B2 (en) * 2011-06-14 2014-03-04 Taiwan Semiconductor Manufacturing Company Ltd. High voltage resistor with pin diode isolation
JP2013153129A (ja) * 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
US9806148B2 (en) * 2015-04-07 2017-10-31 Texas Instruments Incorporated Device isolator with reduced parasitic capacitance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030242A1 (en) * 2000-05-30 2002-03-14 Ting-Wah Wong Integrated inductive circuits
US20060057765A1 (en) * 2004-09-13 2006-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor including multiple lenses and method of manufacture thereof
US20080035965A1 (en) * 2006-08-14 2008-02-14 Fujifilm Corporation Photoelectric conversion element and solid-state image pickup device
CN102005464A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 像素区域上具有电容器的背照式图像传感器
CN102148231A (zh) * 2010-01-08 2011-08-10 美商豪威科技股份有限公司 具有外延自对准光传感器的图像传感器

Also Published As

Publication number Publication date
US20160086940A1 (en) 2016-03-24
CN105514091B (zh) 2018-12-21
US10062687B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
US10418404B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
CN104752423B (zh) 一种半导体器件及其制造方法和电子装置
KR101853333B1 (ko) 블랙 레벨 안정화를 위한 이미지 센서
CN101183671B (zh) 图像传感器及其制造方法、传感器像素阵列的互连布图
CN106298764B (zh) 一种半导体器件和电子装置
CN105990331B (zh) 一种静电放电保护结构和电子装置
CN104253138B (zh) 光电转换装置和成像系统
US9070802B2 (en) Image sensor and fabricating method of image sensor
CN1860610A (zh) 用于高量子效率的倾斜钉扎光电二极管及形成方法
US20150333100A1 (en) Image sensors includng well regions of different concentrations and methods of fabricating the same
CN112670306A (zh) Cmos图像传感器中的垂直栅极结构及布局
CN105514102A (zh) 一种版图结构、半导体器件和电子装置
US7122867B2 (en) Triple well structure and method for manufacturing the same
CN101211840A (zh) Cmos图像传感器及其制造方法
CN103456789B (zh) 用于形成结绝缘区域的自对准注入工艺
CN104576924B (zh) 一种半导体器件及其制造方法和电子装置
JP2012015160A (ja) 固体撮像装置及びその製造方法
CN105514091A (zh) 一种半导体器件及其制造方法和电子装置
CN105633071A (zh) 一种半导体器件和电子装置
CN101304035B (zh) 图像传感器及其形成方法
CN107665898A (zh) 一种cmos图像传感器及其制备方法和电子装置
CN105789303A (zh) 一种半导体器件及其制造方法和电子装置
CN105575812A (zh) 一种半导体器件及其制造方法和电子装置
CN102569326A (zh) 图像传感器及其制作方法
CN202564374U (zh) 图像传感器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant