CN102148231A

CN102148231A - 具有外延自对准光传感器的图像传感器

Info

Publication number: CN102148231A
Application number: CN2011100084408A
Authority: CN
Inventors: 顾克强; 刘家颖; 戴幸志; V·韦内齐亚; 钱胤; D·毛
Original assignee: Omnivision Technologies Inc
Current assignee: Omnivision Technologies Inc
Priority date: 2010-01-08
Filing date: 2011-01-06
Publication date: 2011-08-10
Anticipated expiration: 2031-01-06
Also published as: US20110169991A1; CN102148231B; TWI423434B; TW201126708A

Abstract

一种图像传感器像素包括经掺杂而具有第一导电型的衬底。第一外延层置于该衬底之上且经掺杂而亦具有该第一导电型。转移晶体管栅极形成于该第一外延层上。外延生长的光传感器区域置于该第一外延层中且具有第二导电型。该外延生长的光传感器区域包括在转移晶体管栅极的一部分下延伸的延伸区域。

Description

具有外延自对准光传感器的图像传感器

技术领域

本发明一般涉及图像传感器，且具体地但非排他地涉及互补金属氧化物半导体(CMOS)图像传感器。

背景技术

图像传感器广泛用于数字静态相机、蜂窝式电话、保安相机以及医疗、汽车及其它应用中。互补金属氧化物半导体(“CMOS”)技术用于在硅衬底上制造较低成本的图像传感器。在大量图像传感器中，被称为钉扎光电二极管的光电二极管结构由于其低噪声性能而得以使用。在这些常规光电二极管结构中，P+型掺杂层邻近转移栅极而离子植入于硅表面处或刚好植入于该硅表面下方。N型掺杂层亦邻近该转移栅极较深地离子植入至该P型掺杂硅衬底中。该N型层为储存远离通常存在缺陷的表面区域的电荷的隐埋层。P+型掺杂层的目的为使光电二极管表面上的缺陷钝化。P+型掺杂钉扎层、N型掺杂光电二极管区域及邻近转移栅极的边缘的相对位置应仔细地加以工程设计，以改良经由转移栅极进行的光电二极管电荷转移。此情形随着CMOS图像传感器(“CIS”)持续小型化而变得日益重要。

随着CIS持续小型化，其像素且主要其光电二极管区域的面积收缩，此情形导致较小的截获光且保持光生电荷的能力。另外，随着引入背侧照明式(“BSI”)图像传感器，其减薄的衬底尤其针对较长波长的光对光生电荷进一步施加限制，较长波长的光可穿过硅衬底而不被完全吸收。虽然制造技术的进步便于最小容许CMOS大小的减小，但形状置放的可变性(即，对准容限)的减小已经以较慢速率进行。图像延滞常常取决于N型掺杂光电二极管与其邻近转移栅极边缘之间的一致对准容限。

附图简单说明

图1(现有技术)为常规前侧照明式CMOS图像传感器像素的横截面图。

图2为根据一实施例的减小重迭可变性、减少离子植入相关缺陷并改良较长的可见光及红外线辐射吸收的结构的横截面图。

图3A至图3C为根据一实施例的用于形成光电二极管及像素的工艺的横截面图。

图4为说明根据一实施例的传感器的框图。

图5为说明根据一实施例的图像传感器阵列内的两个图像传感器像素的样本像素电路的电路图。

图6为说明根据一实施例的成像系统的框图。

具体描述

本文中描述具有改良的图像延滞、噪声及长波长敏感性特性的像素、图像传感器、成像系统，以及像素、图像传感器及成像系统的制造方法的实施例。在以下描述中，陈述众多特定细节以提供对这些实施例的透彻理解。然而，本领域技术人员将认识到，本文中所描述的技术可在无这些特定细节中的一个或多个的情况下或利用其它方法、组件、材料等来实践。在其它情形下，未详细展示或描述熟知的结构、材料或操作，以避免混淆某些方面。举例而言，虽然未加以说明，但应了解，图像传感器像素可包括安置在前侧或后侧上的多个材料层(例如，像素电路、介电层、金属叠层、滤色片、微透镜等)，以及用于制造CIS像素的其它常规层(例如，抗反射膜等)。此外，本文中所说明的图像传感器像素的所示横截面未必说明与每一像素相关联的像素电路。然而，应了解，每一像素可包括耦合至其用于执行多种功能(诸如，开始图像获取、重设积聚的图像电荷、转移出所获取的图像数据)的收集区域的像素电路。

遍及本说明书引用“一个实施例”或“一实施例”意思是，结合该实施例所描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，遍及本说明书在各处出现词组“在一个实施例中”或“在一实施例中”未必均指同一实施例。此外，可在一个或多个实施例中以任何合适方式组合特定特征、结构或特性。

图1说明常规CMOS图像传感器(“CIS”)像素100。CIS像素100的前侧为如下一侧，在该侧上像素电路在置于衬底105之上的外延(“epi”)层104内形成且由浅渠沟隔离区域(“STI”)107分离，并且用于重新分配信号的金属叠层110在该侧之上形成。像素电路亦可包括两侧上有间隔物125的转移栅极120。在该转移栅极的一侧上，形成了光电二极管区域(“PD”)130，其在转移栅极120下延伸。钉扎层135形成于PD区域130之上，且在含有STI 107的掺杂阱140之上延伸。在该转移栅极130的另一侧上，形成了另一掺杂阱141，其在转移栅极120下延伸。浮动二极管145邻近转移栅极120形成于掺杂阱141内。介电层150形成于转移栅极120、钉扎层135及浮动二极管145之上。

对于前侧照明式图像传感器，金属层(例如，金属层160及165)可以产生光学通道的方式图案化，入射在CIS像素100的前侧上的光可经由该光学通道抵达PD区域130。为实施彩色CIS，CIS像素100的前侧进一步包括安置在微透镜175下的滤色片层170。微透镜175辅助将光聚焦至PD区域130上。对于背侧照明式图像传感器，光入射于背侧上，且因此滤色片及微透镜定位于背侧之上。

在操作中，在整合周期(亦称为曝光或积聚周期)期间，PD区域130储存与其在阵列中的位置处的光强度成比例的电荷量。在该整合周期后，转移栅极120导通以将PD区域130中所保持的电荷转移至浮动二极管145。在该信号已转移至浮动扩散区145后，转移栅极120再次截止以对后续整合周期作好准备。浮动扩散区145上的信号可接着用以调制放大或源极随耦器晶体管(未示出)。

如图1中所说明地，PD区域130的一部分在转移栅极120及间隔物125下延伸以形成区域136。在转移栅极120下仔细置放PD区域130有益于将信号自PD区域130最佳地转移至浮动扩散区145。一种普通方法为经由以相对于表面法线的角度(例如，45度)离子植入掺杂剂而在转移栅极120的边缘下插入PD区域掺杂剂。与此工艺相关联的可变性的多个来源需要重迭较大，以便确保与后续钉扎层135的重迭及分离。此大的且可变的重迭限制像素小型化的量，以及促成图像延滞性能的可变性。另外，使用离子植入会引入晶体缺陷，这些晶体缺陷导致暗电流且将噪声贡献至所转移的信号。此外，转移栅极的离子轰击可使下层栅极氧化物的完整性降级。归因于氧化物降级的发生，对离子植入参数具有上限，此情形限制了PD区域130的设计的灵活性。

图2为根据本申请的一实施例的外延自对准光电二极管像素200的侧视图。像素200的所示实施例包括类似于像素100的结构的一些结构。相似结构具有相似标记。PD区域230(一般亦称为光传感器区域230)通过首先蚀刻至外延层104中且接着外延生长诸如硅锗(SiGe)层或硅(Si)层的层而形成。SiGe或Si外延层可生长，以使得其上表面向上延伸超出外延层104的原始表面。经掺杂钉扎层236沿SiGe或Si外延层之上表面形成。此结构所致的一改良为转移栅极120及间隙物125下的PD区域230的延伸区域236可以较小可变性形成，且可因此针对较小重迭加以设计而无未能重迭的风险。此情形使较激进的小型化能够继续进行。亦因为未使用离子植入，所以避免了通常与高能植入相关联的表面缺陷及多晶栅极氧化物完整性降级。

图3A至图3C说明根据一个实施例的一种用于制造外延自对准光电二极管200的技术。图3A说明类似于像素200的像素的横截面，该像素已制造到转移栅极120、间隔物125、STI 107及阱140与141由蚀刻掩模310保护且PD区域230已通过PD移除蚀刻自外延层104移除以在外延层104内形成内凹之时。PD移除蚀刻工艺亦在转移栅极120下产生延伸区域236，且与转移栅极120及间隔物125自对准。延伸区域236的宽度可处于约40纳米与约400纳米之间。PD移除蚀刻工艺元件类似于应变工程设计CMOS晶体管技术中所使用的元件，且其能够在转移栅极120及间隔物125下提供良好控制且可重复的延伸区域236。PD移除蚀刻可为各向同性或各向异性的，且其可使用气体或液体蚀刻剂。终止于硅的(111)结晶平面的蚀刻剂通常用于高级CMOS制造工艺中，且可适用于此实施例。PD移除蚀刻可使用深各向异性蚀刻步骤以产生深空腔，然后是经设计以在转移栅极120下产生与转移栅极120及间隔物125自对准的延伸区域236的单独步骤。

在PD移除蚀刻后，如图3B中所示，诸如硅或硅锗合金的外延生长区域形成于藉由PD移除蚀刻所形成的空腔中。外延生长区域选择性地填充于转移栅极120及间隔物125下的延伸区域236中。生长层并不沉积在掩模310上。在沉积外延生长的PD区域230期间，蚀刻剂物质可在生长步骤之间交替引入，以便自掩模310之上移除任何生长物。在一个实施例中，外延生长的PD区域230持续生长在外延层104的原始表面上方。以此方式，PD区域230的厚度可增加且进一步加强其更好地吸收较长波长的光子的能力，这些较长波长的光子相比于较短波长的光子可较深地渗透至SiGe及Si中。在一个实施例中，外延生长的PD区域230可在外延层104的原始表面或顶表面上方形成半球形形状，该半球形形状可充当用于前侧照明式图像传感器像素的光学透镜以将光聚焦至PD区域230中，或充当用于背侧照明式图像传感器像素的光学反射器以将已穿过PD区域230的光反射回至PD区域230中。在一个实施例中，外延生长的PD区域230的厚度处于约200纳米与约2000纳米之间。在一些实施例中，PD区域230在转移栅极120的顶部上方延伸，如图所示。

在一个实施例中，硅锗合金可用于制造PD区域230。硅锗在吸收近红外线光子时有效。硅的能带隙随着其与增加量的锗形成合金而减小，从而显著增大吸收系数，在较长波长下尤为如此。藉由使用硅锗合金，可见光谱中的吸收系数亦增加。硅锗合金可随着其在生长工艺期间藉由添加P或N型掺杂剂的熟知掺杂剂源来生长而被掺杂。可控制并改变掺杂浓度分布(doping profile)(亦即，因变于生长厚度的掺杂浓度)。

在形成自对准的外延生长的PD区域230后，钉扎层235形成于PD区域230的表面之上，如图3C中所示。可藉由使用例如B₁₁、BF₂或铟离子的P型掺杂剂来离子植入PD区域230的表面。举例而言，P型掺杂剂离子植入剂量可处于4×10¹²离子/平方厘米与1×10¹⁵离子/平方厘米之间。若使用BF₂，则离子植入能量可处于5KeV与500KeV之间。或者，可在PD区域230的外延生长工艺期间作为掺杂剂添加至生长层的最终步骤形成钉扎层235。

本领域普通技术人员应了解，其它方法可用于形成外延光电二极管。因此，本申请案构想且意欲涵盖形成此外延二极管的所有方法。外延自对准光电二极管像素200的实施例提供相比于过去实施方案的显著益处。第一，PD区域230和转移栅极120的所需重迭(例如，延伸区域236)以允许进一步小型化图像传感器像素的可重复且紧凑的方式形成。第二，重迭在未使用成角度离子植入的情况下形成，成角度离子植入可遗留残余缺陷，从而引起增加的暗电流并使转移多晶栅极氧化物完整性降级。第三，外延生长的PD区域230可用硅锗合金形成，硅锗合金具有增加的光子吸收性质且可使图像传感器范围进一步延伸至红外线光谱中，同时增加可见光谱中的吸收。第四，外延生长的PD区域可形成为在原始衬底表面上方延伸，以提供较厚的PD区域从而进一步增强对较长波长辐射的吸收。

在所揭示的实施例中，衬底105可经P型掺杂，外延层104可经P型掺杂，掺杂阱140及141可经P型掺杂，浮动扩散区145可经N型掺杂，PD区域230可经N型掺杂，钉扎层235可经P型掺杂，且转移栅极120可经N型掺杂。应了解，所有元件的导电型可加以交换，以使得例如衬底105可经N+掺杂，外延层104可经N-掺杂，阱区域140及141可经N掺杂，且PD区域230可经P掺杂。

图4为说明根据一实施例的CIS 400的框图。CIS 400的所示实施例包括具有上述改良特性中的部分或全部的像素阵列405、读出电路410、功能逻辑415及控制电路420。像素阵列405为图像传感器像素(例如，像素P1、P2…、Pn)的二维(“2D”)阵列。在一个实施例中，使用图2中所示的像素200实现每一像素。在一个实施例中，每一像素为CIS像素。在一个实施例中，像素阵列405包括滤色片阵列，其包括红色、绿色及蓝色滤光片的彩色图案(例如，拜耳(Bayer)图案或马赛克)。如图所示，每一像素被排列成列(例如，列R1至Ry)及行(例如，行C1至Cx)以获取人、地点或对象的图像数据，该图像数据接着可用以呈现人、地点或对象的2D图像。

在每一像素已获取其图像数据或图像电荷后，图像数据由读出电路410读出并转移至功能逻辑415。读出电路410可包括放大电路、模数(“ADC”)转换电路或其它电路。功能逻辑415可单纯地储存图像数据或甚至藉由应用图像后制效果(例如，修剪、旋转、去红眼、调整亮度、调整对比度或其它操作)来操纵图像数据。在一个实施例中，读出电路410可沿读出列线路一次读出一行图像数据(示出)，或者可使用多种其它技术读出图像数据(未示出)，诸如行/列读出、串行读出，或同时对所有像素的全并行读出。控制电路420与像素阵列405连接，以控制像素阵列405的操作特性。举例而言，控制电路420可产生用于控制图像获取的快门信号(shutter signal)。

图5为说明根据本发明的一实施例的在一像素阵列内的两个四晶体管(“4T”)像素的像素电路500的电路图。像素电路500为用于实现图4的像素阵列405内的每一像素的一个可能的像素电路架构。然而，应了解，本发明的实施例并不限于4T像素架构；而是，受益于本发明的本领域普通技术人员应理解，本发明的教示亦适用于3T设计、5T设计及各种其它像素架构。

在图5中，像素Pa及Pb配置成两行及一列。每一像素电路500的所示实施例包括光电二极管PD、转移晶体管T1、重设晶体管T2、源极随耦器(“SF”)晶体管T3及选择晶体管T4。在操作期间，转移晶体管T1接收转移信号TX，其将在光电二极管PD中所积聚的电荷转移至浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦合至用于临时储存图像电荷的储存电容器。

重设晶体管T2耦合在电源轨线VDD与浮动扩散节点FD之间，以在重设信号RST的控制下重设像素(例如，对FD及PD放电或充电至一预设电压)。浮动扩散节点FD经耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合于电源轨线VDD与选择晶体管T4之间。SF晶体管T3作为源极随耦器操作，从而提供至浮动扩散节点FD的高阻抗连接。最后，选择晶体管T4在选择信号SEL的控制下选择性地将像素电路500的输出耦合至读出列线路。

图6说明根据本发明的一实施例的利用CIS 400的成像系统600。成像系统600进一步包括用于引导来自待成像至CIS 400上的物品的光的成像光学器件620，且亦可包括用于产生经处理的图像数据以用于在显示器640上显示的信号处理器630。

本发明的所说明实施例的以上描述(包括在“发明摘要”中所描述的内容)并不意欲为详尽的或将这些实施例限于所揭示的精确形式。如本领域技术人员将认识到地，虽然出于说明性目的在本文中描述特定实施例，但在该范畴内各种修改是可能的。可依据以上”实施方式”进行这些修改。一些这种修改的示例包括掺杂剂浓度、层厚度及其类似者。此外，虽然本文中所说明的实施例涉及使用前侧照明的CMOS传感器，但应了解，其亦可适用于使用背侧照明的CMOS传感器。

在所附权利要求中所使用的术语不应被解释为将本发明限于本说明书中所揭示的特定实施例。相反，本发明的范畴将完全由所附权利要求来确定，应根据申请专利范围解译的已制定的教义来解释所附权利要求。

Claims

1.一种图像传感器像素，包括：

衬底，其经掺杂而具有第一导电型；

第一外延层，其置于所述衬底之上且经掺杂而具有所述第一导电型；

转移晶体管栅极，其置于所述第一外延层之上；及

外延生长的光传感器区域，其置于所述第一外延层中且具有第二导电型，其中所述外延生长的光传感器区域包括在所述转移晶体管栅极的一部分下延伸的延伸区域。

2.如权利要求1所述的图像传感器像素，其特征在于，所述外延生长的光传感器区域包含硅锗合金。

3.如权利要求1所述的图像传感器像素，其特征在于，所述外延生长的光传感器区域延伸至所述第一外延层中且升至高于所述第一外延层的顶部。

4.如权利要求3所述的图像传感器像素，其特征在于，所述外延生长的光传感器区域在所述第一外延生长层的所述顶部上方形成半球形形状。

5.如权利要求4所述的图像传感器像素，其特征在于，所述图像传感器像素包括前侧照明式图像传感器像素，且其中所述半球形形状被塑形为光学透镜以将光聚集至所述外延生长的光传感器区域中。

6.如权利要求4所述的图像传感器像素，其特征在于，所述图像传感器像素包含背侧照明式图像传感器像素，且其中所述半球形形状被塑形为反射器以将光反射回至所述外延生长的光传感器区域中。

7.如权利要求3所述的图像传感器像素，其进一步包括置于所述外延生长的光传感器区域之上的钉扎层，其中所述钉扎层经掺杂而具有所述第一导电型。

8.如权利要求1所述的图像传感器像素，其特征在于，所述外延生长的光传感器区域的厚度处于约200纳米与约2000纳米之间。

9.如权利要求1所述的图像传感器像素，其特征在于，所述外延生长的光传感器区域的所述延伸区域在所述转移晶体管栅极下延伸约40纳米与400纳米之间。

10.如权利要求1所述的图像传感器像素，其特征在于，所述第二导电型包括N型掺杂剂，其具有约5×10¹⁴与5×10¹⁶掺杂剂原子/立方厘米之间的掺杂浓度。

11.一种制造互补金属氧化物半导体(“CMOS”)图像传感器像素的方法，所述方法包括：

制造前侧组件，所述等前侧组件包括在所述CMOS图像传感器像素的前侧上的转移晶体管栅极，其中所述转移晶体管栅极形成于具有第一导电型的外延层之上；

在所述外延层中形成内凹，其中所述内凹在所述转移晶体管栅极的一部分下延伸；及

在包括在所述转移晶体管栅极的所述部分下的所述内凹内外延生长光传感器区域，其中所述光传感器区域具有不同于所述第一导电型的第二导电型。

12.如权利要求11所述的方法，其特征在于，在所述外延层中形成所述内凹包括：

在所述转移晶体管栅极及所述外延层的顶表面之上形成蚀刻掩模；及

蚀刻所述外延层以在所述外延层内形成所述内凹。

13.如权利要求12所述的方法，其特征在于，在所述内凹内外延生长所述光传感器区域包括：

外延生长所述光传感器区域以填充包括在所述转移栅极的所述部分下的所述内凹；及

外延生长所述光传感器区域以形成升至高于所述外延层的所述顶表面的隆起部分。

14.如权利要求13所述的方法，其特征在于，所述隆起部分包含半球形形状。

15.如权利要求14所述的方法，其特征在于，所述CMOS图像传感器像素包括前侧照明式图像传感器像素，且其中所述半球形形状被塑形为光学透镜以将光聚集至所述光传感器区域中。

16.如权利要求14所述的方法，其特征在于，所述CMOS图像传感器像素包括背侧照明式图像传感器像素，且其中所述半球形形状被塑形为反射器以将光反射回至所述光传感器区域中。

17.如权利要求11所述的方法，其特征在于，所述外延生长的光传感器区域包含硅锗合金。

18.如权利要求11所述的方法，其进一步包括：

对所述光传感器区域的顶层进行掺杂而使其具有所述第一导电型。

19.如权利要求11所述的方法，其特征在于：

所述光传感器区域的厚度处于约200纳米与约2000纳米之间，且

所述光传感器区域在所述转移晶体管栅极下延伸约40纳米与400纳米之间。

20.一种图像传感器，包括：

图像传感器像素的互补金属氧化物半导体(「CMOS」)阵列，其置于经掺杂而具有第一导电型的衬底上，其中所述图像传感器像素中的每一个包括：

外延层，其置于衬底之上且经掺杂而具有第一导电型；

转移晶体管栅极，其形成于所述外延层上；及

外延生长的光传感器区域，其置于所述外延层中，且具有第二导电型，其中所述外延生长的光传感器区域包括在所述转移晶体管栅极的一部分下延伸的延伸区域；以及

读出电路，其耦合至所述CMOS阵列以自所述等图像传感器像素中的每一个读出图像数据。

21.如权利要求20所述的图像传感器，其特征在于，所述外延生长的光传感器区域包含硅锗合金。

22.如权利要求21所述的图像传感器，其特征在于，所述外延生长的光传感器区域延伸至所述外延层中且升至高于所述外延层的顶部，且其中所述外延生长的光传感器区域在所述外延生长层的所述顶部上方形成半球形形状。