CN111129043B - 像素传感器、图像传感器及形成像素传感器的方法 - Google Patents

像素传感器、图像传感器及形成像素传感器的方法 Download PDF

Info

Publication number
CN111129043B
CN111129043B CN201910468009.8A CN201910468009A CN111129043B CN 111129043 B CN111129043 B CN 111129043B CN 201910468009 A CN201910468009 A CN 201910468009A CN 111129043 B CN111129043 B CN 111129043B
Authority
CN
China
Prior art keywords
transistors
photodetectors
pixel
center point
respect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910468009.8A
Other languages
English (en)
Other versions
CN111129043A (zh
Inventor
高桥诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111129043A publication Critical patent/CN111129043A/zh
Application granted granted Critical
Publication of CN111129043B publication Critical patent/CN111129043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭露实施例涉及一种像素传感器、一种图像传感器及一种形成像素传感器的方法。本揭露实施例涉及的像素传感器包括位于半导体衬底中的第一对光探测器及第二对光探测器。第一对光探测器相对于定位在第一对光探测器之间的中点处的第一线而呈反射对称。第二对光探测器相对于在中心点处与第一线相交的第二线而呈反射对称。上覆在半导体衬底上的第一组多个晶体管在侧向上相对于第一对光探测器偏置。上覆在半导体衬底上的第二组多个晶体管在侧向上相对于所述第一组多个晶体管偏置。第一对光探测器及第二对光探测器在侧向上位于所述第一组多个晶体管与所述第二组多个晶体管之间。所述第一组多个晶体管与所述第二组多个晶体管相对于中心点而呈点对称。

Description

像素传感器、图像传感器及形成像素传感器的方法
技术领域
本揭露实施例是有关于一种具有均匀感光区阵列的成像装置。
背景技术
许多当今的电子装置(例如，数字照相机、光学成像装置等)包括图像传感器(image sensor)。图像传感器将光学图像(optical image)转换为可被表示成数字图像(digital image)的数字数据。图像传感器包括像素传感器(pixel sensor)的阵列，像素传感器是用于将光学图像转换成数字数据的单位装置。像素传感器的一些类型包括电荷耦合装置(charge-coupled device，CCD)图像传感器及互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)图像传感器(CMOS image sensor，CIS)。相比于CCD类型的像素传感器，CIS类型的像素传感器因功耗低、尺寸小、数据处理快、数据直接输出及制造成本低而受到青睐。
发明内容
本揭露实施例提供一种像素传感器，所述像素传感器包括：第一对光探测器，位于半导体衬底中，其中所述第一对光探测器相对于定位在所述第一对光探测器之间的中点处的第一线而呈反射对称；第二对光探测器，位于所述半导体衬底中，其中所述第一对光探测器与所述第二对光探测器相对于第二线而呈反射对称，其中所述第二线在中心点处与所述第一线相交；第一组多个晶体管，设置在所述半导体衬底之上，在侧向上相对于所述第一对光探测器偏置；以及第二组多个晶体管，设置在所述半导体衬底之上，在侧向上相对于所述第一组多个晶体管偏置，其中所述第一对光探测器及所述第二对光探测器在侧向上位于所述第一组多个晶体管与所述第二组多个晶体管之间；其中所述第一组多个晶体管与所述第二组多个晶体管相对于所述中心点而呈点对称。
本揭露实施例提供一种互补金属氧化物半导体(CMOS)图像传感器，所述CMOS图像传感器包括：衬底，具有前侧及与所述前侧相对的背侧；像素区，设置在所述衬底内且包括第一组两个光探测器及第二组两个光探测器，所述第一组两个光探测器在侧向上设置在所述第二组两个光探测器旁边，所述第一组两个光探测器及所述第二组两个光探测器各自被配置成将从所述背侧进入所述衬底的辐射转换成电信号；第一组多个晶体管，位于所述衬底的所述前侧之上，在侧向上邻近于所述第一组两个光探测器，被配置成从所述第一组两个光探测器接收所述电信号；第二组多个晶体管，位于所述衬底的所述前侧之上，在侧向上邻近于所述第二组两个光探测器，被配置成从所述第二组两个光探测器接收所述电信号，其中所述第一组多个晶体管与所述第二组多个晶体管位于所述像素区的相对两侧上；深沟槽隔离结构，包围所述第一组多个晶体管及所述第二组多个晶体管的外周界，从所述衬底的所述背侧延伸到位于所述衬底内的位置；以及内连线结构，包括多个导电导线及多个通孔，上覆在所述衬底的所述前侧上且电耦合到所述第一组两个光探测器及所述第二组两个光探测器以及所述第一组多个晶体管及所述第二组多个晶体管；其中所述第一组多个晶体管及所述第二组多个晶体管以及所述内连线结构相对于所述像素区的中心点而呈旋转对称。
本揭露实施例提供一种形成像素传感器的方法，所述方法包括：在半导体衬底中形成具有第一掺杂类型的经掺杂阱区；在所述经掺杂阱区中形成具有与所述第一掺杂类型不同的第二掺杂类型的多个光探测器集电极区，其中所述多个光探测器集电极区中的每一光探测器集电极区的中心点相对于所述经掺杂阱区的中心点的距离相等；在所述经掺杂阱区中的所述多个光探测器集电极区之间形成浮动扩散节点；形成在侧向上相对于所述经掺杂阱区偏置的多个像素装置晶体管，其中所述多个像素装置晶体管相对于所述经掺杂阱区的所述中心点而呈点对称；以及在所述多个光探测器集电极区之上形成多个转移晶体管，其中所述多个转移晶体管及所述多个光探测器集电极区相对于和所述经掺杂阱区的所述中心点相交的实质上的直线而呈反射对称。
附图说明
结合附图阅读以下详细说明，会最好地理解本揭露的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A至图1D示出相对于多个光探测器(photodetector)的中心点而对称的像素传感器的各种视图。
图2A至图2B示出图1A至图1D所示像素传感器的一些实施例的各种视图。
图3A示出图1A所示像素传感器的一些实施例的电路图。
图3B示出图1A所示像素传感器的一些实施例的布局图。
图4A至图4B到图10A至图10B示出形成图1A所示像素传感器的方法的一些实施例的一系列各种视图。
图11示出形成图1A所示像素传感器的方法的一些实施例的流程图。
[符号的说明]
100a、200：像素传感器
101a：中心点
102：半导体衬底
102b：背侧
102f：前侧
106a：光探测器/第一光探测器
106b：光探测器/第二光探测器
106c：光探测器/第三光探测器
106d：光探测器/第四光探测器
107：像素传感器阱区
108：光探测器集电极区
109：反射器
110：深沟槽隔离(DTI)结构
118：浮动扩散节点
120：第一实质上为直线的轴
122：第二实质上为直线的轴
123：第三实质上为直线的轴
124：转移晶体管
126：转移晶体管栅极电极
127：转移晶体管侧壁间隔壁
128：转移晶体管栅极介电质
130a：第一像素装置区
130b：第二像素装置区
132a：第一复位晶体管
132b：第二复位晶体管
134a：第一源极跟随器晶体管
134b：第二源极跟随器晶体管
136a：第一行选择晶体管
136b：第二行选择晶体管
138：像素装置栅极电极
139：像素装置栅极介电质
140：像素装置侧壁间隔壁
142：源极/漏极区/第一源极/漏极区/第二源极/漏极区
144：像素装置区隔离结构
150：金属导线
152：金属触点
160：微透镜
162：彩色滤光片
164：减反射层
166：部分深度深沟槽隔离结构
167：内连线结构
168：层间介电(ILD)结构
170：金属间介电(IMD)结构
202a、202b、202c：层间介电层
204：金属通孔
300a：电路图/电路
301：电荷收集电路
302：TX1节点
304：TX2节点
306：TX3节点
308：TX4节点
310：接地节点
312：第一节点
314：预充电电路
316：复位栅极节点
318：电源节点
319：电荷转移电路
320：位线
322、Vout：输出节点
1100：流程图
1102、1104、1106、1108、1110、1112、1114、1116、1118、1120：动作
A-A’、B-B’、C-C’、D-D’：线
RSTG：复位栅极
SELG：选择栅极
Vdd：供应电压
x、y、z：轴
具体实施方式
现将参照图式阐述本揭露，其中通篇中使用相同的参考编号来指代相同的元件，且其中所说明的结构并非按比例绘制。应知，此详细说明及对应的图并不以任何方式限制本揭露的范围，且应知，所述详细说明及各图仅提供几个实例以说明使本揭露概念可得以自我显露的一些方式。
本揭露提供用于实作本公开内容的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本揭露。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本揭露可能在各种实例中重复使用参考编号和/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于阐述，本文中可能使用例如“下方(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
一些互补金属氧化物半导体图像传感器(CIS)具有像素传感器阵列。像素传感器使用光探测器记录入射辐射(radiation)(例如，可见光)，且利用设置在半导体衬底的前侧上的多个像素装置(例如，转移晶体管(transfer transistor)、复位晶体管(resettransistor)、源极跟随器晶体管(source-follower transistor)和/或行选择晶体管(row-select transistor))促进对所述记录的数字读出(digital readout)。一些像素传感器包括光探测器阵列(例如，2×2的光探测器像素传感器)。在此种像素传感器中，光探测器集电极区(photodetector collector region)(每一区对应于光探测器阵列中的一个光探测器)设置在半导体衬底的像素传感器阱区(well region)中。深沟槽隔离(Deep trenchisolation，DTI)结构将像素传感器阵列中的每一像素传感器的像素传感器阱区分隔开。内连线结构(例如，多个金属导线及多个金属通孔)提供与所述像素传感器阵列和/或所述多个像素装置的电耦合。内连线结构上覆在半导体衬底的前侧上。多个金属反射器上覆在半导体衬底的前侧上，所述多个金属反射器被配置成将入射辐射反射回光探测器集电极区。由于装置按比例减小，因此各别像素传感器具有更小的尺寸且更靠近于彼此，且因此供每一光探测器集电极区用的空间更为有限。
以上像素传感器面临的一个挑战是跨越像素传感器阵列的非均匀像素到像素的敏感性(non-uniform pixel-to-pixel sensistivity)。非均匀像素到像素的敏感性是由于多个内连线结构、多个金属反射器及多个像素装置在像素传感器阱区之上/周围的放置缺乏对称性(symmetry)而造成。这种对称性的缺乏使设置在每一光探测器集电极区上的入射辐射的幅值(magnitude)和/或相位(phase)不均衡。举例来说，当入射辐射设置在半导体衬底的背侧(所述背侧与前侧相对)上时，所述入射辐射击中光探测器集电极区。然而，入射辐射的一部分穿过半导体衬底而辐射到半导体衬底的前侧且与位于所述多个像素装置及内连线结构内的导电材料相互作用(interact)(从所述导电材料反射和/或被所述导电材料吸收)。所述多个像素装置及内连线结构中的非对称布局使跨越光探测器集电极区的相互作用(interaction)不均衡，从而使得当对第一光探测器集电极区与第二光探测器集电极区呈现相等的入射光量时，第一光探测器集电极区将比邻近的第二光探测器集电极区接收更少的入射辐射。在又一实例中，2×2的光探测器像素传感器可排列成拜耳图案(Bayerpattern)，所述拜耳图案是由红色光探测器、蓝色光探测器、第一绿色光探测器(Gr)及第二绿色光探测器(Gb)组成。随着光探测器集电极区的尺寸减小，缺乏跨越像素传感器阵列的对称性使第一绿色光探测器与第二绿色光探测器之间的敏感性不均衡。第一绿色光探测器与第二绿色光探测器之间的敏感性不均衡可能例如在从2×2的光探测器像素传感器生成的图像中造成显著的固定图案噪声(fixed-pattern noise，FPN)。
本揭露涉及一种具有多个光探测器的像素传感器。像素传感器使用所述多个光探测器记录入射辐射，且利用多个像素装置促进对所述记录的数字读出。上覆在像素传感器上的内连线结构提供与所述多个光探测器及所述多个像素装置的电耦合。多个反射器上覆在所述多个光探测器上。像素传感器被深沟槽隔离结构环绕。所述内连线结构、所述多个反射器及所述多个像素装置相对于所述多个光探测器的中心点而呈点对称。前述结构及装置的点对称可例如使前述结构及装置的材料与入射辐射之间的相互作用(反射和/或吸收)均匀，从而使得每一光探测器接收近似相同的入射辐射幅值和/或入射辐射相位。在一些实例中，可存在由此种前述像素传感器构成的阵列，从而使得每一像素传感器的对称可缓解跨越像素传感器阵列的非均匀像素到像素的敏感性。随着各别像素传感器具有更小的尺寸且更靠近于彼此，跨越像素传感器阵列的非均匀像素到像素的敏感性得以缓解的程度提高。因此，点对称提高了跨越像素传感器阵列的均匀性，从而缓解从像素传感器生成的图像中的显著的固定图案噪声。
图1A至图1D示出像素传感器100a的一些实施例的各种视图，像素传感器100a相对于多个光探测器106a至106d的中心点101a而对称。图1A示出从半导体衬底102的前侧102f观察到的像素传感器100a的布局图。图1B示出沿图1A所示的线A-A’所截取的剖视图。图1C示出沿图1A所示的线B-B’所截取的剖视图。图1D示出沿图1A所示的线C-C’所截取的剖视图。
如图1A中所示，像素传感器100a包括像素传感器阱区107，像素传感器阱区107设置在半导体衬底102中。在一些实施例中，半导体衬底102包括任意类型的半导体本体(例如，单晶硅(monocrystalline silicon)/块状CMOS(CMOS bulk)、硅锗(SiGe)、绝缘体上硅(silicon on insulator，SOI)等)。像素传感器阱区107是半导体衬底102中具有第一掺杂类型(例如，p型掺杂)的区域。
所述多个光探测器106a至106d设置在半导体衬底102中。在一些实施例中，像素传感器100a排列成阵列，所述阵列包括由相似的像素传感器构成的多个行(例如，沿x轴)及多个列(例如，沿y轴)。在又一些实施例中，所述阵列中的像素传感器100a分别通过深沟槽隔离(DTI)结构110而与邻近的像素传感器分隔开。深沟槽隔离结构110从半导体衬底102的前侧102f延伸到半导体衬底102的背侧102b。光探测器106a至106d被配置成吸收入射辐射(例如，光子)并产生对应于所述入射辐射的相应电信号。在一些实施例中，光探测器106a至106d中的每一者包括光探测器集电极区108，光探测器集电极区108设置在像素传感器阱区107中。光探测器集电极区108是半导体衬底102中具有与第一掺杂类型相反的第二掺杂类型(例如，n型掺杂)的分立的区域。在一些实施例中，在每一光探测器集电极区108内形成有耗尽区(depletion region)(例如，由于光探测器集电极区108与像素传感器阱区107之间的p-n结(p-n junction))。
所述多个光探测器106a到106d包括第一光探测器106a、第二光探测器106b、第三光探测器106c及第四光探测器106d。在一些实施例中，第一实质上为直线的轴120在第一方向上(例如，沿x轴)延伸且与光探测器106a至106d的中心点101a相交。第二实质上为直线的轴122在与第一实质上为直线的轴120垂直的第二方向上(例如，沿y轴)延伸且与光探测器106a至106d的中心点101a相交。第三实质上为直线的轴123在与第一实质上为直线的轴120及第二实质上为直线的轴122垂直的第三方向上(例如，沿z轴)延伸且与光探测器106a至106d的中心点101a相交。在一些实施例中，光探测器106a至106d相对于第一实质上为直线的轴120而呈反射对称(reflection symmetric)。本文中使用的反射对称被定义为可沿对称线将一个结构和/或一组结构划分成两部分，从而当沿对称线折叠时，使得一个部分与另一部分重合(coincide)。举例来说，对于呈反射对称的结构和/或一组结构，如果对称线是在所述结构的中点和/或所述一组结构之间的中点处绘制且所述结构和/或所述一组结构在对称线之上对折，则对折的两半将为相同的。此外，本文中使用的反射对称设想在呈反射对称的所述结构和/或所述一组结构的点和/或部分中可存在例如由于容差(例如，在装置形成期间)而造成的一些小的不对称。在又一些实施例中，光探测器106a至106d相对于第二实质上为直线的轴122而呈反射对称。在再一些实施例中，第一光探测器106a与第四光探测器106d相对于第三实质上为直线的轴123而呈反射对称。在一些实施例中，第二光探测器106b与第三光探测器106c相对于第三实质上为直线的轴123而呈反射对称。在又一些实施例中，光探测器106a至106d的中心相对于光探测器106a至106d的中心点101a的距离相等。在一些实施例中，像素传感器阱区107的中心设置在光探测器106a至106d的中心点101a处。
光探测器106a至106d相对于前述实质上为直线的轴(例如，第一实质上为直线的轴120、第二实质上为直线的轴122及第三实质上为直线的轴123)的对称会缓解跨越光探测器106a至106d的非均匀光探测器到光探测器的敏感性(non-uniform photodetecto-to-photodetector sensitivity)。随着像素传感器100a的尺寸减小以及光探测器106a至106d变得更靠近到一起，非均匀光探测器到光探测器敏感性得以缓解的程度提高。举例来说，在一些实施例中，如果光探测器106a至106d被排列成拜耳图案，则第一光探测器106a可被配置成蓝色光探测器，第二光探测器106b可被配置成第一绿色光探测器(Gb)，第三光探测器106c可被配置成第二绿色光探测器(Gr)，且第四光探测器106d可被配置成红色光探测器。跨越光探测器106a至106d的对称会缓解第一绿色光探测器(Gb)(例如，第二光探测器106b)与第二绿色光探测器(Gr)(例如，第三光探测器106c)之间敏感性的不均衡。第一绿色光探测器(Gb)与第二绿色光探测器(Gr)之间的不均衡的缓解得以减少由像素传感器100a生成的图像中显著的固定图案噪声。
在又一些实施例中，在光探测器106a至106d中的每一者之上设置有多个转移晶体管。所述多个转移晶体管相对于光探测器106a至106d的中心点101a而呈点对称(pointsymmetric)。本文中使用的点对称被定义成将一个结构和/或一组结构的每个点和/或部分在相反的方向上在相对于相应中心点为相同距离处具有匹配的点和/或部分。此外，本文中使用的点对称设想在呈点对称的所述结构和/或所述一组结构的点和/或部分中可存在例如由于容差(例如，在装置形成期间)而造成的一些小的不对称。每一转移晶体管的中心相对于光探测器106a至106d的中心点101a的距离相等。在一些实施例中，在半导体衬底102的前侧102f之上设置有多个金属反射器(metal reflector)。金属反射器相对于光探测器106a至106d的中心点101a而呈点对称。在又一些实施例中，在半导体衬底102的前侧102f上、深沟槽隔离结构110的内侧壁内设置有多个像素装置(例如，一个或多个晶体管、一个或多个变容管(varactor)、一个或多个浮动节点(floating node)、一个或多个电阻器等)。所述多个像素装置相对于光探测器106a至106d的中心点101a而呈点对称。在半导体衬底102的前侧102f上上覆有包括多个金属触点、多个金属导线及金多个属通孔的内连线结构。内连线结构可包括在垂直方向上彼此偏置的多个金属层(例如，包括第一组多个金属导线的第一金属层M1在垂直方向上位于半导体衬底102的前侧102f与包括第二组多个金属导线的第二金属层M2之间)。位于深沟槽隔离结构110的外侧壁内的内连线结构的金属触点、金属导线及金属通孔相对于光探测器106a至106d的中心点101a而呈点对称。
当入射辐射设置在像素传感器100a上时，所述入射辐射将与邻近于光探测器106a至106d的前述结构(例如，晶体管、像素装置及金属内连线结构(例如金属触点、金属通孔及金属导线))相互作用(例如，从前述结构反射和/或被前述结构吸收)。与邻近结构的相互作用将影响每一光探测器106a至106d将接收的入射辐射的量，从而影响由每一光探测器106a至106d所产生的电信号。举例来说，在一些实施例中，如果邻近结构不相对于中心点101a而对称，则设置在每一光探测器上的辐射的量将为非均匀的。举例来说，金属材料(例如氮化钽)可与入射辐射相互作用(例如，吸收)，具有金属邻近于光探测器的结构的非均匀布局可能导致到达具有较多邻近金属材料的光探测器的入射辐射比到达具有较少邻近金属材料的光探测器的入射辐射少。此非均匀性使光探测器到光探测器敏感性降低且可能导致固定图案噪声，因此使从光探测器再生的图像的质量降低。因此，前述晶体管、像素装置及金属结构(例如，金属触点、通孔及导线)的对称会缓解跨越光探测器106a至106d而存在的非均匀光探测器到光探测器敏感性。这又可缓解由光探测器106a至106d生成的图像中的显著的固定图案噪声，从而使从光探测器106a至106d再生的图像的质量提高。
以下段落概述邻近于光探测器106a至106d的结构、装置和/或区域的非限制性实例以及它们相对于光探测器106a至106d的中心点101a、第一实质上为直线的轴120、第二实质上为直线的轴122和/或第三实质上为直线的轴123的相应对称类型。
像素传感器阱区107中设置有浮动扩散节点118。浮动扩散节点118是半导体衬底102的具有第二掺杂类型(例如，n型掺杂)的区域。浮动扩散节点118的中心点与光探测器106a至106d的中心点101a对准。在一些实施例中，浮动扩散节点118的中心点相对于光探测器106a至106d的中心间隔开相等的距离。
在半导体衬底102的前侧102f上设置有多个转移晶体管124。转移晶体管124设置在浮动扩散节点118与每一光探测器106a至106d的中心之间。转移晶体管124可选择性地在光探测器106a至106d与浮动扩散节点118之间形成导电沟道以将光探测器106a至106d中所累积的电荷(例如，通过吸收入射辐射)转移到浮动扩散节点118。在一些实施例中，转移晶体管124各自包括转移晶体管栅极电极126，转移晶体管栅极电极126设置在转移晶体管栅极介电质128上，从而使得转移晶体管栅极介电质128将转移晶体管栅极电极126与半导体衬底102的前侧102f分隔开。沿转移晶体管栅极电极126的侧壁及转移晶体管栅极介电质128的侧壁设置有转移晶体管侧壁间隔壁127。在一些实施例中，所述多个转移晶体管124相对于第二实质上为直线的轴122而呈反射对称。在又一些实施例中，所述多个转移晶体管124相对于第一实质上为直线的轴120而呈反射对称。在再一些实施例中，转移晶体管124的中心相对于光探测器106a至106d的中心点101a的距离相等。在一些实施例中，转移晶体管124相对于光探测器106a至106d的中心点101a而呈点对称。在一些实施例中，所述多个转移晶体管的中心点与光探测器106a至106d的中心点101a对准。
在一些实施例中，在半导体衬底102的前侧102f之上设置有多个反射器(reflector)109。层间介电(inter-level dielectric，ILD)结构168将反射器109与半导体衬底102的前侧102f分隔开。层间介电结构168可包括一个或多个经堆叠的层间介电层，所述一或多个经堆叠的层间介电层分别包含低介电常数(low-k)介电质(即，介电常数小于约3.9的介电质)、氧化物等。未在图1A中示出层间介电结构168以更容易地看出设置在半导体衬底102的前侧102f之上的层及装置的布局。在一些实施例中，反射器109的底表面在侧向上与转移晶体管124的转移晶体管栅极电极126的顶表面偏置且在垂直方向上与转移晶体管124的转移晶体管栅极电极126的顶表面对准。在又一些实施例中，反射器109分别在垂直方向上位于转移晶体管124的顶表面与多个金属层中的第一层的底表面之间，所述多个金属层上覆在半导体衬底102的前侧102f上。在一些实施例中，反射器109包含金属材料。反射器109被配置成反射设置在半导体衬底102的背侧102b上的入射辐射，所述入射辐射通过半导体衬底102的前侧102f返回到光探测器106a至106d。在一些实施例中，反射器109相对于第一实质上为直线的轴120而呈反射对称。在又一些实施例中，反射器109相对于第二实质上为直线的轴122而呈反射对称。在再一些实施例中，反射器109的中心相对于光探测器106a至106d的中心点101a的距离相等。
在像素传感器阱区107与深沟槽隔离结构110之间在侧向上存在第一像素装置区130a及第二像素装置区130b。可知，在第一像素装置区130a及第二像素装置区130b内可设置任何数目和/或类型(例如，一个或多个变容管、一个或多个浮动节点、一个或多个电阻器、一个或多个电容器等)的像素装置。因此，图1A、图1C及图1D中的第一像素装置区130a及第二像素装置区130b仅为非限制性实例。在一些实施例中，第一像素装置区130a包括第一复位晶体管132a、第一源极跟随器晶体管134a和/或第一行选择晶体管136a。在一些实施例中，第二像素装置区130b包括第二复位晶体管132b、第二源极跟随器晶体管134b和/或第二行选择晶体管136b。第一复位晶体管132a及第二复位晶体管132b、第一源极跟随器晶体管134a及第二源极跟随器晶体管134b以及第一行选择晶体管136a及第二行选择晶体管136b各自包括堆叠在像素装置栅极介电质139之上的像素装置栅极电极138。像素装置侧壁间隔壁140分别沿像素装置栅极电极138的侧壁及像素装置栅极介电质139的侧壁设置。
第一复位晶体管132a及第二复位晶体管132b、第一源极跟随器晶体管134a及第二源极跟随器晶体管134b以及第一行选择晶体管136a及第二行选择晶体管136b各自包括设置在相应的像素装置栅极电极138相对两侧上的源极/漏极区142。在一些实施例中，源极/漏极区142是半导体衬底102的具有第二掺杂类型(例如，n型掺杂)的区域。源极/漏极区142中的至少一个是由第一复位晶体管132a与第一源极跟随器晶体管134a共享的共用源极/漏极区142。源极/漏极区142中的另一个是由第二复位晶体管132b与第二源极跟随器晶体管134b共享的共用源极/漏极区142。源极/漏极区142中的另一个是由第一行选择晶体管136a与第一源极跟随器晶体管134a共享的共用源极/漏极区142。源极/漏极区142中的另一个是由第二行选择晶体管136b与第二源极跟随器晶体管134b共享的共用源极/漏极区142。半导体衬底102中设置有像素装置区隔离结构144，且像素装置区隔离结构144分别设置在位于第一像素装置区130a内及第二像素装置区130b内的晶体管的各侧周围。像素装置区隔离结构144被配置成在像素传感器阱区107与第一像素装置区130a及第二像素装置区130b之间提供电隔离。
在一些实施例中，第一像素装置区130a内的装置(例如，前述晶体管)被配置成控制第一光探测器106a及第二光探测器106b，且位于第二像素装置区130b内的装置(例如，前述晶体管)被配置成控制第三光探测器106c及第四光探测器106d。在一些实施例中，位于第一像素装置区130a及第二像素装置区130b内的装置相对于光探测器106a至106d的中心点101a而呈点对称。举例来说，第一复位晶体管132a及第二复位晶体管132b相对于中心点101a而呈点对称，且第一复位晶体管132a的中心点与第二复位晶体管132b的中心点相对于中心点101a的距离相等。在又一些实例中，第一源极跟随器晶体管134a及第二源极跟随器晶体管134b相对于中心点101a而呈点对称，且第一源极跟随器晶体管134a的中心点与第二源极跟随器晶体管134b的中心点相对于中心点101a的距离相等。在另一实例中，第一行选择晶体管136a及第二行选择晶体管136b相对于中心点101a而呈点对称，且第一行选择晶体管136a的中心点与第二行选择晶体管136b的中心点相对于中心点101a的距离相等。在一些实施例中，第一像素装置区130a及第二像素装置区130b相对于光探测器106a至106d的中心点101a而呈二阶旋转对称(second-order rotational symmetry或rotional symmetry oforder 2)。
如果本文中使用的一个结构和/或一组结构相对于中心点(例如，所述结构的中心点或所述一组结构的中心点)进行旋转(小于完整的一圈，例如，小于360°)之后看上去相同，则所述结构和/或所述一组结构呈旋转对称(rotational symmetric)。另外，本文中使用的相对于中心点而呈X阶(其中X是大于或等于1的整数)旋转对称的结构和/或一组结构在被旋转超过完整的一圈(例如，大于360°)之前可绕所述中心点旋转到X个不同的位置且在每一不同的位置处看上去相同。举例来说，相对于中心点而呈3阶(即，旋转阶数(orderof rotation))旋转对称的结构和/或一组结构可在被旋转超过完整的一圈(例如，大于360°)之前绕所述中心点旋转到3个不同的位置且在每一不同的位置处看上去相同。在前述实施例中，所述结构和/或所述一组结构相对于中心点以120°(即，旋转度数(degree ofrotation))(例如，所述结构和/或所述一组结构可被旋转120°且与进行120°旋转之前看上去相同)旋转而呈旋转对称。举例来说，在一些实施例(例如图1A所说明的实施例)中，所述多个光探测器106a至106d相对于中心点101a而呈四阶旋转对称(即，以90°旋转而呈旋转对称)。在又一些实例中，为确定所述结构和/或所述一组结构的旋转度数，以所述旋转阶数除360°(例如，在前面的实例中：以4除360°等于90°)。此外，本文中使用的旋转对称设想在呈旋转对称的所述结构和/或所述一组结构的点和/或部分中可存在例如由于容差(例如，在装置形成期间)而造成的一些小的不对称。
在半导体衬底102的前侧102f上上覆有内连线结构167。内连线结构167包括层间介电结构168、金属间介电(inter-metal dielectric，IMD)结构170、多个金属触点152及多个金属导线150。金属间介电结构170环绕所述多个金属导线150。金属间介电结构170可包括一个或多个经堆叠的金属间介电层，所述一或多个经堆叠的金属间介电层分别包含low-k介电质(即，介电常数小于约3.9的介电质)、氧化物等。未在图1A中示出金属间介电结构170以更容易地看出设置在半导体衬底102的前侧102f之上的层及装置的布局。金属导线150将转移晶体管124及位于第一像素装置区130a及第二像素装置区130b内的晶体管电耦合到上覆多个金属层。在一些实施例中，金属触点152从金属导线150穿过层间介电结构168延伸到设置在半导体衬底102之上/半导体衬底102内的一个或多个电极、一个或多个源极/漏极区、和/或一个或多个浮动节点。在一些实施例中，所述多个金属导线150及所述多个金属触点152相对于光探测器106a至106d的中心点101a而呈点对称。在又一些实施例中，位于深沟槽隔离结构110的外侧壁内的所述多个金属导线150相对于中心点101a而呈点对称。在一些实施例中，所述多个金属导线150及所述多个金属触点152分别相对于中心点101a而呈二阶旋转对称。在一些实施例中，所述多个金属层150包括通过多个金属通孔而在垂直方向上彼此偏置的多个垂直层。在一些实施例中，所述多个垂直层及所述多个金属通孔相对于中心点101a而呈二阶旋转对称。
前述晶体管、区域及金属结构(例如，转移晶体管124、反射器109、第一像素装置区130a及第二像素装置区130b、金属导线150以及金属触点152、光探测器106a至106d)的对称会缓解跨越光探测器106a至106d的非均匀光探测器到光探测器敏感性。这又可缓解由光探测器106a至106d生成的图像中的显著的固定图案噪声，从而使从光探测器106a至106d再生的图像的质量提高。
参照图1B，在第二光探测器106b与第三光探测器106c之间设置有部分深度深沟槽隔离(partial-depth DTI)结构166。部分深度深沟槽隔离结构166被配置成将每一光探测器106a至106d的光探测器集电极区108电隔离。鉴于深沟槽隔离结构110具有与半导体衬底102的完整厚度对应的高度，部分深度深沟槽隔离结构166的高度小于半导体衬底102的完整厚度且大于像素装置区隔离结构144的高度。减反射层164接触像素传感器阱区107及部分深度深沟槽隔离结构166。减反射层164被配置成减少由半导体衬底102反射的入射辐射的量。在一些实施例中，减反射层164包含例如氧化物、高介电常数(high-k)介电质、氮化物等。在又一些实施例中，减反射层164可包括包含氧化物的第一层及包含high-k介电质的第二层，所述第一层堆叠在所述第二层上，反之亦然。
多个彩色滤光片162(例如，红色滤光片、蓝色滤光片、绿色滤光片等)直接接触减反射层164。在一些实施例中，彩色滤光片162被排列成位于减反射层164下方的阵列。在此种实施例中，彩色滤光片162分别设置在光探测器106a至106d下方。彩色滤光片162分别被配置成传输入射辐射的特定波长。举例来说，第一彩色滤光片(例如，红色滤光片)可传输波长处于第一范围内的光，而第二彩色滤光片(例如，蓝色滤光片)可传输波长处于与第一范围不同的第二范围内的光。此外，在彩色滤光片162下方设置有多个微透镜160。微透镜160被配置成将入射辐射(例如，光子)朝光探测器106a至106d聚焦。
图2A至图2B示出与图1A至图1D所示像素传感器100a对应的像素传感器200的一些实施例的各种视图，其中所述多个转移晶体管124包括具有平坦隅角的三角形状。图2B说明沿图2A所示的线D-D’所截取的剖视图。
如图2A至图2B中所示，所述多个转移晶体管124、所述多个光探测器106a至106d及所述多个反射器109相对于第一实质上为直线的轴120及第二实质上为直线的轴122而呈反射对称。所述多个金属导线150、所述多个金属触点152及位于第一像素装置区130a及第二像素装置区130b内的多个像素装置(例如，晶体管)相对于光探测器106a至106d的中心点101a而呈点对称。
参照图2B，内连线结构167包括多个层间介电层202a至202c。在所述多个层间介电层202a至202c内、多个金属导线150之间延伸有多个金属通孔204。在一些实施例中，所述多个金属通孔204可分别包含铜、铝等。在一些实施例中，所述多个层间介电层202a至202c可分别包含low-k介电质(即，介电常数小于约3.9的介电质)、氧化物等。未在图2A中示出层间介电层202a以更容易地看出设置在半导体衬底102的前侧102f之上的层及装置的布局。在一些实施例中，位于层间介电层202a至202c内的所述多个金属通孔204及所述多个金属导线150相对于光探测器106a至106d的中心点101a而呈点对称。在又一些实施例中，所述多个金属导线150及所述多个金属通孔204相对于光探测器106a至106d的中心点101a而呈一阶旋转对称。在再一些实施例中，所述多个彩色滤光片162及所述多个微透镜160相对于光探测器106a至106d的中心点101a而呈四阶旋转对称。
图3A示出图1A所示像素传感器100a的一些实施例的电路图300a。图3B示出图1A所示像素传感器100a的一些实施例的布局图。图3B所示布局图示出位于光探测器106a至106d中和/或光探测器106a至106d周围的区/层的布局。在半导体衬底102与端子和/或节点连接部之间示出有连接部。尽管未示出，然而半导体衬底102与端子(terminal)和/或节点连接部(node connection)之间的连接部可例如通过上覆在半导体衬底102内的源极/漏极区上的后端工艺(back-end-of-line，BEOL)内连线结构(例如，图1B至图1D所示内连线结构167)及上覆在半导体衬底102上的栅极端子(gate terminal)来实现。
电路图300a表示对设置在光探测器106a至106d上的入射电磁辐射(electromagnetic radiation)的接收及处理的一些实施例。电荷收集电路(chargecollection circuit)301包括所述多个光探测器106a至106d，所述多个光探测器106a至106d分别通过转移晶体管124电耦合到第一节点312。电荷收集电路301被配置成将从光探测器106a至106d内的入射电磁辐射收集到的电荷转移/移除到第一节点312。举例来说，转移晶体管124被配置成分别将从光探测器106a至106d的光探测器集电极区108内的入射电磁辐射收集到的电荷移除/转移到浮动扩散节点118。转移电压被施加到分别与转移晶体管124的像素装置栅极电极138电耦合的TX1节点302、TX2节点304、TX3节点306及TX4节点308以控制电荷从光探测器106a至106d到第一节点312的转移。在一些实施例中，每一转移晶体管124的第一源极/漏极区通过相应的光探测器106a至106d电耦合到接地节点(groundingnode)310(接地节点310电耦合到接地/电性接地)且每一转移晶体管124的第二源极/漏极区电耦合到第一节点312。在前述实施例中，转移晶体管124彼此并行地电耦合。第一节点312电耦合到浮动扩散节点118、第一复位晶体管132a及第二复位晶体管132b的源极/漏极区142、以及第一源极跟随器晶体管134a及第二源极跟随器晶体管134b的像素装置栅极电极138。
预充电电路(pre-charge circuit)314包括彼此并行地电耦合的第一复位晶体管132a与第二复位晶体管132b。预充电电路314电耦合到电荷收集电路301的输出端子(例如，第一节点312)。预充电电路314被配置成将第一节点312设定到初始充电状态(例如，设定到第一电压(例如5伏))。在电路300a的操作期间，第一节点312处的电压可被设定到初始充电状态和/或可相对于初始充电状态有所波动，且预充电电路314可用于将第一节点312处的电压设定回初始充电状态。在一些实施例中，第一复位晶体管132a及第二复位晶体管132b的第一源极/漏极区142电耦合到第一节点312，且第一复位晶体管132a及第二复位晶体管132b的第二源极/漏极区142电耦合到电源节点(power supply node)318。在一些实施例中，电源节点318电耦合到供应电压(Vdd)的电源(例如，直流(DC)电源)。在又一些实施例中，复位栅极(RSTG)电压在复位栅极节点316处被施加到第一复位晶体管132a及第二复位晶体管132b的像素装置栅极电极138，从而将电源节点318处的电压施加到第一节点312。
电荷转移电路(charge transfer cicuit)319包括与第二源极跟随器晶体管134b及第二行选择晶体管136b并行地电耦合的第一源极跟随器晶体管134a及第一行选择晶体管136a。电荷转移电路319的输入端子电耦合到预充电电路314的输出端子(例如，第一节点312)。电荷转移电路319的输出端子电耦合到输出节点322(例如，Vout或字线(wordline))。在电路300a的操作期间，如果第一节点312处的电荷电平(charge level)足够高，则电荷转移电路319被配置成根据第一行选择晶体管136a及第二行选择晶体管136b而选择性地将电荷输出到输出节点322。在一些实施例中，第一源极跟随器晶体管134a及第二源极跟随器晶体管134b的第一源极/漏极区142各自电耦合到电源节点318。在又一些实施例中，第一源极跟随器晶体管134a及第二源极跟随器晶体管134b的第二源极/漏极区142分别电耦合到第一行选择晶体管136a及第二行选择晶体管136b的第一源极/漏极区142。第一行选择晶体管136a及第二行选择晶体管136b的第二源极/漏极区142各自电耦合到输出节点322。选择栅极(SELG)电压被施加到位线(bit line)320，位线320电耦合到第一行选择晶体管136a及第二行选择晶体管136b的像素装置栅极电极138。
在一些实施例中，第一复位晶体管132a、第一源极跟随器晶体管134a及第一行选择晶体管136a被配置成控制第一光探测器106a及第二光探测器106b。另外，第二复位晶体管132b、第二源极跟随器晶体管134b及第二行选择晶体管136b被配置成控制第三光探测器106c及第四光探测器106d。在又一些实施例中，第一像素装置区130a内的晶体管(例如，第一复位晶体管132a、第一源极跟随器晶体管134a及第一行选择晶体管136a)与位于第二像素装置区130b内的相应晶体管(例如，第二复位晶体管132b、第二源极跟随器晶体管134b及第二行选择晶体管136b)并行地电耦合。
在一些实施例中，在电路300a的操作期间，如果在相应的转移晶体管124被激活的同时光探测器106a至106d的光探测器集电极区108内的电荷电平足够高，则第一源极跟随器晶体管134a和/或第二源极跟随器晶体管134b被激活且电荷被根据用于寻址的第一行选择晶体管136a和/或第二行选择晶体管136b的操作而选择性地输出。第一复位晶体管132a和/或第二复位晶体管132b可用于在入射辐射的曝光周期期间将光探测器106a至106d复位(例如，设定到初始电压(例如5伏))(例如，第一复位晶体管132a可将第一光探测器106a和/或第二光探测器106b复位且第二复位晶体管132b可将第三光探测器106c和/或第四光探测器106d复位)。
图4A至图4B到图10A至图10B示出形成图1A所示像素传感器的方法的一些实施例的一系列各种视图。带有后缀“A”的图示是与像素传感器在各种形成工艺期间的取向对应的像素传感器的面向前侧的俯视图或背侧俯视图。带有后缀“B”的图示是沿带有后缀“A”的图示中所示的线D-D’所截取。尽管图4A至图4B到图10A至图10B中所示出的各种视图是参照一种形成像素传感器的方法加以阐述，然而应知，图4A至图4B到图10A至图10B中所示的结构并非仅限于所述形成方法，而是可独立于所述方法之外成立。
如图4A至图4B中所示，在半导体衬底102中形成像素装置区隔离结构144。在一些实施例中，可通过以下步骤形成像素装置区隔离结构144：选择性地刻蚀半导体衬底102以在半导体衬底102中形成从半导体衬底102的前侧102f延伸到半导体衬底102中的沟槽，且随后以介电材料填充(例如，通过化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)、热氧化(thermal oxidation)、溅镀(sputtering)等)所述沟槽。在又一些实施例中，通过以下步骤选择性地刻蚀半导体衬底102：在半导体衬底102的前侧102f上形成掩盖层(图中未示出)，且随后将半导体衬底102暴露到刻蚀剂，所述刻蚀剂用以选择性地移除未被掩盖的半导体衬底102的部分。在再一些实施例中，介电材料可包括氧化物(例如，氧化硅)、氮化物等。在其他实施例中，像素装置区隔离结构144可为隔离阱(isolation well)。在此种实施例中，可通过选择性离子植入工艺(selective ion implantation process)形成隔离阱，所述选择性离子植入工艺使用半导体衬底102的前侧102f上的掩盖层(图中未示出)将离子选择性地植入到半导体衬底102中。在一些实施例中，以此种方式而形成相对于中心点101a而呈点对称的像素装置区隔离结构144。在此种实施例中，像素装置区隔离结构144相对于中心点101a而呈一阶旋转对称。
如图5A至图5B中所示，在半导体衬底102中形成像素传感器阱区107。像素传感器阱区107是半导体衬底102的具有第一掺杂类型(例如，p型掺杂)的区域。在一些实施例中，可通过选择性离子植入工艺形成像素传感器阱区107，所述选择性离子植入工艺使用半导体衬底102的前侧102f上的掩盖层(图中未示出)将离子选择性地植入到半导体衬底102中。在其他实施例中，可通过毯覆离子植入工艺(blanket ion implantation process)(例如，不掩盖式离子植入)将离子植入到半导体衬底102中而形成像素传感器阱区107。在一些实施例中，将像素传感器阱区107的中心点与中心点101a对准。在又一些实施例中，像素传感器阱区107相对于中心点101a而呈点对称。
此外，如图5A至图5B中示出，在半导体衬底102中形成多个光探测器106a至106d。光探测器106a至106d各自包括光探测器集电极区108以及设置在光探测器集电极区108周围的像素传感器阱区107的部分，在所述部分中形成有耗尽区(例如，由于光探测器集电极区108与像素传感器阱区107之间的p-n结)。
在一些实施例中，形成光探测器106a至106d的工艺包括在像素传感器阱区107中形成多个光探测器集电极区108。所述多个光探测器集电极区108是半导体衬底102的具有与第一掺杂类型相反的第二掺杂类型(例如，n型掺杂)的分立的多个区域。在一些实施例中，可通过选择性离子植入工艺形成光探测器集电极区108，所述选择性离子植入工艺使用半导体衬底102的前侧102f上的掩盖层(图中未示出)将离子选择性地植入到半导体衬底102中。由于光探测器集电极区108与像素传感器阱区107具有相反的掺杂类型，因此耗尽区(示为由虚线所环绕的区域)形成在设置在每一光探测器集电极区108周围的像素传感器阱区107的部分中。
在一些实施例中，中心点101a位于光探测器106a至106d的中心处，从而使得每一光探测器106a至106d的中心相对于中心点101a的距离相等。光探测器106a至106d相对于第一实质上为直线的轴120而呈反射对称且相对于第二实质上为直线的轴122而呈反射对称。
如图6A至图6B中所示，在半导体衬底102的前侧102f上形成转移晶体管栅极介电质128，且在转移晶体管栅极介电质128上分别形成转移晶体管栅极电极126。此外，在半导体衬底102的前侧102f上形成像素装置栅极介电质139，且在像素装置栅极介电质139上分别形成像素装置栅极电极138。在一些实施例中，当从半导体衬底102的前侧102f观察时，转移晶体管栅极介电质128及转移晶体管栅极电极126可形成三角形布局。
在一些实施例中，形成转移晶体管栅极介电质128、像素装置栅极介电质139、转移晶体管栅极电极126及像素装置栅极电极138的工艺包括在半导体衬底102的前侧102f上沉积和/或生长(例如，通过CVD、PVD、ALD、热氧化、溅镀等)栅极介电质层。接下来，可在栅极介电质层上沉积栅极电极层。随后，对栅极介电质层及栅极电极层进行图案化及刻蚀以形成转移晶体管栅极介电质128、像素装置栅极介电质139、转移晶体管栅极电极126及像素装置栅极电极138。在又一些实施例中，栅极电极层可包含例如多晶硅、铝等。在再一些实施例中，栅极介电质层可包含例如氧化物、high-k介电质等。
此外，如图6A至图6B中示出，在半导体衬底102的前侧102f上且沿转移晶体管栅极电极126的侧壁及转移晶体管栅极介电质128的侧壁形成多个转移晶体管侧壁间隔壁127。此外，在半导体衬底102的前侧102f上且沿像素装置栅极电极138的侧壁及像素装置栅极介电质139的侧壁形成多个像素装置侧壁间隔壁140。
在一些实施例中，可通过在半导体衬底102的前侧102f、转移晶体管栅极介电质128、像素装置栅极介电质139、转移晶体管栅极电极126及像素装置栅极电极138之上沉积(例如，通过CVD、PVD、ALD、溅镀等)间隔壁层来形成转移晶体管侧壁间隔壁127及像素装置侧壁间隔壁140。在又一些实施例中，随后对间隔壁层进行刻蚀以从水平表面上移除间隔壁层，从而沿转移晶体管栅极电极126的侧壁及转移晶体管栅极介电质128的侧壁形成转移晶体管侧壁间隔壁127且沿像素装置栅极电极138的侧壁及像素装置栅极介电质139的侧壁形成像素装置侧壁间隔壁140。在又一些实施例中，间隔壁层可包含氮化物、氧化物或一些其他介电质。在再一些实施例中，在形成转移晶体管侧壁间隔壁127及像素装置侧壁间隔壁140之前，可在半导体衬底102中、像素装置栅极电极138的相对两侧上形成经轻掺杂源极/漏极延伸部(lightly-doped source/drain extension)(图中未示出)。在此种实施例中，可通过选择性离子植入工艺形成经轻掺杂源极/漏极延伸部(图中未示出)，所述选择性离子植入工艺使用半导体衬底102的前侧102f上的掩盖层(图中未示出)将离子选择性地植入到半导体衬底102中。
如图7A至图7B中所示，在半导体衬底102中、像素装置栅极电极138的相对两侧上形成多个源极/漏极区142。在一些实施例中，源极/漏极区142是半导体衬底102的具有第二掺杂类型(例如，n型掺杂)的区域。在又一些实施例中，源极/漏极区142中的一些的侧与像素装置侧壁间隔壁140的相对的外侧壁实质上对准。在一些实施例中，源极/漏极区142可接触相应的经轻掺杂源极/漏极延伸部(图中未示出)。在此种实施例中，经轻掺杂源极/漏极延伸部的第二掺杂类型浓度可比源极/漏极区142的第二掺杂类型浓度低。在一些实施例中，面对像素装置栅极电极138的经轻掺杂源极/漏极延伸部的侧可与像素装置栅极电极138和/或像素装置栅极介电质139的侧壁对准。在一些实施例中，可通过选择性离子植入工艺形成源极/漏极区142，所述选择性离子植入工艺使用设置在半导体衬底102的前侧102f上的掩盖层(图中未示出)将n型掺杂剂(例如，磷)选择性地植入到半导体衬底102中。
在一些实施例中，第一复位晶体管132a及第二复位晶体管132b、第一源极跟随器晶体管134a及第二源极跟随器晶体管134b以及第一行选择晶体管136a及第二行选择晶体管136b各自包括堆叠在像素装置栅极介电质139上的像素装置栅极电极138。此外，第一复位晶体管132a及第二复位晶体管132b、第一源极跟随器晶体管134a及第二源极跟随器晶体管134b以及第一行选择晶体管136a及第二行选择晶体管136b各自包括分别设置在由像素装置栅极电极138与像素装置栅极介电质139构成的堆叠的相对两侧上的多个源极/漏极区142。在一些实施例中，第一复位晶体管132a、第一源极跟随器晶体管134a及第一行选择晶体管136a可设置在第一像素装置区130a内，且第二复位晶体管132b、第二源极跟随器晶体管134b及第二行选择晶体管136b可设置在第二像素装置区130b内。在此种实施例中，像素装置区隔离结构144的外侧可分别界定第一像素装置区130a及第二像素装置区130b的外侧。
在一些实施例中，第一像素装置区130a及第二像素装置区130b内的多个晶体管相对于光探测器106a至106d的中心点101a而呈点对称。在又一些实施例中，第一像素装置区130a及第二像素装置区130b内的多个晶体管相对于中心点101a而呈一阶旋转对称。
此外，如图7A至图7B中示出，在像素传感器阱区107中、光探测器106a至106d之间形成浮动扩散节点118。浮动扩散节点118是半导体衬底102的具有第二掺杂类型(例如，n型掺杂)的区域。在一些实施例中，可通过第一选择性离子植入工艺形成浮动扩散节点118。在此种实施例中，浮动扩散节点118与源极/漏极区142可具有大约相同的第二掺杂类型浓度。在其他实施例中，可通过第二选择性离子植入工艺形成浮动扩散节点118，所述第二选择性离子植入工艺使用半导体衬底102的前侧102f上的掩盖层(图中未示出)将n型掺杂剂(例如，磷)选择性地植入到半导体衬底102中。在此种实施例中，可在第一选择性离子植入工艺之前执行第二选择性离子植入工艺，反之亦然。在又一些实施例中，在形成源极/漏极区142及浮动扩散节点118之后，执行退火工艺(例如，激光退火(laser anneal)、快速热退火(rapid thermal anneal，RTA)等)以激活掺杂剂。在一些实施例中，将浮动扩散节点118的中心点与光探测器106a至106d的中心点101a对准。
如图8A至图8B中所示，在半导体衬底102的前侧102f上形成内连线结构167。内连线结构167包括层间介电结构168、金属间介电结构170、多个金属触点152及多个金属导线150。在一些实施例中，在半导体衬底102的前侧102f上形成层间介电结构168。在层间介电结构168内形成上覆在光探测器106a至106d上的多个反射器109。在一些实施例中，反射器109包括E形状且在垂直方向上设置在转移晶体管栅极电极126上方。在一些实施例中，反射器109可例如为或包含氮化钛、氮化钽、钽、氮化钽硅(tantalum silicon nitride)、氮化钛硅(titanium silicon nitride)、氮化钨、氮化钨硅(tungsten silicon nitride)、钛铝、铜、铝、铝铜、钴、钌、铁、氧化铁、铂、钨。在一些实施例中，层间介电结构168可形成有实质上为平的上表面且可包含氧化物、氮化物、low-k介电质等。在一些实施例中，可通过CVD、PVD、ALD、溅镀等形成层间介电结构168。在又一些实施例中，可对层间介电结构168执行平坦化工艺(例如，化学机械平坦化(chemical-mechanical planarization，CMP))以形成实质上为平的上表面。
在一些实施例中，反射器109相对于第一实质上为直线的轴120而呈反射对称，相对于第二实质上为直线的轴122而呈反射对称，且相对于第三实质上为直线的轴123而呈反射对称。在一些实施例中，反射器109相对于中心点101a而呈点对称。在又一些实施例中，反射器109相对于中心点101a而呈一阶旋转对称。
此外，如图8A至图8B中示出，在层间介电结构168中形成分别穿过层间介电结构168延伸到转移晶体管栅极电极126、浮动扩散节点118、(图7A的)源极/漏极区142及像素装置栅极电极138的所述多个金属触点152。在一些实施例中，形成金属触点152的工艺包括向层间介电结构168中执行刻蚀以形成与金属触点152对应的触点开口。在再一些实施例中，可通过以下步骤填充触点开口：沉积或生长填充所述触点开口且覆盖层间介电结构168的导电材料(例如，钨)，并随后对金属触点152及层间介电结构168执行平坦化工艺(例如，CMP)。
此外，如图8A至图8B中示出，在层间介电结构168之上及每一金属触点152之上形成所述多个金属导线150。在一些实施例中，形成金属导线150的工艺包括：在层间介电结构168之上形成掩盖层(图中未示出)，向掩盖层中执行刻蚀工艺以形成与金属导线150对应的导线开口，以导电材料(例如，铜)填充开口，且随后对金属导线150及掩盖层执行平坦化工艺。在又一些实施例中，在金属导线150之上形成金属间介电结构170。在一些实施例中，可通过CVD、PVD、ALD、溅镀等形成金属间介电结构170。在又一些实施例中，可对金属间介电结构170执行平坦化工艺(例如，化学机械平坦化(CMP))。在一些实施例中，金属间介电结构170可例如为或包含氧化物、氮化物、low-k介电质等。在一些实施例中，金属导线150可例如为或包含氮化钛、氮化钽、钽、氮化钽硅、氮化钛硅、氮化钨、氮化钨硅、钛铝、铜、铝、铝铜、钴、钌、铁、氧化铁、铂、钨等。在一些实施例中，反射器109所包含的第一材料不同于金属导线150所包含的第二材料。
在一些实施例中，金属导线150及金属触点152相对于光探测器106a至106d的中心点101a而呈点对称。在又一些实施例中，金属导线150及金属触点152相对于中心点101a而呈一阶旋转对称。
如图9A至图9B中所示，在一些实施例中，将半导体衬底102薄化，从而使得半导体衬底102具有减小的厚度。在一些实施例中，所述薄化可暴露出半导体衬底102的背侧102b上的像素传感器阱区107。可例如通过平坦化工艺、回蚀工艺(etch back process)、研磨工艺(grinding process)等执行薄化。在又一些实施例中，平坦化工艺可为CMP工艺。在半导体衬底102中形成深沟槽隔离(DTI)结构110。深沟槽隔离结构110从半导体衬底102的前侧102f延伸到半导体衬底102中，进而延伸到半导体衬底102的背侧102b。在一些实施例中，光探测器106a至106d以及第一像素装置区130a及第二像素装置区130b位于深沟槽隔离结构110的内侧壁内。在半导体衬底102中形成部分深度深沟槽隔离结构166。部分深度深沟槽隔离结构166从半导体衬底102的背侧102b延伸到在垂直方向上位于半导体衬底102的前侧102f上方的位置。部分深度深沟槽隔离结构166在侧向上定位在光探测器106a至106d之间。在一些实施例中，深沟槽隔离结构110及部分深度深沟槽隔离结构166各自可例如为或包含氧化物、氮化物等。
在一些实施例中，形成深沟槽隔离结构110和/或部分深度深沟槽隔离结构166的工艺包括：选择性地刻蚀半导体衬底102以在半导体衬底102中形成从半导体衬底102的背侧102b延伸到半导体衬底102中的沟槽，且随后以介电材料(例如，通过CVD、PVD、ALD、热氧化、溅镀等)填充所述沟槽。
在一些实施例中，深沟槽隔离结构110的中心点与光探测器106a至106d的中心点101a对准。在又一些实施例中，深沟槽隔离结构110相对于第一实质上为直线的轴120而呈反射对称，相对于第二实质上为直线的轴122而呈反射对称，且相对于第三实质上为直线的轴123而呈反射对称。在一些实施例中，深沟槽隔离结构110相对于中心点101a而呈点对称。在又一些实施例中，深沟槽隔离结构110相对于中心点101a而呈四阶旋转对称。
在一些实施例中，部分深度深沟槽隔离结构166的中心点与光探测器106a至106d的中心点101a对准。在又一些实施例中，部分深度深沟槽隔离结构166相对于第一实质上为直线的轴120而呈反射对称，相对于第二实质上为直线的轴122而呈反射对称，且相对于第三实质上为直线的轴123而呈反射对称。在一些实施例中，部分深度深沟槽隔离结构166相对于中心点101a而呈点对称。在又一些实施例中，部分深度深沟槽隔离结构166相对于中心点101a而呈四阶旋转对称。
如图10A至图10B中所示，在半导体衬底102的背侧102b上形成减反射层164。在一些实施例中，在像素传感器阱区107、部分深度深沟槽隔离结构166及深沟槽隔离结构110上形成减反射层164。将减反射层164配置成减少由半导体衬底102反射的入射辐射的量。在一些实施例中，可通过CVD、PVD、ALD、溅镀等形成减反射层164。在又一些实施例中，可在形成减反射层164后对减反射层164进行平坦化(例如，通过CMP)。
此外，如图10A至图10B中示出，在减反射层164上形成多个彩色滤光片162(例如，红色滤光片、蓝色滤光片、第一绿色滤光片和/或第二绿色滤光片等)。在一些实施例中，所述多个彩色滤光片162的中心点分别在垂直方向上与光探测器集电极区108的中心点对准。在又一些实施例中，可通过形成各种彩色滤光片层以及对所述各种彩色滤光片层进行图案化来形成所述多个彩色滤光片162。彩色滤光片层是由在阻挡波长处于规定范围之外的光的同时容许具有特定波长范围的入射辐射(例如，光)透射进来的材料形成。此外，在一些实施例中，可在形成彩色滤光片层后对所述彩色滤光片层进行平坦化(例如，通过CMP)。
在所述多个彩色滤光片162之上形成多个微透镜160。在一些实施例中，将所述多个微透镜160的中心点分别在垂直方向上与彩色滤光片162的中心点对准。在又一些实施例中，可通过在彩色滤光片162上沉积微透镜材料(例如，通过旋转涂布方法(spin-onmethod)或沉积工艺)来形成微透镜160。将具有弯曲上表面的微透镜模板(图中未示出)图案化在微透镜材料上方。在一些实施例中，微透镜模板可包含光刻胶材料，所述光刻胶材料被使用分布式曝光剂量(例如，对于负性光刻胶，在曲率的底部处暴露的光较多且在曲率的顶部处暴露的光较少)而曝光、显影及烘焙以形成圆的形状。接着通过根据微透镜模板选择性地刻蚀微透镜材料来形成微透镜160。
在一些实施例中，所述多个彩色滤光片162相对于第一实质上为直线的轴120而呈反射对称，相对于第二实质上为直线的轴122而呈反射对称，且相对于第三实质上为直线的轴123而呈反射对称。在一些实施例中，所述多个微透镜160相对于第一实质上为直线的轴120而呈反射对称，相对于第二实质上为直线的轴122而呈反射对称，且相对于第三实质上为直线的轴123而呈反射对称。
如图11中所说明，提供形成图1A至图1D所示像素传感器的方法的一些实施例的流程图1100。尽管在本文中将图11所示的流程图1100说明并阐述为一系列动作或事件，然而应知，此类动作或事件的所说明的次序不应被解释为具有限制性意义。举例来说，一些动作可以不同的次序发生和/或与除本文中所说明和/或阐述的动作或事件以外的其他动作或事件同步地发生。此外，可能并非需要所有所说明的动作来实作本文中所作说明的一个或多个方面或实施例，且本文中所绘示的一个或多个动作可以一个或多个单独的动作和/或阶段施行。
在动作1102处，在半导体衬底中形成像素装置区隔离结构。图4A至图4B说明与动作1102对应的一些实施例的各种视图。
在动作1104处，在所述半导体衬底中形成像素传感器阱区。图5A至图5B说明与动作1104对应的一些实施例的各种视图。
在动作1106处，在所述像素传感器阱区中形成多个光探测器，其中所述多个光探测器相对于所述多个光探测器的中心点而呈点对称。图5A至图5B说明与动作1106对应的一些实施例的各种视图。
在动作1108处，在所述半导体衬底的前侧之上形成多个转移晶体管及多个像素装置晶体管，其中所述多个转移装置晶体管及所述多个像素装置晶体管相对于所述多个光探测器的中心点而呈点对称。图6A至图6B说明与动作1108对应的一些实施例的各种视图。
在动作1110处，在所述像素传感器阱区中、所述多个像素装置晶体管的多个电极的相对两侧上形成多个源极/漏极区。图7A至图7B说明与动作1110对应的一些实施例的各种视图。
在动作1112处，在所述像素传感器阱区中、所述多个光探测器之间形成浮动扩散节点。图7A至图7B说明与动作1112对应的一些实施例的各种视图。
在动作1114处，在所述半导体衬底的前侧之上形成多个反射器。图8A至图8B说明与动作1114对应的一些实施例的各种视图。
在动作1116处，在所述半导体衬底的前侧上形成内连线结构，其中所述内连线结构相对于所述多个光探测器的中心点而呈点对称。图8A至图8B说明与动作1116对应的一些实施例的各种视图。
在动作1118处，在所述半导体衬底中形成深沟槽隔离(DTI)结构及部分深度深沟槽隔离结构。图9A至图9B说明与动作1118对应的一些实施例的各种视图。
在动作1120处，在所述内连线结构上形成减反射层，在所述减反射层上形成多个彩色滤光片，且在所述多个彩色滤光片上形成多个微透镜。图10A至图10B说明与动作1120对应的一些实施例的各种视图。
因此，在一些实施例中，本揭露涉及一种包括多个光探测器、多个转移晶体管、多个像素装置晶体管、多个反射器及内连线结构的像素传感器。所述多个光探测器、所述多个转移晶体管、所述多个像素装置晶体管、所述多个反射器及所述内连线结构相对于所述多个光探测器的中心点而呈点对称。
在一些实施例中，提供一种像素传感器，所述像素传感器包括：第一对光探测器，位于半导体衬底中，其中所述第一对光探测器相对于定位在所述第一对光探测器之间的中点处的第一线而呈反射对称；第二对光探测器，位于所述半导体衬底中，其中所述第一对光探测器与所述第二对光探测器相对于第二线而呈反射对称，其中所述第二线在中心点处与所述第一线相交；第一组多个晶体管，设置在所述半导体衬底之上，在侧向上相对于所述第一对光探测器偏置；以及第二组多个晶体管，设置在所述半导体衬底之上，在侧向上相对于所述第一组多个晶体管偏置，其中所述第一对光探测器及所述第二对光探测器在侧向上位于所述第一组多个晶体管与所述第二组多个晶体管之间；其中所述第一组多个晶体管与所述第二组多个晶体管相对于所述中心点而呈点对称。
根据一些实施例，所述第一组多个晶体管与所述第二组多个晶体管相对于所述中心点而呈二阶旋转对称。根据一些实施例，所述第一对光探测器与所述第二对光探测器相对于所述中心点而呈四阶旋转对称。根据一些实施例，所述第一对光探测器及所述第二对光探测器中的每一光探测器的中心相对于所述中心点的距离实质上相等。根据一些实施例，所述的像素传感器进一步包括：多个转移晶体管，至少部分地设置在所述第一对光探测器及所述第二对光探测器中的每一光探测器之上，其中所述多个转移晶体管中的每一转移晶体管的中心相对于所述中心点的距离实质上相等。根据一些实施例，所述多个转移晶体管相对于所述第一线而呈反射对称。根据一些实施例，所述多个转移晶体管相对于所述第二线而呈反射对称。根据一些实施例，所述第一组多个晶体管被配置成控制所述第一对光探测器且所述第二组多个晶体管被配置成控制所述第二对光探测器，其中所述第一组多个晶体管与所述第二组多个晶体管并行地电耦合。根据一些实施例，所述第一组多个晶体管及所述第二组多个晶体管分别包括复位晶体管、源极跟随器晶体管及选择晶体管。根据一些实施例，所述的像素传感器进一步包括：多个导电反射器，设置在所述第一对光探测器及所述第二对光探测器之上，其中所述多个导电反射器相对于所述第一线而呈反射对称。
在一些实施例中，提供一种互补金属氧化物半导体(CMOS)图像传感器，所述CMOS图像传感器包括：衬底，具有前侧及与所述前侧相对的背侧；像素区，设置在所述衬底内且包括第一组两个光探测器及第二组两个光探测器，所述第一组两个光探测器在侧向上设置在所述第二组两个光探测器旁边，所述第一组两个光探测器及所述第二组两个光探测器各自被配置成将从所述背侧进入所述衬底的辐射转换成电信号；第一组多个晶体管，位于所述衬底的所述前侧之上，在侧向上邻近于所述第一组两个光探测器，被配置成从所述第一组两个光探测器接收所述电信号；第二组多个晶体管，位于所述衬底的所述前侧之上，在侧向上邻近于所述第二组两个光探测器，被配置成从所述第二组两个光探测器接收所述电信号，其中所述第一组多个晶体管与所述第二组多个晶体管位于所述像素区的相对两侧上；深沟槽隔离结构，包围所述第一组多个晶体管及所述第二组多个晶体管的外周界，从所述衬底的所述背侧延伸到位于所述衬底内的位置；以及内连线结构，包括多个导电导线及多个通孔，上覆在所述衬底的所述前侧上且电耦合到所述第一组两个光探测器及所述第二组两个光探测器以及所述第一组多个晶体管及所述第二组多个晶体管；其中所述第一组多个晶体管及所述第二组多个晶体管以及所述内连线结构相对于所述像素区的中心点而呈旋转对称。
根据一些实施例，所述第一组两个光探测器及所述第二组两个光探测器中的每一光探测器的中心相对于所述像素区的所述中心点的距离实质上相等。根据一些实施例，所述的图像传感器进一步包括：多个转移晶体管，位于所述第一组两个光探测器及所述第二组两个光探测器中的每一光探测器之上；浮动扩散节点，位于所述像素区内，其中所述多个转移晶体管邻近于所述浮动扩散节点，且其中所述多个转移晶体管的中心点相对于所述浮动扩散节点的中心点均匀地间隔开。根据一些实施例，所述内连线结构中的第一导电导线从所述第一组多个晶体管中的第一晶体管横跨到所述第二组多个晶体管中的第二晶体管，其中所述第一导电导线的中点与所述像素区的所述中心点对准。根据一些实施例，所述第一组多个晶体管通过所述内连线结构与所述第二组多个晶体管并行地电耦合。根据一些实施例，所述内连线结构包括在垂直方向上彼此偏置的至少两层导电导线，其中所述至少两层导电导线中的每一层导电导线相对于所述像素区的所述中心点而呈点对称。根据一些实施例，所述内连线结构包括多个导电导线、多个导电触点及多个导通孔，其中所述多个导电导线、所述多个导电触点及所述多个导通孔分别相对于所述像素区的所述中心点而呈至少二阶旋转对称。根据一些实施例，所述第一组多个晶体管及所述第二组多个晶体管在侧向上位于所述深沟槽隔离结构的内侧壁内，且所述内连线结构在侧向上位于所述深沟槽隔离结构的外侧壁内。
在一些实施例中，提供一种形成像素传感器的方法，所述方法包括：在半导体衬底中形成具有第一掺杂类型的经掺杂阱区；在所述经掺杂阱区中形成具有与所述第一掺杂类型不同的第二掺杂类型的多个光探测器集电极区，其中所述多个光探测器集电极区中的每一光探测器集电极区的中心点相对于所述经掺杂阱区的中心点的距离相等；在所述经掺杂阱区中的所述多个光探测器集电极区之间形成浮动扩散节点；形成在侧向上相对于所述经掺杂阱区偏置的多个像素装置晶体管，其中所述多个像素装置晶体管相对于所述经掺杂阱区的所述中心点而呈点对称；以及在所述多个光探测器集电极区之上形成多个转移晶体管，其中所述多个转移晶体管及所述多个光探测器集电极区相对于和所述经掺杂阱区的所述中心点相交的实质上的直线而呈反射对称。
根据一些实施例，所述的方法进一步包括：在所述经掺杂阱区之上形成多个反射器；以及在所述半导体衬底之上形成内连线结构，其中所述内连线结构包括多个金属导线，且其中所述多个反射器及所述内连线结构相对于所述经掺杂阱区的所述中心点而呈点对称。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应知，其可容易地使用本揭露作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本揭露的精神及范围，而且他们可在不背离本揭露的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (19)

1.一种像素传感器，其特征在于，包括：
第一对光探测器，位于半导体衬底中，其中所述第一对光探测器相对于定位在所述第一对光探测器之间的中点处的第一线而呈反射对称；
第二对光探测器，位于所述半导体衬底中，其中所述第一对光探测器与所述第二对光探测器相对于第二线而呈反射对称，其中所述第二线在中心点处与所述第一线相交；
第一组多个晶体管，设置在所述半导体衬底之上，在侧向上相对于所述第一对光探测器偏置；
第二组多个晶体管，设置在所述半导体衬底之上，在侧向上相对于所述第一组多个晶体管偏置，其中所述第一对光探测器及所述第二对光探测器在侧向上位于所述第一组多个晶体管与所述第二组多个晶体管之间；以及
多个导电反射器，设置在所述第一对光探测器及所述第二对光探测器之上，其中所述多个导电反射器相对于所述第一线而呈反射对称，
其中所述第一组多个晶体管与所述第二组多个晶体管相对于所述中心点而呈点对称。
2.根据权利要求1所述的像素传感器，其特征在于，所述第一组多个晶体管与所述第二组多个晶体管相对于所述中心点而呈二阶旋转对称。
3.根据权利要求1所述的像素传感器，其特征在于，所述第一对光探测器与所述第二对光探测器相对于所述中心点而呈四阶旋转对称。
4.根据权利要求1所述的像素传感器，其特征在于，所述第一对光探测器及所述第二对光探测器中的每一光探测器的中心相对于所述中心点的距离实质上相等。
5.根据权利要求1所述的像素传感器，其特征在于，进一步包括：
多个转移晶体管，至少部分地设置在所述第一对光探测器及所述第二对光探测器中的每一光探测器之上，其中所述多个转移晶体管中的每一转移晶体管的中心相对于所述中心点的距离实质上相等，
其中所述多个导电反射器于所述第一组多个晶体管及所述半导体衬底的堆叠方向上不与所述多个转移晶体管重叠。
6.根据权利要求5所述的像素传感器，其特征在于，所述多个转移晶体管相对于所述第一线而呈反射对称。
7.根据权利要求5所述的像素传感器，其特征在于，所述多个转移晶体管相对于所述第二线而呈反射对称。
8.根据权利要求1所述的像素传感器，其特征在于，所述第一组多个晶体管被配置成控制所述第一对光探测器且所述第二组多个晶体管被配置成控制所述第二对光探测器，其中所述第一组多个晶体管与所述第二组多个晶体管并行地电耦合。
9.根据权利要求1所述的像素传感器，其特征在于，所述第一组多个晶体管及所述第二组多个晶体管分别包括复位晶体管、源极跟随器晶体管及选择晶体管。
10.一种图像传感器，其特征在于，包括：
衬底，具有前侧及与所述前侧相对的背侧；
像素区，设置在所述衬底内且包括第一组两个光探测器及第二组两个光探测器，所述第一组两个光探测器在侧向上设置在所述第二组两个光探测器旁边，所述第一组两个光探测器及所述第二组两个光探测器各自被配置成将从所述背侧进入所述衬底的辐射转换成电信号；
第一组多个晶体管，位于所述衬底的所述前侧之上，在侧向上邻近于所述第一组两个光探测器，被配置成从所述第一组两个光探测器接收所述电信号；
第二组多个晶体管，位于所述衬底的所述前侧之上，在侧向上邻近于所述第二组两个光探测器，被配置成从所述第二组两个光探测器接收所述电信号，其中所述第一组多个晶体管与所述第二组多个晶体管位于所述像素区的相对两侧上；
深沟槽隔离结构，包围所述第一组多个晶体管及所述第二组多个晶体管的外周界，从所述衬底的所述背侧延伸到位于所述衬底内的位置；
内连线结构，包括多个导电导线及多个通孔，上覆在所述衬底的所述前侧上且电耦合到所述第一组两个光探测器及所述第二组两个光探测器以及所述第一组多个晶体管及所述第二组多个晶体管；以及
多个导电反射器，位于所述衬底的所述前侧之上，其中所述多个导电反射器于所述第一组多个晶体管及所述衬底的堆叠方向上不与所述第一组多个晶体管与所述第二组多个晶体管重叠，
其中所述第一组多个晶体管及所述第二组多个晶体管以及所述内连线结构相对于所述像素区的中心点而呈旋转对称。
11.根据权利要求10所述的图像传感器，其特征在于，所述第一组两个光探测器及所述第二组两个光探测器中的每一光探测器的中心相对于所述像素区的所述中心点的距离实质上相等。
12.根据权利要求10所述的图像传感器，其特征在于，进一步包括：
多个转移晶体管，位于所述第一组两个光探测器及所述第二组两个光探测器中的每一光探测器之上，其中所述多个导电反射器于所述堆叠方向上不与所述多个转移晶体管重叠；以及
浮动扩散节点，位于所述像素区内，其中所述多个转移晶体管邻近于所述浮动扩散节点，且其中所述多个转移晶体管的中心点相对于所述浮动扩散节点的中心点均匀地间隔开。
13.根据权利要求10所述的图像传感器，其特征在于，所述内连线结构中的第一导电导线从所述第一组多个晶体管中的第一晶体管横跨到所述第二组多个晶体管中的第二晶体管，其中所述第一导电导线的中点与所述像素区的所述中心点对准。
14.根据权利要求10所述的图像传感器，其特征在于，所述第一组多个晶体管通过所述内连线结构与所述第二组多个晶体管并行地电耦合。
15.根据权利要求10所述的图像传感器，其特征在于，所述内连线结构包括在垂直方向上彼此偏置的至少两层导电导线，其中所述至少两层导电导线中的每一层导电导线相对于所述像素区的所述中心点而呈点对称。
16.根据权利要求10所述的图像传感器，其特征在于，所述内连线结构包括多个导电导线、多个导电触点及多个导通孔，其中所述多个导电导线、所述多个导电触点及所述多个导通孔分别相对于所述像素区的所述中心点而呈至少二阶旋转对称。
17.根据权利要求10所述的图像传感器，其特征在于，所述第一组多个晶体管及所述第二组多个晶体管在侧向上位于所述深沟槽隔离结构的内侧壁内，且所述内连线结构在侧向上位于所述深沟槽隔离结构的外侧壁内。
18.一种形成像素传感器的方法，其特征在于，所述方法包括：
在半导体衬底中形成具有第一掺杂类型的经掺杂阱区；
在所述经掺杂阱区中形成具有与所述第一掺杂类型不同的第二掺杂类型的多个光探测器集电极区，其中所述多个光探测器集电极区中的每一光探测器集电极区的中心点相对于所述经掺杂阱区的中心点的距离实质上相等；
在所述经掺杂阱区中的所述多个光探测器集电极区之间形成浮动扩散节点；
形成在侧向上相对于所述经掺杂阱区偏置的多个像素装置晶体管，其中所述多个像素装置晶体管相对于所述经掺杂阱区的所述中心点而呈点对称；以及
在所述多个光探测器集电极区之上形成多个转移晶体管，其中所述多个转移晶体管及所述多个光探测器集电极区相对于和所述经掺杂阱区的所述中心点相交的实质上的直线而呈反射对称；以及
在所述经掺杂阱区之上形成多个导电反射器，其中所述多个导电反射器于所述多个像素装置晶体管及所述半导体衬底的堆叠方向上不与所述多个转移晶体管重叠。
19.根据权利要求18所述的方法，其特征在于，进一步包括：
在所述半导体衬底之上形成内连线结构，其中所述内连线结构包括多个金属导线，且其中所述多个导电反射器及所述内连线结构相对于所述经掺杂阱区的所述中心点而呈点对称。
CN201910468009.8A 2018-10-31 2019-05-31 像素传感器、图像传感器及形成像素传感器的方法 Active CN111129043B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753298P 2018-10-31 2018-10-31
US62/753,298 2018-10-31
US16/364,478 2019-03-26
US16/364,478 US10734419B2 (en) 2018-10-31 2019-03-26 Imaging device with uniform photosensitive region array

Publications (2)

Publication Number Publication Date
CN111129043A CN111129043A (zh) 2020-05-08
CN111129043B true CN111129043B (zh) 2022-07-15

Family

ID=70327316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910468009.8A Active CN111129043B (zh) 2018-10-31 2019-05-31 像素传感器、图像传感器及形成像素传感器的方法

Country Status (3)

Country Link
US (2) US10734419B2 (zh)
CN (1) CN111129043B (zh)
TW (1) TWI711172B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200312741A1 (en) * 2019-03-25 2020-10-01 Intel Corporation Thermoelectric cooler to enhance thermal-mechanical package performance
KR20210010018A (ko) * 2019-07-19 2021-01-27 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148231A (zh) * 2010-01-08 2011-08-10 美商豪威科技股份有限公司 具有外延自对准光传感器的图像传感器
CN102956660A (zh) * 2011-08-22 2013-03-06 索尼公司 固态成像器件和电子设备
CN104009049A (zh) * 2013-02-25 2014-08-27 全视科技有限公司 包含具有镜像晶体管布局的像素单元的图像传感器
CN108242449A (zh) * 2016-12-27 2018-07-03 三星电子株式会社 图像传感器及包括其的电子装置
CN108538869A (zh) * 2017-03-06 2018-09-14 爱思开海力士有限公司 图像传感器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
KR100690880B1 (ko) * 2004-12-16 2007-03-09 삼성전자주식회사 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
US20100230583A1 (en) 2008-11-06 2010-09-16 Sony Corporation Solid state image pickup device, method of manufacturing the same, image pickup device, and electronic device
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
KR20130099425A (ko) 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
KR102028124B1 (ko) 2013-05-24 2019-10-02 삼성전자주식회사 위상차 초점검출 가능한 촬상소자
FR3011980B1 (fr) 2013-10-14 2015-11-13 E2V Semiconductors Capteur d'image a multiplication d'electrons et a lecture regroupee de pixels
KR102212138B1 (ko) 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
KR102541701B1 (ko) * 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
US10103190B2 (en) * 2016-05-13 2018-10-16 Semiconductor Components Industries, Llc Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
KR20180071802A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 이미지 센서
US10680024B2 (en) * 2017-08-17 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Concave reflector for complementary metal oxide semiconductor image sensor (CIS)
KR102393552B1 (ko) 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
JP7235418B2 (ja) 2018-05-18 2023-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102619290B1 (ko) 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148231A (zh) * 2010-01-08 2011-08-10 美商豪威科技股份有限公司 具有外延自对准光传感器的图像传感器
CN102956660A (zh) * 2011-08-22 2013-03-06 索尼公司 固态成像器件和电子设备
CN104009049A (zh) * 2013-02-25 2014-08-27 全视科技有限公司 包含具有镜像晶体管布局的像素单元的图像传感器
CN108242449A (zh) * 2016-12-27 2018-07-03 三星电子株式会社 图像传感器及包括其的电子装置
CN108538869A (zh) * 2017-03-06 2018-09-14 爱思开海力士有限公司 图像传感器

Also Published As

Publication number Publication date
TW202018926A (zh) 2020-05-16
US10734419B2 (en) 2020-08-04
US11462578B2 (en) 2022-10-04
TWI711172B (zh) 2020-11-21
CN111129043A (zh) 2020-05-08
US20200350348A1 (en) 2020-11-05
US20200135779A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
US8895349B2 (en) Backside illuminated image sensor having capacitor on pixel region
US6744084B2 (en) Two-transistor pixel with buried reset channel and method of formation
US7355229B2 (en) Masked spacer etching for imagers
US7772027B2 (en) Barrier regions for image sensors
US8018015B2 (en) Buried conductor for imagers
US11538837B2 (en) Semiconductor imaging device having improved dark current performance
US20070029469A1 (en) CMOS imaging for ALC and CDS
CN111129043B (zh) 像素传感器、图像传感器及形成像素传感器的方法
US8105864B2 (en) Method of forming barrier regions for image sensors
US20230109829A1 (en) Semiconductor imaging device having improved dark current performance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant