CN105514024A - 金属填充塞的制备方法 - Google Patents
金属填充塞的制备方法 Download PDFInfo
- Publication number
- CN105514024A CN105514024A CN201410487204.2A CN201410487204A CN105514024A CN 105514024 A CN105514024 A CN 105514024A CN 201410487204 A CN201410487204 A CN 201410487204A CN 105514024 A CN105514024 A CN 105514024A
- Authority
- CN
- China
- Prior art keywords
- layer
- plug
- protective layer
- preparation
- metal filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种金属填充塞的制备方法，包含：提供半导体基底，所述半导体基底上形成有一介质层，所述介质层中形成有至少一接触开孔；在第一压力下，在所述接触开孔的内壁形成一第一保护层；以所述第一保护层为消耗材料形成第一成核层；在第二压力下，在所述第一成核层上形成一第二保护层，所述第二压力大于所述第一压力；以所述第二保护层为消耗材料形成第二成核层；通过填充所述接触开孔在所述第二成核层上形成金属填充塞。本发明的金属填充塞的制备方法的工艺的可靠性高，可以提高器件的性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种金属填充塞的制备方法。
背景技术
由于集成电路的制作向超大规模集成电路发展，其内部的电路密度越来越大，随着芯片中所含元件数量不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，也就是利用多层介质层和导电层相互叠加的多层连接，利用大量的金属填充塞填充的接触开孔(例如接触孔contacthole或通孔viahole等)，在两层金属之间形成电通路。
随着半导体元件高度集成化的发展，接触开孔的尺寸减小，深度增加，深宽比不断增加，使得制备金属填充塞的难度越来越大。例如，在接触开孔中填充金属钨以形成钨塞，如果将钨直接填充入，接触开孔(此时为接触孔)时，钨会直接沉积在半导体基底(一般材料为硅)表面上，反应物六氟化钨(WF6)会直接与硅发生反应，导致对硅的消耗。
在现有技术中，在钨填充之前，先在接触开孔的内壁沉积一粘附层和一阻挡层，粘附层与介质层之间具有良好的粘附性，阻挡层用于防止六氟化钨与底层的硅发生反应。然而，现有技术的方法并不能保证最终形成的半导体器件具有较好的良率，在钨塞和半导体基底之间很容易出现缝隙等缺陷。参考图1所示，在图1中，钨塞10和半导体基底17之间具有缝隙20，缝隙20影响半导体器件的电学性能。
发明内容
本发明的目的在于，提供一种可靠性高的金属填充塞的制备方法，从而提高器件的性能。
为解决上述技术问题，本发明提供一种金属填充塞的制备方法，包括：
提供半导体基底，所述半导体基底上形成有一介质层，所述介质层中形成有至少一接触开孔；
在第一压力下，在所述接触开孔的内壁形成一第一保护层；
以所述第一保护层为消耗材料形成第一成核层；
在第二压力下，在所述第一成核层上形成一第二保护层，所述第二压力大于所述第一压力；
以所述第二保护层为消耗材料形成第二成核层；
通过填充所述接触开孔在所述第二成核层上形成金属填充塞。
可选的，所述第一保护层的材料为硅。
可选的，通过提供硅烷气体形成所述第一保护层。
可选的，所述第一保护层的厚度为
可选的，所述第一压力为2托～10托。
可选的，所述第二保护层的材料为硅。
可选的，通过提供硅烷气体形成所述第二保护层。
可选的，所述第二保护层的厚度为
可选的，所述第二压力为15托～45托。
可选的，所述第一成核层的材料和第二成核层的材料均为钨。
可选的，通过提供硅烷气体和六氟化硅气体形成所述第一成核层和第二成核层。
可选的，在所述第一压力下，形成所述第一成核层。
可选的，在所述第二压力下，形成所述第二成核层。
可选的，所述第一保护层和第二保护层均采用化学气相沉积形成。
可选的，在所述接触开孔的内壁和所述第一保护层之间，制备一粘附层和一阻挡层，所述粘附层位于所述阻挡层和介质层之间。
可选的，所述粘附层为钛粘附层，所述阻挡层为氮化钛阻挡层。
与现有技术相比，本发明提供的金属填充塞的制备方法具有以下优点：
在金属填充塞的制备方法中，在第一压力下形成所述第一保护层，所述第一保护层的均匀性好，形成所述第一成核层的过程不会损伤所述半导体基底，在第二压力下形成所述第二保护层，所述第二保护层的致密性好，形成所述第二成核层的过程不会损伤所述半导体基底，在后再形成金属填充塞，可以使得在整个制备方法中都不会损伤所述半导体基底，从而提高工艺的可靠性。
附图说明
图1为现有技术中的钨塞的透射电子显微镜图片；
图2为本发明一实施例中金属填充塞的制备方法的流程图；
图3至图10为本发明一实施例中金属填充塞的制备方法中器件结构的示意图；
图11为本发明一实施例中的钨塞的透射电子显微镜图片。
具体实施方式
发明人对现有技术进行研究发现，虽然现有技术中在半导体基底与钨塞之间形成一粘附层和一阻挡层，所述粘附层的材料一般为钛，所述阻挡层的材料一般为氮化钛。当在形成钨的成核层时，需要将六氟化钨气体通入反应腔中，六氟化钨会与钛发生反应，消耗所述粘附层和阻挡层。当将所述粘附层和阻挡层消耗完后，六氟化钨会进一步与所述半导体基底的硅发生反应，从而使得在最终形成的器件中，所述半导体基底和钨塞之间存在缝隙。
发明人进一步研究发现，可以在形成钨的成核层之间，先在所述阻挡层上形成一保护层，但仅进行成一层保护层无法保证工艺的可靠性。发明人通过深入研究发现，如果先在较低的压力下形成第一保护层，以所述第一保护层为消耗材料形成第一成核层；之后，在较高的压力下，在所述第一成核层上形成一第二保护层，以所述第二保护层为消耗材料形成第二成核层，可以避免六氟化钨与钛和硅发生反应，从而提出了本发明的金属填充塞的制备方法。
下面将结合示意图对本发明的金属填充塞的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种金属填充塞的制备方法，包括如下步骤：
步骤S11，提供半导体基底，所述半导体基底上形成有一介质层，所述介质层中形成有至少一接触开孔；
步骤S12，在第一压力下，在所述接触开孔的内壁形成一第一保护层；
步骤S13，以所述第一保护层为消耗材料形成第一成核层；
步骤S14，在第二压力下，在所述第一成核层上形成一第二保护层，所述第二压力大于所述第一压力；
步骤S15，以所述第二保护层为消耗材料形成第二成核层；
步骤S16，通过填充所述接触开孔在所述第二成核层上形成金属填充塞。
采用上述制备方法，不会损伤所述半导体基底，可以提高工艺的可靠性。。
以下结合图2和图3至图10，具体说明本发明的金属填充塞的制备方法。其中，图2为本发明一实施例中金属填充塞的制备方法的流程图；图3至图10为本发明一实施例中金属填充塞的制备方法中器件结构的示意图。
首先，进行步骤S11，如图3所示，提供半导体基底100，所述半导体基底100上形成有一介质层110，所述介质层100中形成有至少一接触开孔111。在本实施例中，以形成金属填充塞为钨塞为例进行说明，其中，所述半导体基底100为硅基底，所述半导体基底100中可以包括有源区和隔离区等结构，所述接触开孔111为接触孔。
较佳的，如图4所示，在所述步骤S11和步骤S12之间，制备一粘附层和一阻挡层120(所述粘附层为本领域的普通技术人员可以理解的，在图3中未具体示出)，所述粘附层位于所述阻挡层120和介质层110之间。所述粘附层与介质层110之间具有良好的粘附性，所述阻挡层120有利于在后续步骤中保护所述粘附层。在本实施例中，所述粘附层为钛粘附层，所述阻挡层120为氮化钛阻挡层。
然后，进行步骤S12，如图5所示，在第一压力下，在所述接触开孔111的内壁形成一第一保护层130。一般的，采用气相沉积的方法形成所述第一保护层130，例如化学气相沉积。较佳的，所述第一保护层130的材料为硅，优选的，通过提供硅烷气体形成所述第一保护层130，当然，其它可以提供硅源的气体亦可，例如二氯硅烷等。优选的，所述第一保护层130的厚度为例如，等等。所述第一压力为2托～10托，例如，4托、6托、8托等等，可以保证所述第一保护层130比较均匀的形成于所述接触开孔111的内壁上。
接着，进行步骤S13，如图6所示，以所述第一保护层130为消耗材料形成第一成核层140。由于在本实施例中，所述金属填充塞为钨塞，所以，所述第一成核层140的材料为钨。较佳的，通过提供硅烷气体和六氟化硅气体形成所述第一成核层140。在所述步骤13中，发生如下反应：
2WF6(g)+3Si(s)→2W(s)+3SiF4(g)；
2WF6(g)+2SiH4(g)→2W(s)+2SiF4(g)+2H2(g)+4HF(g)
在该反应中，所述硅烷气体会消耗所述第一保护层130的硅，以生成钨的所述第一成核层140。其中，所述第一保护层130可以完全被消耗，也可以部分被消耗。为了保证工艺的连续性，在所述第一压力下，形成所述第一成核层140。一般，所述步骤13的反应时间很短，一般在20s以内，例如10s，所以，在所述步骤13中，仅消耗所述第一保护层130的硅，所述硅烷气体不会与钛和半导体衬底100中的硅反应。
随后，进行步骤S14，如图7所示，在第二压力下，在所述第一成核层140上形成一第二保护层150，所述第二压力大于所述第一压力。一般的，采用气相沉积的方法形成所述第二保护层150，例如化学气相沉积。较佳的，所述第二保护层150的材料为硅，优选的，通过提供硅烷气体形成所述第二保护层150，当然，其它可以提供硅源的气体亦可，例如二氯硅烷等。优选的，所述第二保护层150的厚度为例如，等等。所述第二压力为15托～45托，例如，20托、30托、40托等等，可以保证所述第二保护层150比较致密。
为了保证工艺的连续性，还可以在所述步骤S14之前，在过渡压力下形成一预第二保护层，所述过渡压力在所述第一压力与第二压力之间，处了压力不同，形成所述预第二保护层的工艺条件与形成所述第二保护层150的工艺条件相同。
之后，进行步骤S15，如图8所示，以所述第二保护层150为消耗材料形成第二成核层160。由于在本实施例中，所述金属填充塞为钨塞，所以，所述第二成核层160的材料为钨。较佳的，通过提供硅烷气体和六氟化硅气体形成所述第二成核层160。在所述步骤15中，发生如下反应：
2WF6(g)+3Si(s)→2W(s)+3SiF4(g)；
2WF6(g)+2SiH4(g)→2W(s)+2SiF4(g)+2H2(g)+4HF(g)
在该反应中，所述硅烷气体会消耗所述第二保护层150的硅，以生成钨的所述第二成核层160。其中，所述第二保护层150可以完全被消耗，也可以部分被消耗。为了保证工艺的连续性，在所述第二压力下，形成所述第二成核层160。一般，所述步骤15的反应时间很短，一般在20s以内，例如10s，所以，在所述步骤15中，仅消耗所述第二保护层150的硅，所述硅烷气体不会与钛和半导体衬底100中的硅反应。
最后，进行步骤S16，通过填充所述接触开孔111在所述第二成核层150上形成金属填充塞。所述步骤S16可以分为以下两个子步骤：
子步骤S161，如图9所示，在所述接触开孔111以及所述半导体基底100上沉积一金属层170’；
子步骤S162：如图10所示，进行研磨，保留所述接触开孔111内的金属层170’，以形成金属填充塞170。
参考图11，在本发明一实施例中制备的器件中，所述金属填充塞170(钨塞)与半导体基底100没有缝隙，本发明一实施例的制备方法的工艺的可靠性高。
本发明的上述实施例是针对制备钨塞，在本发明的其它实施例中，也可将本发明用于其它的金属填充塞的工艺中，例如，在通孔中制备铜塞等，其具体实施步骤与思路和本发明的上述实施例相似，在本发明实施例的启示下，这一应用的延伸对本领域普通技术人员而言是易于理解和实现的，在此不再赘述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (16)
1.一种金属填充塞的制备方法，包括：
提供半导体基底，所述半导体基底上形成有一介质层，所述介质层中形成有至少一接触开孔；
在第一压力下，在所述接触开孔的内壁形成一第一保护层；
以所述第一保护层为消耗材料形成第一成核层；
在第二压力下，在所述第一成核层上形成一第二保护层，所述第二压力大于所述第一压力；
以所述第二保护层为消耗材料形成第二成核层；
通过填充所述接触开孔在所述第二成核层上形成金属填充塞。
2.如权利要求1所述的金属填充塞的制备方法，其特征在于，所述第一保护层的材料为硅。
3.如权利要求2所述的金属填充塞的制备方法，其特征在于，通过提供硅烷气体形成所述第一保护层。
4.如权利要求1所述的金属填充塞的制备方法，其特征在于，所述第一保护层的厚度为
5.如权利要求1所述的金属填充塞的制备方法，其特征在于，所述第一压力为2托～10托。
6.如权利要求1所述的金属填充塞的制备方法，其特征在于，所述第二保护层的材料为硅。
7.如权利要求6所述的金属填充塞的制备方法，其特征在于，通过提供硅烷气体形成所述第二保护层。
8.如权利要求1所述的金属填充塞的制备方法，其特征在于，所述第二保护层的厚度为
9.如权利要求1所述的金属填充塞的制备方法，其特征在于，所述第二压力为15托～45托。
10.如权利要求1所述的金属填充塞的制备方法，其特征在于，所述第一成核层的材料和第二成核层的材料均为钨。
11.如权利要求10所述的金属填充塞的制备方法，其特征在于，通过提供硅烷气体和六氟化硅气体形成所述第一成核层和第二成核层。
12.如权利要求1所述的金属填充塞的制备方法，其特征在于，在所述第一压力下，形成所述第一成核层。
13.如权利要求1所述的金属填充塞的制备方法，其特征在于，在所述第二压力下，形成所述第二成核层。
14.如权利要求1所述的金属填充塞的制备方法，其特征在于，所述第一保护层和第二保护层均采用化学气相沉积形成。
15.如权利要求1-14中任意一项所述的金属填充塞的制备方法，其特征在于，在所述接触开孔的内壁和所述第一保护层之间，制备一粘附层和一阻挡层，所述粘附层位于所述阻挡层和介质层之间。
16.如权利要求15所述的金属填充塞的制备方法，其特征在于，所述粘附层为钛粘附层，所述阻挡层为氮化钛阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410487204.2A CN105514024B (zh) | 2014-09-22 | 2014-09-22 | 金属填充塞的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410487204.2A CN105514024B (zh) | 2014-09-22 | 2014-09-22 | 金属填充塞的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105514024A true CN105514024A (zh) | 2016-04-20 |
| CN105514024B CN105514024B (zh) | 2018-11-16 |
Family
ID=55721905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410487204.2A Active CN105514024B (zh) | 2014-09-22 | 2014-09-22 | 金属填充塞的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105514024B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946234A (zh) * | 2017-11-20 | 2018-04-20 | 睿力集成电路有限公司 | 半导体互连结构及其制备方法 |
| CN108122744A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058583A (ko) * | 2004-11-25 | 2006-05-30 | 삼성전자주식회사 | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 |
| CN101308794A (zh) * | 2007-05-15 | 2008-11-19 | 应用材料股份有限公司 | 钨材料的原子层沉积 |
| US20080296660A1 (en) * | 2007-06-01 | 2008-12-04 | Samsung Electronics Co., Ltd. | Low resistivity conductive structures, devices and systems including same, and methods forming same |
-
2014
- 2014-09-22 CN CN201410487204.2A patent/CN105514024B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058583A (ko) * | 2004-11-25 | 2006-05-30 | 삼성전자주식회사 | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 |
| CN101308794A (zh) * | 2007-05-15 | 2008-11-19 | 应用材料股份有限公司 | 钨材料的原子层沉积 |
| US20080296660A1 (en) * | 2007-06-01 | 2008-12-04 | Samsung Electronics Co., Ltd. | Low resistivity conductive structures, devices and systems including same, and methods forming same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122744A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US10516034B2 (en) | 2016-11-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| US10522650B2 (en) | 2016-11-29 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| US11031486B2 (en) | 2016-11-29 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| US11616132B2 (en) | 2016-11-29 | 2023-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| CN107946234A (zh) * | 2017-11-20 | 2018-04-20 | 睿力集成电路有限公司 | 半导体互连结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105514024B (zh) | 2018-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106133878B (zh) | 用于线路中段(mol)应用的金属有机钨的形成方法 | |
| CN110088898A (zh) | 三维存储器器件的复合衬底 | |
| CN100420008C (zh) | 具有铜布线的半导体器件及其制造方法 | |
| JP2010225697A (ja) | 半導体装置の製造方法 | |
| Menk et al. | Galvanostatic plating with a single additive electrolyte for bottom-up filling of copper in mesoscale TSVs | |
| US9991204B2 (en) | Through via structure for step coverage improvement | |
| CN101563763B (zh) | 用于降低阻挡层和铜布线之间的界面氧化接触的方法和系统 | |
| CN209045566U (zh) | 导电插塞结构及半导体器件 | |
| CN105514024A (zh) | 金属填充塞的制备方法 | |
| CN104347491A (zh) | 钨沉积的方法 | |
| CN105990216A (zh) | 互连结构的形成方法 | |
| CN105448809B (zh) | 铜互连结构的形成方法 | |
| CN108091609A (zh) | 钨填充凹槽结构的方法 | |
| CN110571189B (zh) | 导电插塞及其形成方法、集成电路 | |
| CN101593723B (zh) | 通孔形成方法 | |
| JP2006245240A (ja) | 半導体装置及びその製造方法 | |
| WO2018232104A1 (en) | METHOD AND APPARATUS FOR VOID FREE SiN GAPFILL | |
| CN105826244A (zh) | 半导体器件的形成方法 | |
| CN208706642U (zh) | 半导体互连结构 | |
| CN109994424A (zh) | 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法 | |
| CN102646626B (zh) | 一种导电插塞的形成方法 | |
| CN103620746A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN110854101A (zh) | 半导体器件及其形成 | |
| CN103779269A (zh) | 互连中铜表面处理的方法 | |
| CN108321118A (zh) | 导电层间介质空洞的制备方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |