CN105489648A - 射频横向双扩散金属氧化物半导体器件及制作方法 - Google Patents
射频横向双扩散金属氧化物半导体器件及制作方法 Download PDFInfo
- Publication number
- CN105489648A CN105489648A CN201410478428.7A CN201410478428A CN105489648A CN 105489648 A CN105489648 A CN 105489648A CN 201410478428 A CN201410478428 A CN 201410478428A CN 105489648 A CN105489648 A CN 105489648A
- Authority
- CN
- China
- Prior art keywords
- sidewall
- semiconductor device
- grid
- described sidewall
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种射频横向双扩散金属氧化物半导体器件及制作方法，该射频横向双扩散金属氧化物半导体器件包括：基板，基板上形成有栅极；侧壁，侧壁位于栅极的两侧面，侧壁背离栅极的一边呈弧形，且侧壁的底部大于侧壁的顶部；隔离氧化层，形成于基板、侧壁和栅极上；场板层，形成于隔离氧化层上。根据本发明的射频横向双扩散金属氧化物半导体器件及制作方法，由于在栅极两侧形成侧壁，使得栅极两侧为斜坡形貌，对场板层的刻蚀变得相对容易，可以减少不需要的场板层的残留，提高了射频横向双扩散金属氧化物半导体器件的良品率。
Description
技术领域
本发明涉及半导体技术，尤其涉及一种射频横向双扩散金属氧化物半导体器件及制作方法。
背景技术
在制作射频横向双扩散金属氧化物半导体(RadioFrequencyLaterallyDiffusedMetalOxideSemiconductor，RFLDMOS)中，为了提高击穿电压，场板的设计是必不可少的。场板技术是提高器件表面耐压的常用终端技术，它可以有效降低反向PN结的表面电场，提高PN结的耐压能力。即当表面覆盖有场板的PN结加反向偏压时，水平方向的部分电力线将会终止于垂直方向的场板，从而降低水平方向的电场强度，提高器件的抗击穿能力。
如下图1所示，在制造工艺中，由于场板覆盖在多晶硅101的侧边上，形成了很高的垂直台阶。这在后续的场板刻蚀中，非常容易出现残留，如图1中残留的场板102这样会导致最终形成的半导体器件产生漏电，降低良品率。
发明内容
本发明提供一种射频横向双扩散金属氧化物半导体器件及制作方法，以解决现有技术场板残留的问题。
本发明第一个方面提供一种射频横向双扩散金属氧化物半导体器件，包括：
基板，所述基板上形成有栅极；
侧壁，所述侧壁位于所述栅极的两侧面，所述侧壁背离所述栅极的一边呈弧形，且所述侧壁的底部大于所述侧壁的顶部；
隔离氧化层，形成于所述基板、所述侧壁和所述栅极上；
场板层，形成于所述隔离氧化层上。
本发明另一个方面提供一种射频横向双扩散金属氧化物半导体器件的制作方法，包括：
在基板的栅极的两侧面上形成侧壁，所述侧壁背离所述栅极的一边呈弧形，且所述侧壁的底部大于所述侧壁的顶部；
在所述基板、所述侧壁和所述栅极上形成隔离氧化层；
在所述隔离氧化层上形成场板层。
由上述技术方案可知，本发明提供的射频横向双扩散金属氧化物半导体器件及制作方法，由于在栅极两侧形成侧壁，使得栅极两侧为斜坡形貌，对场板层的刻蚀变得相对容易，可以减少不需要的场板层的残留，提高了射频横向双扩散金属氧化物半导体器件的良品率。
附图说明
图1为根据本发明一实施例的射频横向双扩散金属氧化物半导体器件的结构示意图；
图2A-2G为根据本发明另一实施例的射频横向双扩散金属氧化物半导体器件的各个步骤的剖面示意图；
图3为根据本发明一实施例的射频横向双扩散金属氧化物半导体器件的制作方法的流程示意图。
具体实施方式
实施例一
本实施例提供一种射频横向双扩散金属氧化物半导体器件。该半导体器件如图2E所示，包括：基板201、侧壁202、隔离氧化层203和场板层204。其中，基板201上形成有栅极206，侧壁202位于栅极206的两侧面；侧壁202背离栅极206的一边呈弧形，且侧壁202的底部2021大于侧壁202的顶部2022；隔离氧化层203形成基板201和侧壁202上；场板层204形成于隔离氧化层203上。
如图2A至2E所示，为制作本实施例的射频横向双扩散金属氧化物半导体器件的各个步骤的剖面示意图。
首先，如图2A所示，基板201上形成有栅极206。
基板201上还形成有源区210、漏区211、漏极漂移区212和体区213，还可以形成有栅氧化层214。该基板201具体可以为P型硅衬底，栅极206具体可以为多晶硅栅极。该基板201上各区域的形成的具体方式举例如下：
在P+的硅衬底201上采用热氧化方式形成栅氧化层214，例如将硅片放入高温炉管里并通入氧气，氧气和硅片表面的硅发生反应，生成二氧化硅层作为栅氧化层214，接下来进行多晶硅的沉积掺杂和刻蚀形成多晶硅栅极206，然后通过光刻和离子注入工艺形成体区213以及漏极漂移区212，例如在多晶硅栅极206的一侧进行离子注入，之后经过高温驱入，让离子扩散到多晶硅的另一侧，进而形成体区213以及漏极漂移区212。接着通过光刻和离子注入工艺形成源区210和漏区211。该形成各区域的方式均为现有技术，在此不再赘述。
以上仅为基板201上形成源区210、漏区211、漏极漂移区212、体区213，以及栅氧化层214的一个方法，还可以以现有技术中其它方式形成，在此不再赘述。
接着，如图2B所示，在基板201和栅极206上形成侧壁氧化层205。
如图2B所示，如果存在栅氧化层214，则在栅氧化层214和栅极206上形成侧壁氧化层205，即在图2A所示的器件上以低压化学气相沉积的方式形成侧壁氧化层205。该侧壁氧化层205的材料可以是二氧化硅，厚度为1000埃-3000埃。侧壁氧化层205采用二氧化硅，可以尽量避免刻蚀采用多晶硅为材料的栅极206。
然后，如图2C所示，采用干法刻蚀方式刻蚀侧壁氧化层205，形成侧壁202。
具体地，形成侧壁202采用的干法刻蚀的工艺条件是：真空度为100毫托-300毫托，磁场为15G-45G，功率为250瓦-750瓦，氩气流量为50毫升/分钟-150毫升/分钟，CHF3流量为25毫升/分钟-75毫升/分钟，刻蚀时间为20秒-80秒。具体地可采用如下工艺条件：真空度为200毫托，磁场为30G，功率为500瓦，氩气流量为100毫升/分钟，CHF3流量为50毫升/分钟，刻蚀时间为20秒-80秒。
该过程中，如果存在栅氧化层214，则可以采用过刻方式。假设，将栅氧化层214上的侧壁氧化层205完全刻蚀干净的时间为t，则刻蚀时间t1可以为t＜t1≤1.2。这样，可以将栅氧化层214刻蚀一部分或者完全刻蚀。图2C中示出的是除了被栅极206和侧壁202覆盖的部分栅氧化层214，其余栅氧化层214完全刻蚀掉的情况。
如图2D所示，在基板201、侧壁202和栅极206上形成隔离氧化层203。
具体地，可以采用低压化学气相沉积方式形成该隔离氧化层203。该隔离氧化层203的材料可以是氧化硅或者氮化硅，厚度为1000埃-3000埃，工艺条件可以是低压化学气相工艺。温度600-800摄氏度，压力27帕-270帕。
如图2E所示，在隔离氧化层203上形成场板层204。
具体地，可以在隔离氧化层203上沉积一层金属作为场板层204，该金属可以是WSi、Ti等，或者在隔离氧化层203上形成一层低阻多晶来作为场板层204，该低阻多晶具体是多晶硅，经过离子注入或者掺杂等低阻化工艺后，其电阻很低，近似于金属的电阻，因此可以用过做场板层204。该场板层204的厚度为800埃-3000埃。
接下来，如图2F-图2G所示，可以对场板层204进行刻蚀。
如图2F所示，在需要保留场板层204的地方形成光阻220。该光阻220可以是正胶，具体可以采用光刻的方式形成光阻220。
如图2G所示，刻蚀场板层204。
由于光阻220的作用，在光阻220覆盖的地方保留场板层204。接下来，再进行后续的去除光阻、介电层沉积、形成通孔和金属线条等工艺，这些后续工艺均为现有技术，在此不再赘述。
根据本实施例的射频横向双扩散金属氧化物半导体器件，由于栅极206两侧形成侧壁202，使得栅极206两侧为斜坡形貌，对场板层204的刻蚀变得相对容易，可以减少不需要的场板层204的残留，提高了射频横向双扩散金属氧化物半导体器件的良品率。
实施例二
本实施例提供一种形成上述射频横向双扩散金属氧化物半导体器件的方法，如图3所示，为根据本实施例的射频横向双扩散金属氧化物半导体器件的制作方法的流程示意图。该射频横向双扩散金属氧化物半导体器件的制作方法的执行主体为射频横向双扩散金属氧化物半导体器件的制作装置。
步骤301，在基板的栅极的两侧面上形成侧壁。
本实施的基板上除了形成有栅极之外，还可以形成有栅极，还可以形成有源区、漏区、漂移区和体区。侧壁背离栅极的一边呈弧形，且侧壁的底部大于侧壁的顶部该侧壁，具体可以为二氧化硅。具体地，该步骤可以包括：
采用低压气相沉积法在基板和栅极上形成侧壁氧化层；
采用干法刻蚀方式刻蚀侧壁氧化层，形成侧壁。
其中，侧壁氧化层的厚度为1000埃-3000埃。
需指出的是，如实施例一，基板上还可以形成有一层栅氧化层，该栅氧化层位于侧壁和栅极的下方。
步骤302，在基板、侧壁和栅极上形成隔离氧化层。
具体地，可以如实施例一的方式形成该隔离氧化层，具体不再赘述。
步骤303，在隔离氧化层上形成场板层。
具体地，可以如实施例一的方式形成该场板层，具体不再赘述。
步骤303之后，还可以对场板层进行刻蚀。具体可以是在场板层上需要保留场板层的地方形成光阻，并通过刻蚀方式刻蚀去掉不需要的场板层，并进行后续的去除光阻、介电层沉积、形成通孔和金属线条等工艺，这些后续工艺均为现有技术，在此不再赘述。
根据本实施例的方法，由于在栅极两侧形成侧壁，使得栅极两侧为斜坡形貌，对场板层的刻蚀变得相对容易，可以减少不需要的场板层的残留，提高了射频横向双扩散金属氧化物半导体器件的良品率。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种射频横向双扩散金属氧化物半导体器件，其特征在于，包括：
基板，所述基板上形成有栅极；
侧壁，所述侧壁位于所述栅极的两侧面，所述侧壁背离所述栅极的一边呈弧形，且所述侧壁的底部大于所述侧壁的顶部；
隔离氧化层，形成于所述基板、所述侧壁和所述栅极上；
场板层，形成于所述隔离氧化层上。
2.根据权利要求1所述的射频横向双扩散金属氧化物半导体器件，其特征在于，所述侧壁为二氧化硅。
3.根据权利要求1或2所述的射频横向双扩散金属氧化物半导体器件，其特征在于，通过低压气相沉积法形成侧壁氧化层，并通过干法刻蚀方式刻蚀所述侧壁氧化层形成所述侧壁。
4.根据权利要求3所述的射频横向双扩散金属氧化物半导体器件，其特征在于，所述侧壁氧化层的厚度为1000埃-3000埃。
5.根据权利要求4所述的射频横向双扩散金属氧化物半导体器件，其特征在于，形成所述侧壁采用的干法刻蚀的工艺条件是：真空度为100毫托-300毫托，磁场为15G-45G，功率为250瓦-750瓦，氩气流量为50毫升/分钟-150毫升/分钟，CHF3流量为25毫升/分钟-75毫升/分钟，刻蚀时间为20秒-80秒。
6.一种射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，包括：
在基板的栅极的两侧面上形成侧壁，所述侧壁背离所述栅极的一边呈弧形，且所述侧壁的底部大于所述侧壁的顶部；
在所述基板、所述侧壁和所述栅极上形成隔离氧化层；
在所述隔离氧化层上形成场板层。
7.根据权利要求6所述的制作方法，其特征在于，所述侧壁为二氧化硅。
8.根据权利要求6或7所述的制作方法，其特征在于，所述在基板的栅极的两侧面上形成侧壁包括：
采用低压气相沉积法在所述基板和所述栅极上形成侧壁氧化层；
采用干法刻蚀方式刻蚀所述侧壁氧化层，形成所述侧壁。
9.根据权利要求8所述的制作方法，其特征在于，所述侧壁氧化层的厚度为1000埃-3000埃。
10.根据权利要求9所述的制作方法，其特征在于，采用干法刻蚀方式刻蚀所述侧壁氧化层的工艺条件是：真空度为100毫托-300毫托，磁场为15G-45G，功率为250瓦-750瓦，氩气流量为50毫升/分钟-150毫升/分钟，CHF3流量为25毫升/分钟-75毫升/分钟，刻蚀时间为20秒-80秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410478428.7A CN105489648A (zh) | 2014-09-18 | 2014-09-18 | 射频横向双扩散金属氧化物半导体器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410478428.7A CN105489648A (zh) | 2014-09-18 | 2014-09-18 | 射频横向双扩散金属氧化物半导体器件及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105489648A true CN105489648A (zh) | 2016-04-13 |
Family
ID=55676517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410478428.7A Pending CN105489648A (zh) | 2014-09-18 | 2014-09-18 | 射频横向双扩散金属氧化物半导体器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105489648A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958249A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 提高mos晶体管载流子迁移率的方法 |
| CN103137697A (zh) * | 2011-11-30 | 2013-06-05 | 台湾积体电路制造股份有限公司 | 功率mosfet及其形成方法 |
| CN103456790A (zh) * | 2012-06-01 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 垂直功率mosfet及其形成方法 |
-
2014
- 2014-09-18 CN CN201410478428.7A patent/CN105489648A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958249A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 提高mos晶体管载流子迁移率的方法 |
| CN103137697A (zh) * | 2011-11-30 | 2013-06-05 | 台湾积体电路制造股份有限公司 | 功率mosfet及其形成方法 |
| CN103456790A (zh) * | 2012-06-01 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 垂直功率mosfet及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733531B (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| JP5127137B2 (ja) | 半導体素子の製造方法 | |
| CN103426826B (zh) | 闪存单元及其形成方法 | |
| TWI384560B (zh) | 製造具有凹閘之半導體元件之方法 | |
| CN103794610B (zh) | 非挥发性内存单元及其制造方法 | |
| CN103632949A (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN104733301A (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
| CN106449404B (zh) | 半导体结构及其形成方法 | |
| CN104064468A (zh) | 半导体器件及其形成方法 | |
| CN102637647B (zh) | 闪存的存储单元的形成方法 | |
| US8058128B2 (en) | Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN104253051A (zh) | 分裂栅存储器单元结构的方法及结构 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN105489648A (zh) | 射频横向双扩散金属氧化物半导体器件及制作方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN104347374A (zh) | 半导体器件制造方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN102332400B (zh) | 半导体器件的形成方法 | |
| CN105552108A (zh) | GaN HEMT器件非合金欧姆接触的制作方法 | |
| CN101345258A (zh) | 高压金属氧化物半导体晶体管及其制造方法 | |
| CN106158961B (zh) | 平面型vdmos器件制作方法 | |
| TWI534959B (zh) | 非揮發性記憶體單元及其製造方法 | |
| CN109841515B (zh) | 制作半导体元件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160413 |