CN105489641A - 用于静电防护的半导体结构 - Google Patents
用于静电防护的半导体结构 Download PDFInfo
- Publication number
- CN105489641A CN105489641A CN201410469877.5A CN201410469877A CN105489641A CN 105489641 A CN105489641 A CN 105489641A CN 201410469877 A CN201410469877 A CN 201410469877A CN 105489641 A CN105489641 A CN 105489641A
- Authority
- CN
- China
- Prior art keywords
- type
- semiconductor structure
- type electrode
- electrode district
- seal ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000009413 insulation Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000012447 hatching Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于静电防护的半导体结构，其中，半导体结构设置于集成电路上，该集成电路包含设置于该集成电路的外围的封环，金属环设置于该封环的内侧，以及电源汇流排设置于该金属环的一侧，该半导体结构包含第一N型电极区，第二N型电极区，以及第一P型电极区。该第一N型电极区形成于P型井上相对应于该封环的位置，且耦接至该封环。该第二N型电极区形成于该P型井上相对应于该电源汇流排的位置，且耦接至该电源汇流排。该第一P型电极区形成于该P型井上相对应于该金属环的位置，且耦接至该金属环；通过上述方式，本发明的半导体结构节省集成电路的空间及改善集成电路的静电防护能力。
Description
技术领域
本发明涉及一种用于静电防护的半导体结构，特别是涉及一种可节省集成电路空间并改善静电防护能力的半导体结构。
背景技术
静电防护长久以来都是电子产业与半导体产业重要的课题之一。静电放电常会造成电子产品损坏。随着半导体工艺的进步，集成电路及其元件的尺寸越来越小，相对地集成电路也越容易受到静电的破坏。为了防止集成电路受到静电的破坏，现有技术的集成电路包含静电防护电路，用以当接收到静电时将静电迅速导引至接地端。然而，在现有技术的集成电路中，静电防护电路会占据集成电路一定的空间，进而增加集成电路设计上的困难，再者，为了节省空间，静电防护电路会设置在集成电路中的特定位置上，而集成电路离静电防护电路较远的元件将无法有效地受到静电防护电路的保护。
发明内容
本发明提供一种可节省集成电路空间并改善静电防护能力的半导体结构，以解决上述问题。
本发明用于静电防护的半导体结构设置于集成电路上，该集成电路包含设置于该集成电路的外围的封环(sealring)，金属环设置于该封环的内侧，以及电源汇流排设置于该金属环的一侧，该半导体结构包含第一N型电极区，第二N型电极区，以及第一P型电极区。该第一N型电极区形成于P型井上相对应于该封环的位置，且耦接至该封环。该第二N型电极区形成于该P型井上相对应于该电源汇流排的位置，且耦接至该电源汇流排。该第一P型电极区形成于相对应于该金属环的位置，且耦接至该金属环。其中该封环及该电源汇流排耦接至电压源，该金属环系耦接至接地端。
本发明的有益效果是：相比较于先前技术，本发明用于静电防护的半导体结构设置于集成电路外围的封环、金属环及电源汇流排的相对应位置，而不需另外占据集成电路的空间，进而节省集成电路的空间。再者，由于本发明用于静电防护的半导体结构系环绕于集成电路的外围，因此集成电路的各个元件可受到附近的半导体结构的静电保护，进而改善集成电路的静电防护能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明集成电路配置的示意图；
图2是本发明用于静电防护的半导体结构对应于图1的A-A剖面线的剖面图；
图3是本发明用于静电防护的半导体结构对应于图1的A-A剖面线的另一剖面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请同时参考图1及图2，图1是本发明集成电路配置的示意图，图2是本发明用于静电防护的半导体结构对应于图1的A-A剖面线的剖面图。如图1所示，本发明集成电路10包含封环12，金属环14，以及至少一个电源汇流排16。封环12设置于集成电路10的外围，用以屏蔽电磁波。金属环14设置于封环12的内侧。电源汇流排16设置于金属环14的内侧，用以提供电源至集成电路10的元件。如图2所示，封环12、金属环14以及电源汇流排16形成于集成电路10的金属层M1，而集成电路10可还包含其他金属层M2、M3设置于金属层M1的上方，以形成其他元件。本发明用于静电防护的半导体结构100包含第一N型电极区110，第二N型电极区120，以及第一P型电极区130。第一N型电极区110形成于P型井20上相对应于封环12的位置，且耦接至封环12。第二N型电极区120形成于P型井20上相对应于电源汇流排16的位置，且耦接至电源汇流排16。第一P型电极区130形成于P型井20上相对应于金属环14的位置，且耦接至金属环14。其中电源汇流排16耦接至电压源VDD1，金属环14耦接至接地端GND，而封环12可以透过上方的金属层M2耦接至电源汇流排16，以使封环12和电源汇流排16具有相同的电压位准。
半导体结构100还包含第一N型井30以及第二N型井31。第一N型电极区110的中间部分是形成于第一N型井30上，且第一N型电极区110的外围部分形成于P型井20上。第二N型电极区120的中间部分是形成于第二N型井31上，且第二N型电极区120的外围部分形成于P型井20上。
另外，第一N型电极区110、第二N型电极区120及第一P型电极区130之间被绝缘区FOX所隔开。绝缘区FOX为场效氧化(FieldOxide)区。P型井20、第一N型井30形成于P型基底40上。
依据上述配置，当电源汇流排16接收到静电时，半导体结构100中的PN接面将会因静电的高电压位准而崩溃，进而将静电的电流从第一N型电极区110及第二N型电极区120传递至第一P型电极区630，并进一步宣泄至金属环14，以提供静电防护，且静电的部分能量也会在PN接面崩溃时被吸收。
请参考图3，并一起参考图1。图3是本发明用于静电防护的半导体结构对应于图1的A-A剖面线的另一剖面图。如图3所示，本发明用于静电防护的半导体结构200包含第一N型电极区210，第二N型电极区220，以及第一P型电极区230。第一N型电极区210形成于P型井20上相对应于封环12的位置，且耦接至封环12。第二N型电极区220形成于P型井20上相对应于电源汇流排16的位置，且耦接至电源汇流排16。第一P型电极区230形成于P型井20上相对应于金属环14的位置，且耦接至金属环14。其中电源汇流排16耦接至电压源VDD1，金属环14耦接至接地端GND，而封环12可以透过上方的金属层M2耦接至电源汇流排16，以使封环12和电源汇流排16具有相同的电压位准。
相异于图2的实施例的是，半导体结构200不包含第一N型井30以及第二N型井31，而还包含第一N型掺杂区33以及第二N型掺杂区35。第一N型掺杂区33形成于第一N型电极区210及P型井20之间，且第一N型掺杂区33的掺杂浓度较第一N型电极区210的掺杂浓度低。第二N型掺杂区35形成于第二N型电极区220及P型井20之间，且第二N型掺杂区35的掺杂浓度较第二N型电极区220的掺杂浓度低。
相似地，依据上述配置，当电源汇流排16接收到静电时，半导体结构200中的PN接面将会因静电的高电压位准而崩溃，进而将静电的电流从第一N型电极区210及第二N型电极区220传递至第一P型电极区230，并进一步宣泄至金属环14，以提供静电防护，且静电的部分能量也会在PN接面崩溃时被吸收。
另外，在图3的实施例中，由于第一N型电极区210及第二N型电极区220是分别被第一N型掺杂区33及第二N型掺杂区35包覆而不外露于P型井20，因此相比较于图2的半导体结构100，图3的半导体结构200可以承受较高的电压。
综上所述，本发明用于静电防护的半导体结构设置于集成电路外围的封环、金属环及电源汇流排的相对应位置，而不需另外占据集成电路的空间，进而节省集成电路的空间。再者，由于本发明用于静电防护的半导体结构环绕于集成电路的外围，因此集成电路的各个元件可受到附近的半导体结构的静电保护，进而改善集成电路的静电防护能力。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (7)
1.一种用于静电防护的半导体结构，其特征在于，该半导体结构设置于集成电路上，该集成电路包含设置于该集成电路的外围的封环(sealring)，金属环设置于该封环的内侧，以及电源汇流排设置于该金属环的一侧，该半导体结构包含：
第一N型电极区，形成于P型井上相对应于该封环的位置，且耦接至该封环；
第二N型电极区，形成于该P型井上相对应于该电源汇流排的位置，且耦接至该电源汇流排；
第一P型电极区，形成于该P型井上相对应于该金属环的位置，且耦接至该金属环；
其中该封环及该电源汇流排耦接至电压源，该金属环耦接至接地端。
2.根据权利要求1所述的半导体结构，其特征在于，该第一N型电极区、该第二N型电极区及该第一P型电极区之间被多个绝缘区所隔开。
3.根据权利要求2所述的半导体结构，其特征在于，该多个绝缘区为场效氧化(FieldOxide,FOX)区。
4.根据权利要求1所述的半导体结构，其特征在于，该半导体结构还包含：
第一N型井，其中该第一N型电极区的中间部分形成于该第一N型井上，且该第一N型电极区的外围部分形成于该P型井上；
第二N型井，其中该第二N型电极区的中间部分形成于该第二N型井上，且该第二N型电极区的外围部分形成于该P型井上。
5.根据权利要求1所述的半导体结构，其特征在于，该半导体结构还包含：
第一N型掺杂区，形成于该第一N型电极区及该P型井之间，且该第一N型掺杂区的掺杂浓度较第一N型电极区的掺杂浓度低；
第二N型掺杂区，形成于该第二N型电极区及该P型井之间，且该第二N型掺杂区的掺杂浓度较第二N型电极区的掺杂浓度低。
6.根据权利要求1所述的半导体结构，其特征在于，该金属环设置于该封环及该电源汇流排之间。
7.根据权利要求6所述的半导体结构，其特征在于，该集成电路还包含金属层，设置于该封环、该金属环及该电源汇流排上方，用以耦接该封环及该电源汇流排。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103127374A TWI538163B (zh) | 2014-08-08 | 2014-08-08 | 用於靜電防護之半導體結構 |
| TW103127374 | 2014-08-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105489641A true CN105489641A (zh) | 2016-04-13 |
Family
ID=55676512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410469877.5A Pending CN105489641A (zh) | 2014-08-08 | 2014-09-15 | 用于静电防护的半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105489641A (zh) |
| TW (1) | TWI538163B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1458690A (zh) * | 2002-05-17 | 2003-11-26 | 凌阳科技股份有限公司 | 具有系统静电防护的静电充电封环 |
| CN1459667A (zh) * | 2002-05-15 | 2003-12-03 | 台湾积体电路制造股份有限公司 | 防止静电破坏的光罩 |
| US20070013290A1 (en) * | 2005-07-15 | 2007-01-18 | Silicon Integrated Systems Corp. | Closed ring structure of electrostatic discharge circuitry |
| CN101145574A (zh) * | 2006-09-14 | 2008-03-19 | 台湾类比科技股份有限公司 | 耐高电压元件及其制造方法 |
| CN101752348A (zh) * | 2008-11-03 | 2010-06-23 | 盛群半导体股份有限公司 | 静电放电防护装置及其防护方法 |
-
2014
- 2014-08-08 TW TW103127374A patent/TWI538163B/zh not_active IP Right Cessation
- 2014-09-15 CN CN201410469877.5A patent/CN105489641A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1459667A (zh) * | 2002-05-15 | 2003-12-03 | 台湾积体电路制造股份有限公司 | 防止静电破坏的光罩 |
| CN1458690A (zh) * | 2002-05-17 | 2003-11-26 | 凌阳科技股份有限公司 | 具有系统静电防护的静电充电封环 |
| US20070013290A1 (en) * | 2005-07-15 | 2007-01-18 | Silicon Integrated Systems Corp. | Closed ring structure of electrostatic discharge circuitry |
| CN101145574A (zh) * | 2006-09-14 | 2008-03-19 | 台湾类比科技股份有限公司 | 耐高电压元件及其制造方法 |
| CN101752348A (zh) * | 2008-11-03 | 2010-06-23 | 盛群半导体股份有限公司 | 静电放电防护装置及其防护方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI538163B (zh) | 2016-06-11 |
| TW201606984A (zh) | 2016-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140209158A1 (en) | Solar cell | |
| CN102254912A (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN104269440A (zh) | 堆栈式n型晶体管以及静电保护电路 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| CN104733443A (zh) | 用于静电防护的半导体结构 | |
| CN104733442A (zh) | 用于静电防护的半导体结构 | |
| CN104103635A (zh) | 静电放电保护结构 | |
| JP5359072B2 (ja) | 半導体装置 | |
| CN107293538A (zh) | 暂态电压抑制集成电路 | |
| US9293424B2 (en) | Semiconductor structure for electrostatic discharge protection | |
| CN204118075U (zh) | 半导体结构 | |
| CN101510559B (zh) | 功率金属氧化物半导体晶体管元件与布局 | |
| CN105489641A (zh) | 用于静电防护的半导体结构 | |
| CN105428353A (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| US20140225159A1 (en) | Electrostatic discharge protection device and electronic apparatus thereof | |
| CN101459173A (zh) | 静电放电防护半导体装置 | |
| CN104183593A (zh) | 静电放电保护结构 | |
| JP3194831U (ja) | 太陽電池構造 | |
| CN101866920B (zh) | 一种esd保护结构 | |
| CN104485329A (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN204167320U (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN205452293U (zh) | 一种mos管 | |
| US11894363B2 (en) | Semiconductor device with a doped well region | |
| CN210296371U (zh) | 半导体结构及其esd器件 | |
| CN101546769B (zh) | 集成电路及其静电放电防护方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160413 |
|
| WD01 | Invention patent application deemed withdrawn after publication |