CN105480937B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN105480937B CN105480937B CN201410483649.3A CN201410483649A CN105480937B CN 105480937 B CN105480937 B CN 105480937B CN 201410483649 A CN201410483649 A CN 201410483649A CN 105480937 B CN105480937 B CN 105480937B
- Authority
- CN
- China
- Prior art keywords
- adsorption layer
- groove
- cover plate
- semiconductor substrate
- lug boss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Micromachines (AREA)
Abstract
一种半导体结构及其形成方法,所述半导体结构的形成方法包括:提供半导体衬底,半导体衬底包括微机电区域,微机电区域上具有器件,器件包括微机电器件及电感;提供盖板,在盖板上形成凹槽;在凹槽底部表面形成分散的凸起部;在凹槽内壁表面以及盖板表面形成吸附层,吸附层覆盖所述凸起部;去除盖板表面以及凹槽部分内壁表面的吸附层;将所述盖板与半导体衬底进行键合,所述盖板凹槽与半导体衬底构成密闭空腔,且所述半导体衬底的微机电区域上的器件位于密闭空腔内,剩余的吸附层位于微机电器件正上方的凹槽底部表面及靠近微机电器件一侧的凹槽侧壁表面。所述方法可以提高微机电器件的品质因素。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体结构及其形成方法。
背景技术
微机电系统(micro-electron-mechanical system,MEMS)作为起源于上世纪90年代的跨学科的先进制造技术,广泛应用于改善人们生活质量、提高人们生活水平和增强国力。微机电系统是利用半导体集成电路的微细加工技术,将传感器、制动器、控制电路等集成在微小芯片上的技术,也被称为微纳米技术。目前,在通信、汽车、光学、生物等领域获得了广泛的应用。在MEMS器件中,相当多的构件以厚度几微米到几百微米的薄膜形式存在。
在众多的MEMS器件中,有一些MEMS器件需要在真空环境下工作,以减少空气阻力,因此引入了键合工艺,在MEMS器件上形成盖板,将MEMS器件置于盖板与衬底形成的密闭空腔内。由于在形成MEMS器件过程中,MEMS薄膜会吸附工艺制程中的气体,在MEMS器件工作过程中,吸附的气体会逐渐释放出来,导致密闭空腔内的气体浓度提高,空气阻力提高。所以,现有技术中,通常会在空腔内壁的盖板上形成一层金属吸附层,用于吸附MEMS器件释放出来的杂质气体,以避免空腔内真空度下降,空气阻力提高,影响MEMS器件的工作性能。
但是对于一些复杂的MEMS器件结构,通常还会包括例如集成控制电路、电感等器件,电感会与吸附层之间形成较强的耦合作用,影响整个MEMS器件的性能,所以为了减少耦合,所述吸附层不能覆盖整个MEMS区域。请参考图1,
从而使得吸附层的面积表面积较小,对于空腔内的杂质气体的吸附能力较弱,导致密闭空腔内的真空度不能满足要求,降低MEMS器件的品质因素。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,提高MEMS器件的品质因素。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底包括微机电区域,所述微机电区域上具有器件,所述器件包括微机电器件及电感;提供盖板,在所述盖板上形成凹槽;在所述凹槽底部表面形成分散的凸起部;在所述凹槽内壁表面以及盖板表面形成吸附层,所述吸附层覆盖所述凸起部;去除盖板表面以及凹槽部分内壁表面的吸附层;将所述盖板与半导体衬底进行键合,所述盖板凹槽与半导体衬底构成密闭空腔,且所述半导体衬底的微机电区域上的器件位于所述密闭空腔内,所述剩余的吸附层位于微机电器件正上方的凹槽底部表面及靠近微机电器件一侧的凹槽侧壁表面。
可选的,所述吸附层的材料为Ti。
可选的,所述吸附层的厚度为
可选的,采用蒸镀工艺形成所述吸附层,所述蒸镀工艺包括:将Ti金属加热至融化状态,使得Ti原子蒸发,然后Ti原子在盖板及凹槽内壁表面沉积,形成吸附层,上述蒸镀工艺在压强为10-5Torr~10-7Torr的环境下进行。
可选的,所述凸起部的高度为
可选的,相邻凸起部之间的间距大于
可选的,所述盖板材料为硅,所述凸起部的材料为多晶硅,形成所述凸起部的方法包括:在所述盖板表面形成无定形硅层之后,在所述无定形硅层表面形成岛状分布的种子层;然后进行退火处理,使得种子层两侧的无定形硅层在退火过程中发生迁移,向种子层聚集,形成分散的凸起部,所述退火温度大于550℃。
可选的,还包括在凹槽的侧壁表面形成凸起部。
可选的,所述微机电区域上的器件还包括集成电路单元。
可选的,所述吸附层还位于集成电路单元正上方的凹槽底部表面。
可选的,在将所述盖板与半导体衬底进行键合之前,对盖板进行清洗。
为解决上述问题,本发明的技术方案还提供一种采用上述方法形成的半导体结构,包括:半导体衬底,所述半导体衬底包括微机电区域,所述微机电区域上具有器件,所述器件包括:微机电器件及电感;盖板,所述盖板上具有凹槽,所述凹槽的尺寸与半导体衬底的微机电区域对应,所述凹槽底部表面具有分散的凸起部;所述盖板上的凹槽与半导体衬底构成密闭空腔,且所述半导体衬底的微机电区域上的器件位于所述密闭空腔内;位于微机电器件正上方的凹槽底部的部分表面及靠近微机电器件一侧的凹槽侧壁表面的吸附层,所述吸附层覆盖部分凸起部。
可选的,所述吸附层的材料为Ti。
可选的,所述吸附层的厚度为
可选的,所述凸起部的高度为
可选的,所述盖板材料为硅,所述凸起部的材料为多晶硅。
可选的,相邻凸起部之间的间距大于
可选的,还包括:位于凹槽侧壁表面的凸起部。
可选的,所述微机电区域上的器件还包括集成电路单元。
可选的,所述吸附层还位于集成电路单元正上方的凹槽底部表面。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在盖板上形成凹槽,在所述凹槽底部表面形成分散的凸起部,然后再在所述凹槽内壁表面以及盖板表面形成吸附层;然后去除盖板表面以及凹槽部分内壁表面的吸附层;将盖板与半导体衬底进行键合,使所述凹槽与半导体衬底构成密闭空腔,所述半导体衬底的微机电区域上的器件位于所述密闭空腔内,且所述剩余的吸附层位于微机电器件正上方的凹槽底部表面及靠近微机电器件一侧的凹槽侧壁表面。由于所述凹槽部分底部表面的吸附层覆盖了凸起部,使得所述吸附层表面凹凸不平,从而在不增大吸附层覆盖的凹槽的底部表面的情况下,能够增大所述吸附层的实际表面积,进而可以提高所述吸附层对气体的吸附能力,从而保持密闭空腔内的真空度,提高微机电器件的品质因素和性能。并且,电感上方没有吸附层的覆盖,从而可以避免电感与所述吸附层之间产生耦合效应。
进一步的,采用蒸镀工艺形成所述吸附层,用上述蒸镀工艺形成的吸附层质地较为疏松,内部会存在大量孔隙,可以进一步加强所述吸附层度气体的吸附性能。
进一步的,所述凹槽的侧壁表面也可以形成所述凸起部,从而使得覆盖凹槽侧壁的吸附层也具有凹凸不平的表面,更进一步的增加所述吸附层的表面积,提高所述吸附层对气体的吸附能力。
本发明的技术方案还提出一种半导体结构,所述半导体结构包括半导体衬底,所述半导体衬底包括微机电区域,所述微机电区域上具有微机电器件及电感;盖板,所述盖板上具有凹槽,所述凹槽底部表面具有分散的凸起部;所述盖板上的凹槽与半导体衬底构成密闭空腔,且所述微机电区域位于所述密闭空腔内;位于微机电器件正上方的凹槽底部表面及靠近微机电器件一侧的凹槽侧壁表面的吸附层,所述吸附层覆盖部分凸起部。由于所述凹槽部分底部表面的吸附层覆盖了凸起部,使得所述吸附层表面凹凸不平,从而在不增大吸附层覆盖的凹槽的底部表面的情况下,能够增大所述吸附层的实际表面积,进而可以提高所述吸附层对气体的吸附能力。所述吸附层的对气体的吸附能力提高,所述密闭空腔内的器件释放的气体能够被迅速吸收,从而可以保持所述密闭空腔内具有较高的真空度,从而提高所述微机电器件的品质因素,提高所述微机电器件的性能。
附图说明
图1至图4是本发明的一个实施例的半导体结构的形成过程的结构示意图;
图5至图11是本发明的实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述,现有技术中,为了避免空腔内的盖板表面的吸附层与MEMS区域内的器件发生耦合效应,吸附层不能覆盖整个MEMS区域,从而使得吸附层的对MEMS器件释放出的气体的吸附能力较弱,会降低MEMS器件的品质因素。
在本发明的一个实施例中,提供一种半导体结构的形成方法。
请参考图1,提供盖板10,所述盖板10上具有凹槽11。
请参考图2,在盖板10表面形成吸附层12,所述吸附层12对气体具有较强的吸附性。
请参考图3,对所述吸附层12进行图形化,保留凹槽底部及侧壁表面的部分吸附层13,所述吸附层13的位置与后续与盖板进行键合的半导体衬底上的MEMS器件位置对应。
请参考图4,提供半导体衬底20,所述半导体衬底20包括微机电区域,所述微机电区域上具有MEMS器件21及电感22;将所述盖板10与半导体衬底20进行键合,所述盖板10上的凹槽11与半导体衬底20构成密闭空腔,且所述半导体衬底20上的微机电区域位于所述密闭空腔内,所述吸附层13位于MEMS器件正上方的凹槽11底部表面及靠近MEMS器件一侧的凹槽11侧壁表面。
所述电感22上方没有形成吸附层,从而可以避免电感22与吸附层之间产生耦合效应。但是由于吸附层11仅覆盖了凹槽11的部分表面,面积较小,使得吸附层11对器件释放的气体的吸附能力不足,容易导致凹槽11与半导体衬底20形成的密闭空腔内的真空度不能满足要求,从而导致MEMS器件的品质因素下降,影响MEMS器件的性能。
本发明的实施例中,在不改变吸附层覆盖的凹槽面积的情况下,提高吸附层的表面积,既不会使电感与吸附层之间产生耦合效应,又可以提高吸附层对空腔内气体的吸附能力,提高MEMS器件的品质因素,从而提高MEMS器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图5,提供半导体衬底200,所述半导体衬底200包括微机电区域I,所述微机电区域I上具有器件,所述器件包括微机电(MEMS)器件202及电感203。
所述半导体衬底200的材料包括硅、锗、锗化硅、砷化镓等半导体材料,所述半导体衬底200可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底200上形成的半导体器件选择所述半导体衬底200的类型,因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中,所述半导体衬底200为单晶硅衬底。
所述微机电区域I上形成有MEMS器件202,所述MEMS器件202需要工作在真空环境下,空气阻力对于MEMS器件的性能影响较大。本实施例中,所述MEMS器件202为振荡器。在本发明的其他实施例中,所述MEMS器件202还可以是其他需要工作在真空环境下的MEMS器件。
所述电感203材料为金属,形成于所述MEMS器件的一侧。
图5中的图示MEMS器件202和电感203仅为一示意图,并不代表真实器件结构。
在本发明的其他实施例中,所述微机电区域I上的器件还包括集成电路单元,所述集成电路单元用于控制MEMS器件的工作电压等参数。
为了使所述MEMS器件能够工作在真空状态下,后续需要将所述半导体衬底200与盖板键合,所述盖板与半导体衬底200之间形成空腔,使得所述微机电区域I上的MEMS器件以及电感位于所述空腔内,并使所述空腔内的为真空。
所述半导体衬底200的微机电区域I两侧的区域可以是切割道区域,后续将所述半导体衬底200与盖板键合之后,可以在所述切割道区域进行切割,获得封装好的MEMS芯片。
请参考图6,提供盖板100,对所述盖板100进行图形化,在所述盖板100上形成凹槽101,所述凹槽101的尺寸与半导体衬底200(请参考图5)上的微机电区域I(请参考图5)对应。
所述盖板100后续与半导体衬底100进行键合,为MEMS器件202工作提供真空腔。
本实施例中,所述盖板100的材料为硅衬底。在盖板100表面形成图形化掩膜层,所述图形化掩膜层暴露出待形成凹槽101处的盖板100的表面;然后沿所述图形化掩膜层刻蚀所述盖板100,形成凹槽101,所述凹槽101的尺寸与半导体衬底200的微机电区域I的尺寸对应,以便后续将盖板100与半导体衬底200键合之后,所述微机电区域I上的器件都能够位于所述凹槽101内。本实施例中,还刻蚀所述凹槽101两侧的部分盖板100,使凹槽101两侧的盖板厚度减小,所述凹槽101两侧的盖板区域对应于半导体衬底200上的微机电区域I两侧切割道区域,所述凹槽101两侧的部分盖板100厚度下降,便于后续进行切割。
在本发明的其他实施例中,所述盖板100的材料还可以是玻璃、塑料等材料。本实施例中,所述盖板100材料为硅,便于后续在所述盖板100表面形成凸起部。
请参考图7,在所述凹槽101底部表面形成分散的凸起部102。
本实施例中,所述盖板100的材料为硅,所述凸起部102的材料为多晶硅。形成所述凸起部102的方法包括:在所述盖板表面形成无定形硅层之后,在所述无定形硅层表面形成岛状分布的种子层;然后进行退火处理,使得种子层两侧的无定形硅层在退火过程中发生迁移,向种子层聚集,形成分散的凸起部102,所述凸起部102为半球形多晶硅。
可以采用低压等离子体化学气相沉积工艺形成所述无定形硅层,具体的,所述低压等离子体化学气相沉积工艺采用的反应气体为SiH4,压强为0.5Torr~5Torr,温度为400℃~530℃,SiH4的流量为10sccm~100sccm。所述无定形硅层的厚度可以是1nm~1μm。
然后,在形成所述无定形硅层之后,继续在反应腔内通入SiH4,并调整所述反应腔内的压强为0.2Torr~1Torr,温度大于550℃,可以是560℃~650℃,SiH4的流量为10sccm~20sccm,在所述无定形硅层表面形成种子层,所述种子层包括若干岛状分布的晶核。可以通过反应气体的流量、温度以及成核时间调整晶核之间的间距。
在形成所述种子层之后,停止通入SiH4,进行退火处理,所述退火温度大于550℃,可以是560℃~650℃,在退火过程中,种子层的晶核两侧的无定形硅发生迁移,向晶核聚集,使的晶核生长成为凸起部102。可以通过退火时间控制形成的凸起部102的尺寸大小,通过晶核之间的间距调整形成的凸起部102之间的间距。本实施例中,所述凸起部102的高度为所述凸起部102的高度可以使所述凸起部102具有较大的比表面积。相邻凸起部102之间的距离大于相邻凸起部102之间的距离的足够大,可以使得后续形成的吸附层能够包覆整个凸起部102,与凸起部102的表面充分接触,进而充分提高所述吸附层的表面积。
由于所述无定形硅层内没有稳定的晶格结构,硅原子之间的化学键不够稳定,所以硅原子在退火过程中吸收能量,容易发生迁移,并且向低能量状态转变,从而逐渐向晶核聚集,形成较低能量状态的半球形多晶硅,作为凸起部102。
本实施例中,所述无定形硅层全部转变为半球形多晶硅;在本发明的其他实施例中,所述无定形硅层的厚度较大,仅有部分无定形硅层内的硅原子迁移形成了凸起部102,在所述盖板100的表面还剩余部分厚度的无定形硅层。
本实施例中,仅在凹槽101的底部表面,以及凹槽101两侧的凹陷处表面形成所述凸起部102。请参考图8,在本发明的其他实施例中,可以在所述盖板100的表面以及凹槽101的内壁表面均形成所述凸起部102。
请参考图9,在所述凹槽101内壁表面以及盖板100表面形成吸附层110,所述吸附层110覆盖所述凸起部102。
所述吸附层110对于气体具有较强的吸附性能。本实施例中,所述吸附层110的材料为Ti,所述吸附层的厚度为
本实施例中,采用蒸镀工艺形成所述吸附层110,所述蒸镀工艺包括:将Ti金属加热至融化状态,使得Ti原子蒸发,然后Ti原子在盖板100及凹槽101内壁表面沉积,形成吸附层110,上述蒸镀工艺在压强为10-5Torr~10-7Torr的环境下进行。采用上述蒸镀工艺形成的吸附层110质地较为疏松,内部会存在大量孔隙,可以进一步加强所述吸附层110的吸附性能。
本实施例中,所述吸附层110还覆盖凹槽110底部的凸起部102,所述吸附层110包覆所述凸起部102,虽然所述吸附层110覆盖盖板100的面积没有变化,但是,由于所述凸起部102与平坦表面相比,具有较大的比表面积,所以所述吸附层110的实际表面积得到提高,可以进一步提高所述吸附层110对气体的吸附性能。
请参考图10,去除盖板100表面以及凹槽110部分内壁表面的吸附层110(请参考图9)。
去除部分吸附层110后,所述盖板100上剩余的吸附层110a位置与后续与盖板100键合后的半导体衬底200上的MEMS器件202(请参考图5)的位置对应。
可以采用干法刻蚀工艺去除部分吸附层110。具体的,可以在所述吸附层110表面形成掩膜层,所述掩膜层覆盖需要保留的部分吸附层110;然后以所述掩膜层为掩膜刻蚀去除其他位置的吸附层110。所述干法刻蚀工艺可以采用Cl2和O2的混合气体作为刻蚀气体。
剩余的吸附层110a后续位于盖板100与半导体衬底200键合后形成的空腔内,能够内空腔内的器件释放的气体进行吸附,保持空腔的真空度,从而使MEMS器件保持较好的性能。
请参考图11,将所述盖板100与半导体衬底200进行键合,所述盖板100上的凹槽101与半导体衬底200构成密闭空腔,且所述半导体衬底200上的微机电区域I上的各种器件均位于所述密闭空腔内,所述剩余的吸附层110a位于MEMS器件202正上方的凹槽101底部表面及靠近MEMS器件202一侧的凹槽101侧壁表面。
在将所述盖板100与半导体衬底200进行键合之前,对盖板100进行清洗,以去除前序工艺中的刻蚀残留物等杂质,避免键合面上的杂质影响后续键合。
本实施例中,可以采用直接键合工艺,将所述半导体衬底200与盖板100进行键合。所述直接键合在超净室中进行,并在真空环境下,通过施加压力及高温退火完成键合。进行键合时,所述凹槽101与半导体衬底200之间形成密闭空腔,由于所述键合在真空环境下进行,所以能够确保所述密闭空腔内为真空状态。
在本发明的其他实施例中,还可以采用共晶键合工艺,将所述半导体衬底200与盖板100进行键合。在半导体衬底200的键合面上形成第一金属,在盖板100的键合面上形成第二金属,所述第一金属和第二金属可以形成共晶合金,然后将半导体衬底200与盖板100对准后施加压力,并升高温度至第一金属和第二金属的共晶温度以上,使第一金属和第二金属形成共晶合金,冷却后形成共晶键合层。
将所述盖板100与半导体衬底200键合后,所述半导体衬底200的微机电区域I上的器件,包括微机电器件202以及电感203均位于密闭空腔内。同时,所述凹槽101内壁上剩余的吸附层110a位于微机电器件正上方的凹槽101的底部表面以及靠近微机电器件202一侧的凹槽101的侧壁表面,从而使得电感203上方没有吸附层110a的覆盖,从而可以避免电感203与所述吸附层110a之间产生耦合效应。
在本发明的其他实施例中,所述半导体衬底200的微机电区域I上的器件还包括集成电路单元,所述吸附层110a也可以位于集成电路单元正上方的凹槽底部表面。在本发明的其他实施例中,所述微机电区域I上的器件还包括其他不会于吸附层110a产生耦合效应的器件,所述吸附层110a也可以位于所述器件正上方,从而增大吸附层110a的覆盖面积,提高吸附层110a对器件释放的气体的吸附能力。
本实施例中,由于所述凹槽101部分底部表面的吸附层110a覆盖了凸起部102,使得所述吸附层110a表面凹凸不平,从而在不增大吸附层110a覆盖的凹槽101的底部表面的情况下,能够增大所述吸附层110a的实际表面积,进而可以提高所述吸附层110a对气体的吸附能力。
在本发明的其他实施例中,所述凹槽101的侧壁表面也可以形成所述凸起部102,从而使得覆盖凹槽101侧壁的吸附层110a也具有凹凸不平的表面,更进一步的增加所述吸附层110a的表面积,提高所述吸附层110a对气体的吸附能力。
所述吸附层110a的对气体的吸附能力提高,所述密闭空腔内的器件释放的气体能够被迅速吸收,从而可以保持所述密闭空腔内具有较高的真空度,从而提高所述MEMS器件202的品质因素,提高所述MEMS器件202的性能。
本发明的实施例中,还提供一种采用上述方法形成的半导体结构。
请参考图11,为所述半导体结构的示意图。
所述半导体结构包括:半导体衬底200,所述半导体衬底200包括微机电区域I,所述微机电区域上具有器件,所述器件包括微机电器件202及电感203;盖板100,所述盖板100上具有凹槽101,所述凹槽101的尺寸与半导体衬底200上的微机电区域I对应,所述凹槽101底部表面具有分散的凸起部102;所述盖板100上的凹槽101与半导体衬底200构成密闭空腔,且所述半导体衬底200上的微机电区域I位于所述密闭空腔内;位于微机电器件202正上方的凹槽101底部表面及靠近微机电器件202一侧的凹槽101侧壁表面的吸附层110a,所述吸附层110a覆盖部分凸起部102。
本实施例中,所述吸附层110a的材料为Ti,Ti对气体具有较强的吸附性。在本发明的其他实施例中,所述吸附层110a的材料还可以是其他具有较强气体吸附性的材料。所述吸附层110a的厚度为
所述凸起部102的高度为所述凸起部102的高度可以使所述凸起部102具有较大的比表面积。相邻凸起部之间的间距大于相邻凸起部102之间的距离的足够大,可以使得吸附层110a能够包覆整个凸起部102,与凸起部102的表面充分接触,进而充分提高所述吸附层110a的表面积。
所述盖板100材料为硅,所述凸起部102的材料为多晶硅。
在本发明的其他实施例中,所述凹槽101的侧壁表面也具有所述凸起部102。
在本发明的其他实施例中,所述微机电区域I上的器件还包括集成电路单元等其他不会与吸附层110a产生耦合效应的器件。所述吸附层110a还位于集成电路单元或其他不会产生耦合效应的器件正上方。
由于所述凹槽101部分底部表面的吸附层110a覆盖了凸起部102,使得所述吸附层110a表面凹凸不平,从而在不增大吸附层110a覆盖的凹槽101的底部表面的情况下,能够增大所述吸附层110a的实际表面积,进而可以提高所述吸附层110a对气体的吸附能力。所述吸附层110a的对气体的吸附能力提高,所述密闭空腔内的器件释放的气体能够被迅速吸收,从而可以保持所述密闭空腔内具有较高的真空度,从而提高所述微机电器件202的品质因素,提高所述微机电器件202的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括微机电区域,所述微机电区域上具有器件,所述器件包括微机电器件及电感;
提供盖板,在所述盖板上形成凹槽;
在所述凹槽底部表面形成分散的凸起部;
在所述凹槽内壁表面以及盖板表面形成吸附层,所述吸附层覆盖所述凸起部;
去除盖板表面以及凹槽部分内壁表面的吸附层;
将所述盖板与半导体衬底进行键合,所述盖板凹槽与半导体衬底构成密闭空腔,且所述半导体衬底的微机电区域上的器件位于所述密闭空腔内,剩余的吸附层位于微机电器件正上方的凹槽底部表面及靠近微机电器件一侧的凹槽侧壁表面。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述吸附层的材料为Ti。
3.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述吸附层的厚度为
4.根据权利要求2所述的半导体结构的形成方法,其特征在于,采用蒸镀工艺形成所述吸附层,所述蒸镀工艺包括:将Ti金属加热至融化状态,使得Ti原子蒸发,然后Ti原子在盖板及凹槽内壁表面沉积,形成吸附层,上述蒸镀工艺在压强为10-5Torr~10-7Torr的环境下进行。
5.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述凸起部的高度为
6.根据权利要求5所述的半导体结构的形成方法,其特征在于,相邻凸起部之间的间距大于
7.根据权利要求6所述的半导体结构的形成方法,其特征在于,所述盖板材料为硅,所述凸起部的材料为多晶硅,形成所述凸起部的方法包括:在所述盖板表面形成无定形硅层之后,在所述无定形硅层表面形成岛状分布的种子层;然后进行退火处理,使得种子层两侧的无定形硅层在退火过程中发生迁移,向种子层聚集,形成分散的凸起部,所述退火温度大于550℃。
8.根据权利要求1所述的半导体结构的形成方法,其特征在于,还包括在凹槽的侧壁表面形成凸起部。
9.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述微机电区域上的器件还包括集成电路单元。
10.根据权利要求9所述的半导体结构的形成方法,其特征在于,所述吸附层还位于集成电路单元正上方的凹槽底部表面。
11.根据权利要求1所述的半导体结构的形成方法,其特征在于,在将所述盖板与半导体衬底进行键合之前,对盖板进行清洗。
12.一种半导体结构,其特征在于,包括:
半导体衬底,所述半导体衬底包括微机电区域,所述微机电区域上具有器件,所述器件包括:微机电器件及电感;
盖板,所述盖板上具有凹槽,所述凹槽的尺寸与半导体衬底的微机电区域对应,所述凹槽底部表面具有分散的凸起部;
所述盖板上的凹槽与半导体衬底构成密闭空腔,且所述半导体衬底的微机电区域上的器件位于所述密闭空腔内;
位于微机电器件正上方的凹槽底部的部分表面及靠近微机电器件一侧的凹槽侧壁表面的吸附层,所述吸附层覆盖部分凸起部。
13.根据权利要求12所述的半导体结构,其特征在于,所述吸附层的材料为Ti。
14.根据权利要求12所述的半导体结构,其特征在于,所述吸附层的厚度为
15.根据权利要求12所述的半导体结构,其特征在于,所述凸起部的高度为
16.根据权利要求12所述的半导体结构,其特征在于,所述盖板材料为硅,所述凸起部的材料为多晶硅。
17.根据权利要求12所述的半导体结构,其特征在于,相邻凸起部之间的间距大于
18.根据权利要求12所述的半导体结构,其特征在于,还包括:位于凹槽侧壁表面的凸起部。
19.根据权利要求12所述的半导体结构,其特征在于,所述微机电区域上的器件还包括集成电路单元。
20.根据权利要求19所述的半导体结构,其特征在于,所述吸附层还位于集成电路单元正上方的凹槽底部表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410483649.3A CN105480937B (zh) | 2014-09-19 | 2014-09-19 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410483649.3A CN105480937B (zh) | 2014-09-19 | 2014-09-19 | 半导体结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105480937A CN105480937A (zh) | 2016-04-13 |
CN105480937B true CN105480937B (zh) | 2017-06-13 |
Family
ID=55668272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410483649.3A Active CN105480937B (zh) | 2014-09-19 | 2014-09-19 | 半导体结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105480937B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112649076A (zh) * | 2020-12-21 | 2021-04-13 | 合肥京东方显示技术有限公司 | 一种标准流量元件及其制备方法、标准流量系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101920930A (zh) * | 2009-06-17 | 2010-12-22 | 中国科学院微电子研究所 | 一种非制冷红外成像器件的圆片级封装方法 |
TW201320324A (zh) * | 2011-11-04 | 2013-05-16 | Univ Yuan Ze | 有機電激發光顯示器的封裝結構及其製作技術 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2981059A1 (fr) * | 2011-10-11 | 2013-04-12 | Commissariat Energie Atomique | Procede d'encapsulation de micro-dispositif par report de capot et depot de getter a travers le capot |
-
2014
- 2014-09-19 CN CN201410483649.3A patent/CN105480937B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101920930A (zh) * | 2009-06-17 | 2010-12-22 | 中国科学院微电子研究所 | 一种非制冷红外成像器件的圆片级封装方法 |
TW201320324A (zh) * | 2011-11-04 | 2013-05-16 | Univ Yuan Ze | 有機電激發光顯示器的封裝結構及其製作技術 |
Also Published As
Publication number | Publication date |
---|---|
CN105480937A (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107039372B (zh) | 半导体结构及其形成方法 | |
CN105762088B (zh) | 一种阻止金属共晶键合合金外溢的方法及一种器件 | |
JP2009111375A5 (zh) | ||
CN102786026B (zh) | 一种用于mems光学器件的薄膜封帽封装结构及其制造方法 | |
TW201115646A (en) | A method for forming a robust top-down silicon nanowire structure using a conformal nitride and such structure | |
CN102986014A (zh) | 通过三维集成技术制造高性能碳纳米管晶体管集成电路的方法 | |
US10541135B2 (en) | Source and drain formation using self-aligned processes | |
CN107968070A (zh) | 制造半导体器件的方法 | |
CN106952837A (zh) | 获得绝缘层厚度的方法以及晶圆级键合封装方法 | |
CN105480937B (zh) | 半导体结构及其形成方法 | |
US10854494B2 (en) | Method for producing an interface intended to assemble temporarily a microelectronic support and a manipulation handle, and temporary assembly interface | |
TW201839797A (zh) | Soi晶圓的製造方法 | |
JP2010206058A5 (zh) | ||
JP2006013510A5 (zh) | ||
CN103474365A (zh) | 一种半导体封装方法 | |
TWI766072B (zh) | 能量存儲中介層裝置、電子裝置和製造方法 | |
JP2014051413A (ja) | グラフェン−cnt構造及びその製造方法 | |
CN103545242B (zh) | 密封的浅沟槽隔离区域及其形成方法 | |
CN109686702A (zh) | 半导体结构及其形成方法 | |
CN104835748B (zh) | 一种提高半导体器件键合可靠性的方法 | |
WO2007148277A3 (en) | Method of manufacturing a semiconductor device, and semiconductor device obtained by such a method | |
TWI471955B (zh) | 半導體封裝件及其製法 | |
CN104716055B (zh) | 晶圆级封装方法 | |
CN106876396B (zh) | 一种半导体器件及其制作方法 | |
CN110526202B (zh) | 柔性硅片的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |