CN105474394B - 固态成像装置及其制造方法和电子设备 - Google Patents

固态成像装置及其制造方法和电子设备 Download PDF

Info

Publication number
CN105474394B
CN105474394B CN201480045676.0A CN201480045676A CN105474394B CN 105474394 B CN105474394 B CN 105474394B CN 201480045676 A CN201480045676 A CN 201480045676A CN 105474394 B CN105474394 B CN 105474394B
Authority
CN
China
Prior art keywords
semiconductor substrate
charge
solid state
image pickup
state image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480045676.0A
Other languages
English (en)
Other versions
CN105474394A (zh
Inventor
田舍中博士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN105474394A publication Critical patent/CN105474394A/zh
Application granted granted Critical
Publication of CN105474394B publication Critical patent/CN105474394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及能够适当地产生微小像素信号的固态成像装置及其制造方法以及电子设备。所述固态成像装置设置有电荷累积部、电荷保持部和传输晶体管。所述电荷累积部形成于第一半导体基板且累积光电转换的电荷。所述电荷保持部形成于第二半导体基板且保持累积在所述电荷累积部中的电荷。所述传输晶体管将累积在所述电荷累积部中的电荷传输至所述电荷保持部。所述第一半导体基板与所述第二半导体基板接合的界面形成于所述传输晶体管的沟道内。

Description

固态成像装置及其制造方法和电子设备
技术领域
本发明涉及固态成像装置及其制造方法和电子设备，更加特别地， 涉及能够适当地产生微小像素信号的固态成像装置及其制造方法和电子 设备。
背景技术
图像传感器等半导体装置的制造过程包括将形成有成像元件的半导 体基板接合至其它的半导体基板或玻璃基板等的工序。
一般而言，图像传感器等半导体装置由对入射光进行光电转换的光 电二极管(PD)、将光电转换获得的电子传输至FD(浮动扩散)的晶体 管(TG)、使累积于PD的电荷复位的晶体管(RST)、将与来自FD的电 子相对应的信号电压放大的晶体管(AMP)和将信号电压传输至后续级 的晶体管(SEL)等构成。RST、AMP和SEL晶体管也被称为像素晶体 管。
为了抑制微小像素信号中的噪声产生等，期望诸如FD和像素晶体 管等元件可以由单晶半导体材料形成。
这是因为，如果这些元件由多晶半导体材料形成，那么它们具有不 均匀的颗粒尺寸和许多的陷阱(trap)，当与微小像素信号相对应的电子 通过元件内部时这会引起噪声等。
此外，RST、AMP和SEL晶体管(被称为像素晶体管)频繁地导通 /截止以生成像素信号。因此，像素晶体管需要具有良好的I-V特性。如 果像素晶体管能够被构造为单晶元件，那么能够获得更好的I-V特性。
已经提出了：对半导体基板上的FD利用半导体层的层叠技术，设 置包含受光面与FD之间的遮光部的图像传感器(例如，参见专利文献1)。
此外，例如，如果光在图像传感器的FD中被混合，那么在对半导 体基板的FD区域进行光电转换时将造成噪声等。因此，期望FD被遮光。
专利文献1：日本专利申请特开第2010-212668号
非专利文献1：H.Yamamoto,H.Ishihara,S.Furukawa,J.Appl.Phys., 25,667(1986)。
非专利文献2：T.J.Donahue以及Rief:J.Electrochem.Soc.,133,1961 (1986)。
非专利文献3：T.Takagi,Jpn.J.Appl.,64,3516(1988)。
非专利文献4：Y.Kunii,M.Tabe以及Y.Sakakibara,Jpn.J.Appl.Phys., 26,1008(1987)。
非专利文献5：L.Csepregi,E.F.Kenedy,T.J.Ga11agher,J.W. Mayerand,T.W.Sigmon,J.Appl.Phys.,49,4234(1977)。
非专利文献6：H.Ishihara,A.Tamba,H.Yamamoto,Jpn.J.Appl.Phys., 24,513(1985)。
非专利文献7：T.Dan,Appl.Phys.Lett.,53,2626(1988)。
非专利文献8：H.Hirayama,Y.Tatsumi以及N.Aizaki,Appl.Phys. Lett.,52,2242(1988)。
非专利文献9：T.Rung,Y.KennethO以及R.Reif,Appl.Phys.Lett.,52, 1797(1988)。
非专利文献10：K.Yoneda,J.Sano,M.Michimoro,Y.Morimoto,S. Nakanishi以及H.Ogata,in proc.4th Int.on SOI technology and device,D. N.Schmidt,Editor,PV90-6,p.421。
非专利文献11：Tne Electrochemical Society Proceeding Series,Pennington,NJ(1990)。
非专利文献12：M.Moniwa,K.Kusuwada,E.Murakami,T. Warabisako以及M.Miyao,Appl.Phys.Lett.,52,1788(1988)。
非专利文献13：Ueno,K.Suzuki,K.Iemura,KKawai,T.MOrisawa,以 及I.Ohdomari,in Proceeding of the Forth International Symposiumon SilicononInsulator Technology and Devices,PV90-6,427(1990)。
非专利文献14：Y.Morimoto,S.Nakanishi,N.Oda,T.Yami,H.Matuda, H.Ogata以及K.Yoneda,J.Electrochem.Soc.,141,188(1994)。
非专利文献15：M.Miyao,M.Moniwa,K.kusukawa以及W.Sike,J. Appl.Phys.,64,3018(1988)。
发明内容
本发明要解决的技术问题
然而，使用专利文献1的技术，难以使FD被完全遮光。
因此，如果发出强的入射光，那么光到达FD且造成噪声等。因此， 不适合全局快门结构。
在含有位于像素与像素晶体管之间的遮光膜的图像传感器中，期望 所有像素、半导体元件(例如像素晶体管等)和FD具有均匀的性质。 因此，例如，期望其间设置有遮光膜的像素和半导体元件(例如像素晶 体管等)等都由单晶半导体材料制成。然而，在常规技术中，难以由半 导体单晶制造其中夹有遮光膜的图像传感器。
例如，专利文献1已经提出了这样的技术：其中，设置表面半导体 层与导电层之间的界面、沟道区域与FD之间的界面和沟道层与介电层 之间的界面，以此使其中夹有遮光膜的图像传感器尽可能地接近于半导 体单晶(例如，参见专利文献1的图9)。
然而，例如，如果使用常规技术制造含有几十万像素的图像传感器， 那么表面半导体层与导电层之间的接合界面被形成于这几十万像素中的 大量的传输晶体管。关于接合界面的方向，接合界面被形成为平行于传 输晶体管的栅极或被形成在传输晶体管的两端部。
例如，如果接合界面被形成为平行于流经传输晶体管的栅极和源极- 漏极的沟道电流的方向，那么与PD并联连接的电阻作为等效电路中的 寄生电阻而存在(例如，参见专利文献1的图9)。
在这种情况下，PD内时常产生泄漏电流且大的噪声被混合于从PD 传输来的信号中。尤其是在与图像中的较暗的区域相对应的像素中，噪 声明显。
在常规技术中，由于由图像传感器中的几十万像素中的位于表面半 导体层与导电层之间的许多接合位置导致的寄生电阻而产生了泄漏电 流。因此，难以制造具有均匀性质的图像传感器。
此外，例如，如果使用常规技术制造含有几十万像素的图像传感器， 那么在几十万像素之中的许多像素晶体管和FD附近，晶体缺陷和接合 界面形成于沟道区域与FD之间的界面或这些界面附近。
如果晶体缺陷或接合界面形成于FD中或FD附近，那么在等效电路 中，从FD分支连接的电阻作为寄生电阻而存在。
在这种情况下，FD内时常产生泄漏电流。此外，特别在与图像的暗 区域相对应的像素中，噪声明显。
此外，在常规技术中，产生了由于由图像传感器的几十万像素中的 位于许多沟道区域与FD之间的界面的或在这些界面附近的晶体缺陷或 接合界面引起的寄生电阻而导致的泄漏电流。因此，难以制造具有均匀 性质的图像传感器。
此外，如上所述，在常规技术中，在图像传感器的几十万像素之中 的位于沟道层与介电层之间的许多界面中，产生了由于界面引起的寄生 电阻而导致的泄漏电流(例如，参见专利文献1的图13、16和17)。
例如，以专利文献1的技术，已经制造出这样的装置：其中，在传 输晶体管的沟道中不存在晶体界面，TFT位于像素晶体管的沟道中且存 在多晶硅晶体界面。
如果晶体界面位于像素晶体管(例如AMP等)中，那么AMP用作 源极跟随器，且因此即使AMP仅被短时间使用，晶体管的性质也变化很 大。因此，图像传感器性质的偏差变大。
因此，像素晶体管变成多晶的。因此，难以获得也适合于微小像素 信号的良好的I-V特性。此外，多晶像素晶体管很有可能在每个像素的 性能方面发生偏差，且例如，在例如图像的颜色再现方面，图像质量劣 化。
此外，如果例如使用专利文献1的半导体层的层叠技术制造含有像 素与像素晶体管之间的遮光膜的图像传感器，那么在所有像素、半导体 元件(例如像素晶体管等)和FD等中不形成有接合界面。因此，难以 由半导体单晶制造所述图像传感器。
半导体层直接层叠在导电层上且在水平方向上半导体层层叠在介电 层上。因此，技术上难以形成这样的大面积半导体层：该层在水平方向 是宽大的且均一地形成晶体等(例如，参见专利文献1的图7、13和16)。
此外，根据非专利文献1至14，为了实施专利文献1的技术，例如， 也能够举出下面的问题。
即，在介电层与单晶半导体层之间的界面中，晶体中发生层叠缺陷。 此外，晶体缺陷发生于单晶材料在水平方向上彼此接触的位置。此外， 层叠的半导体层的膜厚度变得不平均。此外，水平方向层叠的半导体层 的表面是非均匀的。此外，许多晶体缺陷发生于介电层与单晶半导体层 之间的界面。此外，由于介电层的表面缺陷，在半导体层中很有可能发生位错环或层叠缺陷。此外，在水平方向上的半导体层的厚度很有可能 不平均。此外，为了制造晶体管，当水平方向层叠的半导体层经受热氧 化时，在热氧化膜中很有可能产生晶体缺陷。此外，为了在水平方向上 尽可能宽地形成大面积的半导体层，需要长时间在低温下形成膜。
因此，已经难以通过根据常规技术的制造方法由半导体单晶制造所 有FD和像素晶体管。
此外，例如，如果使用专利文献1所述的半导体层的层叠技术制造 含有几十万像素的图像传感器，那么在许多传输晶体管中，在沟道层的 栅极下方的非期望位置(不是设计者预期的位置)处形成了非专利文献1 至14报告的晶体界面和接合界面。
如果晶体界面和接合界面形成于传输晶体管的内部，那么在等效电 路中从沟道分支连接的电阻作为寄生电阻而存在。形成晶体界面和接合 界面的位置是非期望的位置(不是设计者预期的位置)，且晶体界面和接 合界面中的结晶性不均匀。因此，流经此处的沟道电流是不均匀的。于 是，传输晶体管的性质差异很大，且因此图像传感器性质的差异变大。
此外，在专利文献1中，通过在表面半导体层内形成光阻挡层，制 造出了晶体管。在这种情况下，接合界面形成于表面半导体层与导电层 之间的界面或导电层与半导体层之间的界面(参见专利文献1的图16)。
如果生成了由于由接合位置引起的寄生电阻而导致的泄漏电流，那 么图像传感器难以具有均匀的性质。
鉴于上述情况，公开了本发明，本发明能够适当地产生微小像素信 号。
技术问题的解决方案
本发明的第一方面是固态成像装置，其包括：电荷累积部，所述电 荷累积部形成于第一半导体基板且累积光电转换的电荷；电荷保持部， 所述电荷保持部形成于第二半导体基板且保持累积在所述电荷累积部中 的电荷；和传输晶体管，所述传输晶体管形成于所述第一半导体基板和 所述第二半导体基板且将累积在所述电荷累积部中的电荷传输至所述电 荷保持部，其中，所述第一半导体基板与所述第二半导体基板之间的接 合界面形成于所述传输晶体管的沟道内。
所述传输晶体管可以形成为使得栅极端子贯通所述第一半导体基板 且到达所述第二半导体基板。
所述接合界面可以被形成在所述传输晶体管的栅极端子的如下位置 处：对于源极端子和漏极端子，所述位置更接近于所述漏极端子。
在所述固态成像装置中，在所述第二半导体基板中，可以形成有像 素晶体管，所述像素晶体管包括：放大晶体管，所述放大晶体管对与至 少由所述电荷保持部保持的电荷相对应的信号电压进行放大；复位晶体 管，所述复位晶体管使由所述电荷保持部保持的电荷复位；和选择晶体 管，所述选择晶体管选择将被输出至信号线的信号，所述信号与从所述 电荷保持部读出的电荷相对应。
所述放大晶体管的栅极端子与所述电荷保持部可以通过硅连接。
可以形成有P型半导体区域作为将所述放大晶体管、所述复位晶体 管和所述选择晶体管连接的体接触。
形成所述电荷保持部的N型半导体区域的一部分可以直接连接至所 述放大晶体管。
作为单晶硅基板的所述第二半导体基板可以被构造为接合至作为硅 基板的所述第一半导体基板。
所述第二半导体基板可以是单晶硅基板，所述第一半导体基板可以 是硅基板，并且在所述第一半导体基板与所述第二半导体基板的接合界 面形成有硅层。
所述硅层可以通过外延生长而形成。
硅离子可以被注入至所述硅层且所述硅层可以接合至所述第二半导 体基板。
所述第一半导体基板中可以埋入有遮光膜。
在所述传输晶体管的栅极端子附近，可以存在未设置所述遮光膜的 区域，且在所述传输晶体管的所述栅极端子附近，所述遮光膜可以被构 造为在与所述传输晶体管的所述栅极端子的延伸方向平行的方向上是长 的。
所述遮光膜可以由钨、钛、钽、镍、钼、铬、铱或钨硅化合物形成。
单个所述电荷保持部可以被设置为对应于多个所述电荷累积部。
在所述第一半导体基板与所述第二半导体基板的层叠方向上可以以 多层的形式形成有多个所述电荷累积部。
所述固态成像装置可以构造为平面结构。
所述固态成像装置可以构造为台面结构。
在本发明的第一方面，所述第一半导体基板与所述第二半导体基板 之间的接合界面形成于所述传输晶体管的沟道内。
本发明的第二方面是一种固态成像装置的制造方法，所述方法包括： 将形成有对光电转换的电荷进行累积的电荷累积部的第一半导体基板与 形成有对累积在所述电荷累积部中的电荷进行保持的电荷保持部的第二 半导体基板彼此接合的步骤；和将传输晶体管形成于所述第一半导体基 板和所述第二半导体基板的步骤，所述传输晶体管将累积在所述电荷累 积部中的电荷传输至所述电荷保持部。
在本发明的第二方面，将形成有对光电转换的电荷进行累积的电荷 累积部的第一半导体基板与形成有对累积在所述电荷累积部中的电荷进 行保持的电荷保持部的第二半导体基板彼此接合。将传输晶体管形成于 所述第一半导体基板和所述第二半导体基板，所述传输晶体管将累积在 所述电荷累积部中的电荷传输至所述电荷保持部。
本发明的第三方面是一种电子设备，其包括：固态成像装置，所述 固态成像装置包括：电荷累积部，所述电荷累积部形成于第一半导体基 板且累积光电转换的电荷；电荷保持部，所述电荷保持部形成于第二半 导体基板且保持累积在所述电荷累积部中的电荷；和传输晶体管，所述 传输晶体管形成于所述第一半导体基板和所述第二半导体基板且将累积 在所述电荷累积部中的电荷传输至所述电荷保持部，其中，所述第一半 导体基板与所述第二半导体基板之间的接合界面形成于所述传输晶体管 的沟道内。
在本发明的第三方面，所述第一半导体基板与所述第二半导体基板 之间的接合界面形成于所述传输晶体管的沟道内。
本发明的有益效果
根据本发明，能够适当地产生微小像素信号。
附图说明
图1是示出了根据应用了本发明的图像传感器的实施例的构造例的 平面图。
图2是图1所示的图像传感器的截面图。
图3是图2所示的TG附近的构造的放大图。
图4用于说明多晶硅TFT(薄膜晶体管)的晶界的位置。
图5用于说明TFT的沟道内的位置的势垒。
图6用于说明TFT的沟道内的各位置的电场变化。
图7用于说明图2所示的图像传感器的制造工序。
图8用于说明图2所示的图像传感器的制造工序。
图9用于说明图2所示的图像传感器的制造工序。
图10用于说明图2所示的图像传感器的制造工序。
图11用于说明图2所示的图像传感器的制造工序。
图12用于说明图2所示的图像传感器的制造工序。
图13用于说明图2所示的图像传感器的制造工序。
图14用于说明图2所示的图像传感器的制造工序。
图15用于说明图2所示的图像传感器的制造工序。
图16用于说明图2所示的图像传感器的制造工序。
图17示出了图1所示的图像传感器的等效电路。
图18示出了接合界面形成于PD内的情况下的等效电路。
图19示出了接合界面形成于FD内的情况下的等效电路。
图20是示出了根据应用了本发明的图像传感器的另一个实施例的构 造例的平面图。
图21是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的平面图。
图22是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的截面图。
图23是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的平面图。
图24是在图23所示的图像传感器中第二半导体基板上形成的电路 图。
图25是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的平面图。
图26是图25所示的图像传感器的截面图。
图27用于说明图26所示的图像传感器的制造工序。
图28用于说明图26所示的图像传感器的制造工序。
图29用于说明图26所示的图像传感器的制造工序。
图30用于说明图26所示的图像传感器的制造工序。
图31用于说明图26所示的图像传感器的制造工序。
图32用于说明图26所示的图像传感器的制造工序。
图33用于说明图26所示的图像传感器的制造工序。
图34用于说明图26所示的图像传感器的制造工序。
图35用于说明图26所示的图像传感器的制造工序。
图36用于说明图26所示的图像传感器的制造工序。
图37用于说明图26所示的图像传感器的制造工序。
图38用于说明图26所示的图像传感器的制造工序。
图39用于说明图26所示的图像传感器的制造工序。
图40用于说明图26所示的图像传感器的制造工序。
图41用于说明图26所示的图像传感器的制造工序。
图42是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的平面图。
图43是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的截面图。
图44示出了图2所示的TG附近的构造的另一个示例。
图45是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的截面图。
图46是概要地示出了应用了本发明的固态成像装置的系统构造图。
图47是示出了作为应用了本发明的电子设备的成像装置的构造例的 框图。
具体实施方式
以下，将参照附图说明本文中公开的本发明的实施例。
图1是示出了根据应用了本发明的图像传感器的实施例的构造例的 平面图。在图中所示的图像传感器10中，图示了与在具有平面结构的半 导体基板上形成的一个像素的区域相对应的区域。
在平面结构中，端子用电极形成于同一平面并且能够缩短电流路径。
图像传感器10的各像素被构造为将累积于光电二极管的电荷传输至 浮动扩散(FD)并且经由放大晶体管(AMP)读出与FD保持的电荷相 对应的信号电压。注意，在垂直信号线(VSL)上读出信号电压且VSL 经由选择晶体管(SEL)连接至AMP。
此外，图像传感器10的各像素设置有用于使FD保持的电荷排出(复 位)的复位晶体管(RST)。
注意，RST、AMP和SEL的晶体管也被称为像素晶体管。此外，在 图中，两端具有圆圈的黑线表示金属配线。例如，AMP的栅极端子(纸 面的顶面侧)与FD经由金属配线彼此连接。
此外，在位于图1左边和右边的由圆圈内的“P++”的字符标示的部 分中，设置有钉扎端子。
图像传感器10具有层叠有至少两个半导体基板的结构。在图1中， 图像传感器10的PD的受光面位于背面。此外，在图1中，示出了两个 半导体基板之中的主要设置有FD和像素晶体管的半导体基板的顶面。
即，图像传感器10实际上被构造为含有多个像素的图像传感器。例 如，像素阵列位于由相机的透镜等收集的光形成图像的位置处，在该像 素阵列中以二维矩阵形式布置有设置于图1的背面的受光部。
在图像传感器10中，传输栅极晶体管(TG)是对应于PD与FD彼 此的电连接而设置的。即，TG被设置为在纸面的深度方向上贯穿半导体 基板。
图2是图1所示的图像传感器10的截面图。如图所示，图像传感器 10由第一半导体基板21、第二半导体基板22和逻辑层23构成。图中的 符号“P”和“N”分别表示P型半导体区域和N型半导体区域。此外， 符号“P+”、“P-”和“N+”、“N-”分别表示高密度P型、低密度P型和高密度N型、低密度N型。其密度由“+”或“-”的数量来表达。注意， 在图2中，图像传感器10的受光面位于图的下侧。
第一半导体基板21是主要形成有PD的半导体基板。即，对应于从 图2的下侧进入的光而产生的电荷累积于第一半导体基板21的PD中。
第二半导体基板22是主要形成有像素晶体管和FD的半导体基板。 在图2的示例中，RST(像素晶体管中的一者)与FD一起形成于第二半 导体基板22。此外，在图中，钉扎端子设置在第二半导体基板22的左端 部附近。
逻辑层23是形成有模拟数字转换电路(ADC)等的层。注意，图中 水平方向上长的矩形仅表示与逻辑层23中的诸如ADC等电路关联的配 线。
如图2所示，在应用了本发明的图像传感器10中，TG将第一半导 体基板21的PD与第二半导体基板22的FD彼此电连接。即，TG被设 置为贯通第二半导体基板22且达到第一半导体基板21。即，在图中， TG(图中右侧所示的晶体管)包括在图中的垂直方向上延长的栅极端子。
尽管不限于此，但是根据贯通第一半导体基板21和第二半导体基板 22的TG形状，TG能够被构造为T字型或L字型(当在横截面中观察 时)。在示例性而非限制性的例子中，TG能够被构造为图3所示的T字 型或L字型(尽管未示出)。当从TG的顶部观察时，它也能够被构造为 环型或围绕沟道的反C字型等。
注意，图中左侧所示的晶体管是RST且钉扎端子示意在图中RST的 左侧。
此外，在TG的和RST的左右两侧形成有侧壁。
此外，如将在后面详细说明，第二半导体基板22的底部被构造为单 晶基板。即，例如通过将第一半导体基板21与被构造为硅单晶基板的第 二半导体基板22彼此接合来构成图像传感器10，第一半导体基板21通 过将绝缘膜形成在硅基板上而构成。
注意，通过在被构造为单晶基板的第二半导体基板22上形成像素晶 体管和FD，能够获得也适合于微小像素信号的良好的I-V特性，并且能 够抑制像素的性能变化。
此外，如上所述，图像传感器10是通过将第一半导体基板21与第 二半导体基板22彼此接合而构成的，且因此第一半导体基板与第二半导 体基板之间的接合面是接合界面。
关于作为晶体管的TG，第一半导体基板21的“N--”区域的与栅极 端子的图中下侧保持接触的部位是源极端子。第二半导体基板22的“N” 区域的与栅极端子的图中左上侧保持接触的部位是漏极端子。即，晶体 管的沟道形成于栅极端子内的从源极端子至漏极端子的部分。
因此，在应用了本发明的图像传感器10中，如图3所示，在晶体管 的沟道内存在接合界面。
图3是图2所示的TG附近的构造的放大图。如图所示，“N--”区域 的与TG的栅极端子的图中下侧保持接触的部位是源极端子，且“N+” 区域的与栅极端子的图中左上侧保持接触的部位是漏极端子。
接合界面的方向能够设定为与流经源极和漏极的电流的方向垂直的 方向。
接合界面距漏极端子的距离能够设定为设计者预期的任意位置。此 外，在图像传感器的所有像素中，接合界面距漏极端子的距离能够设定 为设计者预期的任何位置。
在接合界面中产生带隙。因此，例如，很有可能阻碍传输电荷。
此外，在形成有接合界面的部分，晶体的方向改变且形成了晶界。 在晶界处，在晶体的内部可能形成新的晶格缺陷。因此，晶格缺陷密度 在晶界附近增大。因此，电场在形成有接合界面的部分变得更大且所谓 的热载流子更有可能出现。因此，更有可能导致晶体管的性能劣化。
图4用于说明接合界面中的晶界及其电性质的影响。图4用于说明 多晶硅TFT(薄膜晶体管)的晶界的位置。如图所示，晶界位于漏极与 源极之间。
图5用于说明多晶硅TFT(薄膜晶体管)的沟道内的位置处的势垒。 在图中，横轴表示TFT的沟道内的位置且纵轴表示电势。线51表示取 决于沟道内的位置的电势。注意，在图中，沿着横轴示出的Pd表示沟道 的漏极端子的位置且Ps表示沟道的源极端子的位置。
如果沟道内存在具有比源极端子的电势更高的电势的位置，那么不 可能将电荷从源极传输至漏极。此外，如果沟道内的任何位置处的电势 变高，那么就会形成陷阱并且电荷传输性能很有可能降低。
如图5所示，沟道的源极端子具有较高的电势且漏极端子具有较低 的电势。因此，当接合界面形成于TFT的沟道内时，期望它形成在漏极 端子附近。这是因为，即使接合界面形成在漏极端子附近且电势变高， 也可以认为电势充分低于源极端子的电势且对电荷传输性能的影响小。 即，当接合界面形成于TFT的沟道内时，理想的是，接合界面形成在图 5的由虚线椭圆示出的部分。
图6用于说明TFT(薄膜晶体管)的沟道内的各位置处的电场变化。 在图中，横轴表示TFT的沟道内的位置且纵轴表示电场强度。线52表 示取决于沟道内的位置的电场强度。注意，在图中，横轴示出的Pd表示 沟道的漏极端子的位置且Ps表示沟道的源极端子的位置。如图所示，线 52形成有峰P41至P47。
如图6所示，峰P41是高峰，且峰P42至P47是低于峰41的峰。即， 如果接合界面形成于漏极端子(横轴的Pd位置)，那么沟道内的电场在 该部位变得很大。以这样的方式，如果沟道内的电场变得很大，那么热 载流子出现，这对元件的寿命和栅极氧化膜的电阻等产生不利影响。
因此，当接合界面形成于TFT的沟道内时，期望它形成在漏极端子 附近(图中的峰P43附近)且排除掉漏极端子的位置(图中的峰P41)。 即，当接合界面形成于TFT的沟道内时，理想的是，它形成于图6中的 由虚线椭圆示出的部分。
在本发明的图像传感器10中，接合界面形成在TG的栅极端子的更 接近于漏极端子的位置处。接合界面形成在TG的栅极端子的如下位置 处：对于源极端子和漏极端子，所述位置至少更接近于漏极端子。
接着，将说明图2所示的图像传感器10的制造工艺。
首先，如图7所示，准备形成在被构造为硅基板的第一半导体基板 21上的SiO2膜21a。注意，在图7中，由符号“P”表示的P型半导体 区域和由符号“N--”表示的N型半导体区域形成在第一半导体基板内。 N型半导体区域用作PD的电荷累积区域。
然后，如图8所示，对SiO2膜21a进行干法蚀刻。凭此，在后续的 步骤中，去除SiO2膜21a的与形成TG的部分和形成钉扎端子的部分的 位置相对应的部分。
此外，如图9所示，在图8状态下的第一半导体基板21上外延生长 硅层21b。
其后，通过例如CMP对硅层21b的顶面研磨。如图10所示，注入 硅离子。凭此，增强用于将第一半导体基板21与第二半导体基板22彼 此接合的硅基板的接合性质。
注意，可以热扩散磷、砷或硼来代替注入硅离子。
其后，如图11所示，将高密度P型离子注入至硅层21b。凭此，减 小接触电阻。注意，不将高密度P型离子注入至将要插入TG的部分。 这是因为该部分用于形成TG的沟道。
然后，如图12所示，接合第二半导体基板22。此时，形成了第一半 导体基板21与第二半导体基板22之间的接合界面。
注意，尽管不限于此，但是例如能够通过使用将SOI基板彼此接合 的技术来进行将第一半导体基板21与第二半导体基板22彼此接合。例 如，所述技术包括直接接合(例如等离子体接合或范德瓦尔斯(van der Waals)接合等)、真空环境下的接合和接合后热退火等。
此外，尽管不限于此，但是作为将第一半导体基板21与第二半导体 基板22彼此接合前的表面处理，能够进行使它们亲水和疏水的处理以减 小接合界面的空隙且增强接合强度。
例如，表面处理包括：将第一半导体基板21的表面和第二半导体基 板22的表面浸入化学液体氢氟酸并干燥之后的接合、将上述表面浸入化 学液体氨和过氧化氢溶液并干燥之后的接合、将上述表面浸入化学液体 盐酸或硫酸和过氧化氢溶液并干燥之后的接合、在真空中用等离子体照 射上述表面之后的接合以及在氨或氢环境下用等离子体照射上述表面之 后的接合等。
此外，为了在此后对第二半导体基板22进行研磨时能够调整基板的 厚度，可以预先将SiN阻止器插入第二半导体基板22。例如，由于SiN 阻止器插入第二半导体基板22，能够防止第二半导体基板22被不必要地 研磨。
此外，为了在此后对第二半导体基板22研磨时能够调整基板的厚度， 可以预先将氢离子注入至第二半导体基板22中。例如，通过将氢离子注 入第二半导体基板22中，在注入有氢离子的层中，能够通过接合后的热 退火使第二半导体基板22分离，留下接合至第一半导体基板21的部分。
此外，为了当此后对第二半导体基板22研磨时能够调整基板的厚度， 可以预先将氧离子注入至第二半导体基板22中。例如，通过将氧离子注 入第二半导体基板22中，注入有氧离子的层通过接合后的热退火变成硅 和氧的化合物。因此，能够防止第二半导体基板22被不必要地研磨。
此外，为了在此后对第二半导体基板22研磨时能够调整基板的厚度， 可以预先将第二半导体基板22的内部制成SOI基板(绝缘体上硅基板)。 例如，通过将第二半导体基板22制成SOI基板，能够防止第二半导体基 板22被不必要地研磨。
其后，如图13所示，将杂质离子注入第二半导体基板22以形成像 素晶体管和TG沟道。
此外，如图14所示，在将要布置TG的栅极端子的部分形成孔。例 如，通过干法蚀刻或湿法蚀刻来形成该孔。
然后，将SiO2膜21a形成在如图14所示的状态下的第二半导体基板 22上作为栅极氧化膜。如图15所示，形成像素晶体管(RST)和TG。
即，通过CVD在栅极氧化膜上生长多晶硅，通过蚀刻去除该多晶硅 的一部分，且如图15所示地获得TG的栅极端子和RST的栅极端子。其 后，形成侧壁。
此外，如图15所示，第一半导体基板21与第二半导体基板22之间 的接合界面位于TG的栅极端子的靠近漏极端子的位置。
其后，如图16所示，形成将与像素晶体管(RST)和TG连接的配 线和钉扎端子等，且将逻辑层23形成在第二半导体基板22上。此外， 将片上透镜形成在第一半导体基板21的下方。凭此，完成了图像传感器 10。
以上述的方式，制造出应用了本发明的图像传感器10。
如上所述，在应用了本发明的图像传感器10中，像素晶体管和FD 形成于被构造为单晶基板的第二半导体基板22内。
可能的是，通过例如使用作为常规技术的在专利文献1中所述的半 导体层32的层叠技术，能够将PD、FD和传输晶体管形成于单晶半导体 基板中。然而，在该方法中，根据非专利文献1至14，在半导体基板中 存在许多非预期的晶体缺陷。因此，关于PD、FD和传输晶体管，例如 随着图像传感器的像素数量变得更大，就变得非常难以制造对于所有像 素而言没有缺陷的单晶体。因此，绝缘材料上的半导体很有可能是多晶 的。因此，像素晶体管变成多晶的而不是单晶的。在这种情况下，像素 晶体管不能形成于单晶半导体基板。因此，不能获得也适合于例如微小 像素信号的良好的I-V特性。
此外，如果形成有像素晶体管的半导体基板是多晶的，那么颗粒尺 寸变得不均匀。因此，产生许多陷阱，这在当对应于微小像素信号的电 子通过元件的内部时引起噪声等。
与此相比，在本发明中，像素晶体管和FD形成于被构造为单晶基 板的第二半导体基板22内。即，被构造为单晶基板的第二半导体基板22 接合至第一半导体基板21，且因此像素晶体管和FD能够形成于单晶基 板内。
因此，能够获得也适合于微小像素信号的良好的I-V特性且能够抑 制像素的性能变化。
此外，如上所述，在本发明中，第一半导体基板21的PD和第二半 导体基板22的FD通过TG电连接。即，不需要将金属配线等用于PD 与FD之间的电连接，且能够避免肖特基Schottky势垒结(Schottky barrier junction)。因此能够抑制噪声产生。
此外，在本发明中，第一半导体基板21与第二半导体基板22之间 的接合界面形成在TG的沟道的漏极端子附近。因此，抑制了电荷传输 性能的劣化，且能够提高元件的寿命和栅极氧化膜的电阻。
此外，寄生电阻产生在接合界面且寄生电阻导致泄漏电流。
图17示出了图1所示的图像传感器10的等效电路。如上所述，在 本发明中，在TG的沟道内形成有第一半导体基板21与第二半导体基板 22之间的接合界面。因此，在图17的等效电路中，与TG连接且与PD 并联连接的电阻Rp被示出为寄生电阻。
在图17的等效电路的情况下，TG中产生泄漏电流。然而，当TG 截止时，没有噪声被混合于从PD传输来的信号中。另一方面，当TG导 通时，噪声能够被混合在从PD传输来的信号中。然而，通过将TG的沟 道构造为具有HAD(空穴累积二极管)结构且增加TG的切换速度，从 PD传输来的信号相对于噪声变得充分大。因此，通过例如改进TG沟道 结构和切换速度，能够使由于泄漏电流而造成的噪声的影响充分小。
例如，如果接合界面形成于PD内，那么等效电路如图18所示。在 图18所示的等效电路中，布置为与PD并联且与PD连接的电阻Rp被示 出为寄生电阻。
在图18所示的等效电路的情况下，PD内时常产生泄漏电流且大的 噪声被混合于从PD传输来的信号中。尤其在与图像的暗区域相对应的 像素中，噪声明显。
此外，例如，如果接合界面形成于FD内，那么等效电路如图19所 示。在图19所示的等效电路中，从FD分支连接的电阻Rp被示出为寄 生电阻。
在图19所示的等效电路的情况下，FD内也时常产生泄漏电流，且 特别在与图像的较暗区域相对应的像素中，噪声明显。
从图17至图19中还能够看出，期望第一半导体基板21与第二半导 体基板22之间的接合界面形成在TG的沟道的漏极端子附近。
通过使用本发明，对于图像传感器的所有像素，第一半导体基板21 与第二半导体基板22之间的接合界面能够仅被设定在TG的沟道内的设 计者预期的位置处。此外，能够制造在PD内和FD内或除了TG以外的 像素晶体管内不具有接合界面的图像传感器。
例如，在含有几百万像素的图像传感器中，第一半导体基板21与第 二半导体基板22之间的接合界面都形成在所有TG的沟道内的由设计者 有目的地设定的相同位置处。此外，能够制造在PD内和FD内或除了 TG以外的像素晶体管内不具有接合界面的图像传感器。
凭此，产生了这样的泄漏电流：该泄漏电流是由于由图17的等效电 路所示的TG内的接合位置造成的寄生电阻而导致的。然而，不会产生 由于由图18和图19所示的PD内的接合位置和FD内的接合位置造成的 寄生电阻而导致的泄漏电流。凭此，能够由具有均匀结晶体的半导体材 料、像素和半导体元件(例如像素晶体管等)(在像素与半导体元件之间 设置有遮光膜)制造图像传感器。
图20是示出了根据应用了本发明的图像传感器的另一个实施例的构 造例的平面图。在图示的图像传感器10中，图示了与平面结构半导体基 板上形成的一个像素的区域相对应的区域。
与图1的情况一样，图20的图像传感器10的各像素也构造为将累 积于光电二极管的电荷传输至浮动扩散(FD)并且经由放大晶体管 (AMP)读出与FD保持的电荷相对应的信号电压。注意，在垂直信号 线(VSL)上读出信号电压且VSL经由选择晶体管(SEL)连接至AMP。
此外，图像传感器10的各像素设置有复位晶体管(RST)，其用于 使FD保持的电荷排出(复位)。
此外，在位于图1左边和右边的由圆圈内的“P++”字符标示的部分 中，设置有钉扎端子。
图20的图像传感器10也具有层叠至少两个半导体基板的结构。在 图20中，图像传感器10的PD的受光面布置于背面。此外，在图中， 示出了两个半导体基板之中的主要设置有FD和像素晶体管的半导体基 板的顶面。
即，在图20中，图像传感器10实际上也被构造为含有多个像素的 图像传感器。例如，像素阵列位于由相机的透镜等收集的光形成图像的 位置处，在该像素阵列中，以二维矩阵形式排列有布置于图20背面的受 光部。
在图20所示的图像传感器10中，与图1的情况不一样，AMP的栅 极端子与FD通过注入有高浓度杂质的多晶硅连接而不是使用金属配线 连接。即，AMP的一部分连接至FD。
例如，与图1的情况一样，如果AMP的栅极端子与FD使用金属配 线彼此连接，那么金属与半导体的接合(肖特基势垒结)变得必要且噪 声更容易混合于像素信号中。如图20所示，AMP的栅极端子与FD通过 注入有高浓度杂质的多晶硅彼此连接，且因此不需要肖特基势垒结。因 此可以减少混合于像素信号中的噪声。
可替代地，应用了本发明的图像传感器可以被构造为如图21所示。
图21是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的平面图。在图示的图像传感器10中，图示了与平面结构半导体基 板上形成的一个像素的区域相对应的区域。
与图1的情况一样，图21的图像传感器10的各像素也被构造为将 累积于光电二极管中的电荷传输至浮动扩散(FD)并且经由放大晶体管 (AMP)读出与FD保持的电荷相对应的信号电压。注意，在垂直信号 线(VSL)上读出信号电压且VSL经由选择晶体管(SEL)连接至AMP。
此外，图像传感器10的各像素设置有复位晶体管(RST)，其用于 使FD保持的电荷排出(复位)。
此外，在位于图21左边和右边的由圆圈内的“P++”字符标示的部 分中，设置有钉扎端子。
图21的图像传感器10也具有层叠至少两个半导体基板的结构。在 图21中，图像传感器10的PD的受光面布置于背面。此外，在图中， 示出了上述两个半导体基板之中的主要设置有FD和像素晶体管的半导 体基板的顶面。
即，在图21的情况下，图像传感器10实际上也被构造为含有多个 像素的图像传感器。例如，像素阵列位于由相机的透镜等收集的光形成 图像的位置处，在该像素阵列中，以二维矩阵形式排列有布置于图21背 面的受光部。
在图21所示的图像传感器10中，将AMP、RST与SEL彼此连接的 体接触(bodycontact)被设置为高密度P型半导体区域。由于所述体接 触，AMP、RST和SEL的沟道的电势是固定的，且因此像素晶体管的操 作是稳定的。
图22是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的截面图。该图是与图2相对应的截面图。
在图22的示例中，图像传感器10通过第一半导体基板21与第二半 导体基板22彼此接合而构成，且因此第一半导体基板与第二半导体基板 之间的接合面是接合界面。
关于作为晶体管的TG，“N--”区域的与栅极端子的图中下侧保持接 触的部位是源极端子。“N”区域的与栅极端子的图中左上侧保持接触的 部位是漏极端子。即，晶体管的沟道形成于栅极端子内的从源极端子至 漏极端子的部分。因此，在图22的情况下，在图像传感器10中，接合 界面存在于晶体管的沟道内。
此外，在图22的示例中，与图2的情况不一样，遮光膜41-0至41-2 设置在图中的第一半导体基板与第二半导体基板之间的接合界面的下 方。关于遮光膜的材料，尽管不限于此，但是遮光膜能够由包含特定金 属、金属合金、金属氮化物和金属硅化物的材料形成。例如，能够使用 钨、钛、钽、镍、钼、铬、铱、铂铱、氮化钛或钨硅化合物。
如上所述，图像传感器10具有位于图中下侧的受光面。因此，例如， 当接收的光泄漏进晶体管或FD时，产生载流子(电子)，这造成噪声。 如图22所示，由于遮光膜41-1的设置，光不会泄漏进RST或FD。
此外，如图22所示，在图中的TG的下方不设置遮光膜。这是因为 需要使TG的栅极端子在垂直方向上延伸。
然而，当TG截止时，即使光泄漏进TG，也不产生载流子。此外， 当TG导通时，如果光泄漏进TG，那么产生载流子。然而，能够认为TG 导通的时间充分短，因此，因产生的载流子而造成的噪声基本可忽略。
此外，遮光膜41-1的图中右侧的端部和遮光膜41-2的图中左侧的端 部形成为T字型(横向的T字型)。因此，能够使泄漏进TG的光最少化。
即，在应用了本发明的图像传感器10中，TG的栅极端子被形成为 贯通第二半导体基板且到达第一半导体基板21，且因此遮光膜41-1无法 延伸至图中右侧。因此，在TG的栅极端子附近，存在未设置有遮光膜 的部分。
然而，如图22所示，在TG的栅极端子附近，遮光膜的端部被构造 为在垂直方向(与TG的栅极端子的延伸方向平行的方向)上较长。以 这样的方式，能够使通过未设置有遮光膜的部分并到达第二半导体基板 22的光最少化。
通过以这样的方式设置遮光膜，能够减少图像传感器10的像素信号 的噪声。
图23是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的平面图。在图示的图像传感器10中，图示了与在具有平面结构的 半导体基板上形成的四个像素的区域相对应的区域。
注意，与图1等的情况不一样，图23所示的图像传感器100具有四 像素共用结构。即，在图示的图像传感器100中，图示了与半导体基板 上形成的四个像素的区域相对应的区域。
对于每四个像素，图像传感器100被构造为将累积于光电二极管中 的电荷传输至浮动扩散(FD)并且经由放大晶体管(AMP)读出与FD 保持的电荷相对应的信号电压。注意，在垂直信号线(VSL)上读出信 号电压且VSL经由选择晶体管(SEL)连接至AMP。
此外，图像传感器100的各像素设置有复位晶体管(RST)，其用于 使FD保持的电荷排出(复位)。此外，在位于图23的上、下、左和右 端的圆圈内的由“P++”字符标示的部分中，设置有钉扎端子。
此外，图示的TR1至TR8是分别构成ADC(模拟数字转换器)电 路的晶体管。
与图1所示的图像传感器10一样，图像传感器100具有层叠至少两 个半导体基板而构成的结构。在图23中，图像传感器100的PD的受光 面布置于背面。
即，在图23的情况下，图像传感器100也实际上被构造为含有多个 像素的图像传感器。例如，像素阵列位于由相机的透镜等收集的光形成 图像的位置处，在该像素阵列中，以二维矩阵形式排列有布置于图23背 面的受光部。
此外，图23示出了两个半导体基板之中的主要设置有FD和像素晶 体管的半导体基板的顶面。此外，图23示出了设置在受光面与FD之间 的遮光膜的一部分。
此外，传输栅极晶体管(TG)被设置为与PD与FD彼此电连接相 对应。即，TG设置为在纸面的深度方向上贯通半导体基板。在图23的 示例中，与图1的情况不一样，设置有对应于四个像素的四个TG。
图24是图23所示的图像传感器100中形成于第二半导体基板上的 电路图。如图所示，示出了这样的构造：电荷从与四个像素分别相对应 的PD经由TG传输至FD。此外，ADC电路由TR1至TR8构成。
也在图像传感器100的情况下，与图像传感器10的情况一样，像素 晶体管和FD形成于被构造为单晶基板的第二半导体基板22。
因此，能够获得也适合于微小像素信号的良好的I-V特性，并且能 够抑制像素的性能变化。
此外，也在图像传感器100的情况下，与图像传感器10的情况一样， 第一半导体基板21的PD与第二半导体基板22的FD通过TG电连接， 且第一半导体基板21与第二半导体基板22之间的接合界面形成在TG 的沟道的漏极端子附近。因此，电荷传输性能不会劣化，且不会出现与 元件的寿命和栅极氧化膜的电阻有关的问题。
上面已经说明了在具有平面结构的半导体基板上形成的图像传感器 的示例。本发明也能够应用于在具有台面结构(mesa structure)的半导 体基板上形成的图像传感器。图25是示出了根据应用了本发明的图像传 感器的又一个实施例的构造例的平面图。
图25所示的图像传感器10被构造为台面结构。台面结构表示的是 这样的结构：具有台面形状的横截面且允许电流在厚度方向上流动。通 过使用台面结构，能够使晶体管彼此完全绝缘，且能够防止噪声等混合。
在图25的情况下，图像传感器10也实际上被构造为含有多个像素 的图像传感器。例如，像素阵列位于由相机的透镜等收集的光形成图像 的位置处，在该像素阵列中，以二维矩阵形式排列有布置于图25背面的 受光部。
图26是图25所示的图像传感器10的截面图。如图所示，图像传感 器10由第一半导体基板21、第二半导体基板22和逻辑层23构成。图中 的符号“P”和“N”分别表示P型半导体区域和N型半导体区域。此外， 符号“P+”、“P-”和“N+”、“N-”分别表示高密度P型、低密度P型和 高密度N型、低密度N型。其密度由“+”或“-”的数量来表达。注意， 在图26中，图的下侧是图像传感器10的受光面。
第一半导体基板21是主要形成有PD的半导体基板。即，与从图26 的下侧进入的光相对应地产生的电荷累积于第一半导体基板21的PD 中。
第二半导体基板22是主要形成有像素晶体管和FD的半导体基板。 在图26的示例中，RST(像素晶体管中的一者)与FD一起形成于第二 半导体基板22。此外，钉扎端子设置在第二半导体基板22的图中左端部 附近。
逻辑层例如是形成有模拟数字转换电路(ADC)的层。
与图2的构造的情况一样，在图26所示的图像传感器10中，TG将 第一半导体基板21的PD与第二半导体基板22的FD彼此电连接。即， TG设置为贯通第二半导体基板22且到达第一半导体基板21。即，在图 中，TG(图中右侧所示的晶体管)包括在图中的垂直方向上延长的栅极 端子。
注意，图中左侧所示的晶体管是RST且钉扎端子在图中的RST的左 侧示出。
此外，在TG的和RST的左右两侧形成有侧壁。
此外，在图26的构造中，第二半导体基板22的底部也被构造为单 晶基板。即，通过例如将第一半导体基板21与被构造为硅单晶基板的第 二半导体基板22彼此接合来构成图像传感器10，第一半导体基板21是 通过将绝缘膜形成在硅基板上构成的。
注意，在图26的构造的情况下，与图2的情况不一样的是，形成有 包含TG和RST的台面，且在台面的左右两侧形成有侧壁。
此外，如上所述，通过将第一半导体基板21与第二半导体基板22 彼此接合来构成图像传感器10，且因此第一半导体基板与第二半导体基 板之间的接合面是接合界面。
关于作为晶体管的TG，“N--”区域的与栅极端子的图中下侧保持接 触的部位是源极端子。“N”区域的与栅极端子的图中左上侧保持接触的 部位是漏极端子。即，晶体管的沟道形成于栅极端子内的从源极端子至 漏极端子的部分。因此，也在图22的情况下，在图像传感器10中，接 合界面存在于晶体管的沟道内。
接着，将说明图26所示的图像传感器10的制造工艺。
首先，如图27所示，准备形成在被构造为硅基板的第一半导体基板 21上的SiO2膜21a和SiN膜21c。注意，在图27中，由符号“P”表示 的P型半导体区域和由符号“N--”表示的N型半导体区形成在第一半导 体基板内。N型半导体区域用作PD的电荷累积区域。
然后，如图28所示，使SiO2膜21a和SiN膜21c以及硅基板经受干 法蚀刻。凭此，在后续的步骤中，除了与用于形成TG的部分和用于形 成钉扎端子的部分相对应的位置以外，去除SiO2膜21a和SiN膜21c以 及硅基板。
其后，去除SiO2膜21a和SiN膜21c。如图29所示，形成钉扎膜21d、 SiO2膜21e和绝缘膜21f。
其后，如图30所示，例如通过溅射形成用作遮光膜的钨膜21g。如 图31所示，通过蚀刻等去除钨膜21g的不必要部分。
注意，钨膜21g用作遮光膜，且因此例如与上面参照图22所述的情 况一样，端部可以被形成为T字型(横向的T字型)。即，在TG的栅极 端子附近，遮光膜的端部被构造为在垂直方向(与TG的栅极端子的延 伸方向平行的方向)上较长。以这样的方式，能够使通过未设置有遮光 膜的部分且达到第二半导体基板22的光最少化。
然后，如图32所示，在绝缘膜21f和钨膜21g上又生长SiO2膜21h。 其后，如图33所示，对SiO2膜21h进行研磨，且在其上外延生长硅层 21i。
其后，例如通过CMP对硅层21i的顶面进行研磨。如图34所示， 注入硅离子。凭此，增强用于将第一半导体基板21与第二半导体基板22 彼此接合的硅基板的接合性质。
注意，可以热扩散磷、砷或硼来代替注入硅离子。
其后，如图35所示，将高密度P型离子注入至硅层21i。由此减小 接触电阻。注意，不将高密度P型离子注入至将要插入TG的部分。这 是因为该部分用于形成TG的沟道。
然后，如图36所示，接合第二半导体基板22。此时，形成第一半导 体基板21与第二半导体基板22之间的接合界面。
注意，例如能够通过等离子体接合或热退火来进行将第一半导体基 板21与第二半导体基板22彼此接合。此外，为了在此后对第二半导体 基板22研磨时能够调整基板的厚度，可以预先将SiN阻止器插入第二半 导体基板22中。例如，由于SiN阻止器插入第二半导体基板22中，能 够防止第二半导体基板22被不必要地研磨。
其后，如图37所示，将离子注入第二半导体基板22以形成像素晶 体管和TG的沟道。
此外，如图38所示，在将要布置TG的栅极端子的部分形成孔。通 过干法蚀刻去除第二半导体基板22的一部分以使其具有台面形状。
然后，将SiO2膜21a形成在如图38所示的状态下的第二半导体基板 22上作为栅极氧化膜。如图39所示，通过CVD在栅极氧化膜上生长多 晶硅。
通过蚀刻去除该多晶硅的一部分，且如图40所示地获得TG的栅极 端子和RST的栅极端子。注意，在此时，也形成侧壁。此外，如图40 所示，第一半导体基板21与第二半导体基板22之间的接合界面位于TG 的栅极端子的接近漏极端子的位置处。
其后，如图41所示，形成将与像素晶体管(RST)和TG连接的配 线和钉扎端子等，且在第二半导体基板22上形成逻辑层23。此外，在第 一半导体基板21下方形成片上透镜。凭此，完成了台面型图像传感器10。
在上面参照图25至图41所述的台面型图像传感器10的情况下，与 平面型图像传感器10的情况一样，像素晶体管和FD也形成在被构造为 单晶基板的第二半导体基板22内。
因此，能够获得也适合于微小像素信号的良好的I-V特性且能够抑 制像素的性能变化。
此外，在台面型图像传感器10的情况下，与平面型图像传感器10 的情况一样，第一半导体基板21的PD和第二半导体基板22的FD通过 TG电连接，且第一半导体基板21与第二半导体基板22之间的接合界面 形成在TG的沟道的漏极端子附近。因此，不会使电荷传输性能劣化， 且不会出现与元件的寿命和栅极氧化膜的电阻有关的问题。
图42是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的平面图。在图示的图像传感器10中，图示了与在具有平面结构的 半导体基板上形成的一个像素的区域相对应的区域。
与图1的情况一样，图42的图像传感器10的各像素也被构造为将 累积于光电二极管中的电荷传输至浮动扩散(FD)并且经由放大晶体管 (AMP)读出与FD保持的电荷相对应的信号电压。注意，在垂直信号 线(VSL)上读出信号电压且VSL经由选择晶体管(SEL)连接至AMP。
此外，图像传感器10的各像素设置有复位晶体管(RST)，其用于 使FD保持的电荷排出(复位)。
此外，在位于图42左边和右边的圆圈内的由“P++”字符标示的部 分中，设置有钉扎端子。
图42的图像传感器10也具有通过层叠至少两个半导体基板而构成 的结构。在图42中，图像传感器10的PD的受光面布置于背面。此外， 在图中，示出了上述两个半导体基板之中的主要设置有FD和像素晶体 管的半导体基板的顶面。
即，也在图42中，图像传感器10实际上被构造为含有多个像素的 图像传感器。例如，像素阵列位于由相机的透镜等收集的光形成图像的 位置处，在该像素阵列中，以二维矩阵形式排列有布置于图42背面的受 光部。
在本示例中，图像传感器10的FD直接连接至AMP的一部分。例 如，在上面参照图1所述的示例中，FD与AMP使用金属配线连接。此 外，在上面参照图20所述的示例中，AMP的栅极端子与FD通过注入有 高浓度杂质的多晶硅连接而不是通过利用金属配线连接。与此相比，在 图42的示例中，构成FD的N型半导体区域延伸至AMP的下方且该半 导体区域的一部分直接连接至AMP。
如图42所示，FD直接连接至AMP的一部分，且因此能够更精确地 读出与由FD保持的电荷相对应的信号电压。
图20、图21、图25和图42等中所示的形成在第二半导体基板22 上的像素晶体管和用于逻辑电路等的晶体管例如可以由常规技术中已经 提出的FinFET晶体管形成。
图43是示出了根据应用了本发明的图像传感器的又一个实施例的构 造例的截面图。该图是与图2相对应的截面图。
在图43的示例中，图像传感器10也通过第一半导体基板21与第二 半导体基板22彼此接合而构成，且因此第一半导体基板与第二半导体基 板之间的接合面是接合界面。
此外，关于作为晶体管的TG，“N--”区域的与栅极端子的图中下侧 保持接触的部位是源极端子。“N”区域的与栅极端子的图中左上侧保持 接触的部位是漏极端子。即，晶体管的沟道形成于栅极端子内的从源极端子至漏极端子的部分。因此，在图43中，在图像传感器10中，接合 界面存在于晶体管的沟道内。
在本示例中，在图像传感器10中，在第一半导体基板21的下部， 形成有用于形成PD的N型半导体区域61。在N型半导体区域61的上 侧，形成有用于形成PD的N型半导体区域62并且形成有用于形成PD 的N型半导体区域63。
此外，在N型半导体区域63上形成有钉扎层65-1。在N型半导体 区域62上形成有钉扎层65-2。在N型半导体区域61上形成有钉扎层 65-3。
此外，为了电连接上述钉扎层，注入离子直到钉扎端子下方的高密 度P型半导体区域到达钉扎层65-3。
在图43所示的构造的情况下，PD以多层的方式形成于在图中的垂 直方向上延伸的TG的栅极端子的图中左侧。即，多个PD设置在TG的 沟道附近。
以这样的方式，PD是多层的，且因此能够增加图像传感器10的所 有PD的容量。
此外，N型半导体区域61至N型半导体区域63可以具有不同的表 面积。例如，靠近第一半导体基板21与第二半导体基板22之间的接合 界面的N型半导体区域63的表面积可以大于N型半导体区域61或N型 半导体区域62的表面积。以这样的方式，能够进一步增加图像传感器10 中的所有PD的容量。
在上述的实施例中，已经说明了通过使用硅半导体基板构成应用了 本发明的图像传感器的示例。例如，本发明也能够应用于通过使用化合 物半导体基板构成的图像传感器。
此外，在上述的实施例中，在第一半导体基板21与第二半导体基板 22之间的连接部分，形成有硅层。作为用于接合件的材料，尽管不限于 此，但是它能够由特定半导体和化合物半导体形成。例如，根据硅层的 结晶形态，可以形成单晶硅、多晶硅、非晶硅。可替代地，可以采用诸 如锗等特定半导体。可替代地，它可以由诸如GaAs、GaN、SiGe、InGaAs、InGaN和InGaZnO等化合物材料形成。
关于这些化合物半导体的结晶形态，可以形成单晶、多晶和非晶。
此外，在上述的实施例中，第一半导体基板21和第二半导体基板22 的晶体可以具有不同的面取向。关于用于面取向的材料，尽管不限于此， 但是它能够形成为与特定面取向不同的面取向。例如，第一半导体基板 21设定为具有面取向(111)且第二半导体基板22设定为具有面取向 (100)。凭此，能够使传输晶体管内的沟道和像素晶体管内的沟道的迁移率最优化。
此外，在上述的实施例中，如图3所示，传输晶体管的漏极部是N+。 例如，如图44所示，它可以是P型区域。
此外，例如，如图45所示，TG的栅极下侧的传输部可以被设定为 P-，且作为N++的FD可以被构造为与传输晶体管相邻。这样，能够进一 步加强遮光性质。
图46是概要地示出了应用了本发明的固态成像装置的系统构造图。 这里，示出了这样的系统构造图：其概要地示出了应用了本发明的固态 成像装置200的构造。这里，固态成像装置200被构造为包括根据上述 实施例的图像传感器10或图像传感器100作为像素阵列211的一个像素。
如图46所示，固态成像装置200被构造为包括周边电路部和形成在 半导体芯片(未示出)上的像素阵列211。在本示例中，周边电路部由垂 直驱动电路212、列ADC电路213、水平驱动电路214和系统控制单元 215构成。
固态成像装置200还包括信号处理单元218和数据存储单元219。关 于信号处理单元218和数据存储单元219，它们可以是设置在与该固态成 像装置200的基板不同的基板上的外部信号处理单元(例如，DSP(数 字信号处理器)和软件处理)或可以安装在与固态成像装置200同一基 板上。
在像素阵列211中，含有光电转换元件(例如，光电二极管：PD) 的像素以二维矩阵形式布置。即，具有根据上述实施例的构造的图像传 感器10或图像传感器100的受光部构成像素阵列211。
在像素阵列211中，对于矩阵形式的像素排列的每一行，沿着图中 左右方向(像素行的像素的排列方向)还形成有像素驱动线216。对于每 一列，沿着图的上下方向(像素列的像素的排列方向)形成有垂直信号 线217。在图45中，示出了单条像素驱动线216。然而，像素驱动线216 的数量不限于此。像素驱动线216的一端连接至与垂直驱动电路212的 各行相对应的输出端。
垂直驱动电路212由移位寄存器和地址译码器等构成。垂直驱动电 路212是同时对像素阵列211的像素进行驱动或以行为单位等对像素阵 列211的像素进行驱动的像素驱动电路。
从被垂直驱动电路212选择性扫描的像素行的单位像素中输出的信 号通过垂直信号线217被供给至列ADC电路213。针对像素阵列211的 每一像素列，列ADC电路213对通过垂直信号线217从所选行的单位像 素输出的信号进行预定信号处理，并且暂时保持信号处理后的像素信号。
水平驱动电路214由移位寄存器和地址译码器等构成。顺序地选择 列ADC电路213的与像素列相对应的单位电路。通过水平驱动电路214 的选择性扫描，顺序地输出经过了列ADC电路213中的信号处理的像素 信号。
系统控制单元215由产生各种时序信号的时序发生器等构成。根据 时序发生器产生的各种时序信号，系统控制单元215对垂直驱动电路 212、列ADC电路213和水平驱动电路214等进行驱动控制。
信号处理单元218对从列ADC电路213输出的像素信号进行诸如加 法处理等各种信号处理。此外，信号处理单元218设置有逻辑单元。在 逻辑单元中设置有信号校正电路。
数据存储单元219暂时存储信号处理单元218中的处理所需的数据。
图47是示出了作为应用了本发明的电子设备的成像装置的构造例的 框图。
图47的成像装置600包括由透镜组形成的光学单元601、固态成像 装置(成像器件)602和作为相机信号处理电路的DSP电路603。此外， 成像装置600还包括帧存储器604、显示单元605、记录单元606、操作 单元607和电源单元608。DSP电路603、帧存储器604、显示单元605、 记录单元606、操作单元607和电源单元608经由总线609彼此连接。
光学单元601通过接收来自被摄体的入射光(图像光)将图像形成 在固态成像装置602的成像面。固态成像装置602以像素为单位把入射 光(光学单元601已经利用入射光将图像形成于成像面)的光量转换成 电信号，并且将电信号输出作为像素信号。作为固态成像装置602，能够 使用例如根据上述实施例的固态成像装置200等固态成像装置。
显示单元605例如由面板型显示装置(例如，液晶面板和有机EL(电 致发光)面板等)形成。显示固态成像装置602拍摄的动态图像或静态 图像。记录单元606将固态成像装置602拍摄的动态图像或静态图像记 录于录像带和DVD(数字通用盘)等记录媒介中。
根据用户的操作，操作单元607发出与成像装置600的各种功能有 关的操作指令。电源单元608将作为DSP电路603、帧存储器604、显 示单元605、记录单元606和操作单元607的操作电源的各种电源适当地 供给至这些供给目标。
此外，在上述的实施例中，已经通过举出应用如下图像传感器的情 况作为例子进行说明：所述图像传感器是通过以矩阵形式布置用于检测 作为物理量的与可见光的量相对应的信号电荷的单位像素而构成的。然 而，本发明不限于应用于图像传感器。本发明能够应用于使用如下列系 统的固态成像装置：在所述列系统中，像素阵列的各像素列布置有列处 理器。
此外，本发明不限于应用于用来检测可见光的入射光量的分布并且 将这种分布摄取为图像的固态成像装置。本发明能够应用于拍摄红外线、 X射线或粒子等的入射量的分布的固态成像装置，以及诸如指纹传感器 等用于检测诸如压力和电容等不同物理量的分布并且将这种分布摄取为 图像的更广意义上的固态成像装置(物理量分布检测装置)。
此外，本发明也能够应用于各种传感器，例如温度传感器、湿度传 感器、加速度传感器和气味传感器。
此外，本发明也能够应用于半导体激光器。
此外，在MEMS(微机电系统)中，也能够使用本发明。
此外，本发明的实施例不限于上述的实施例，且能够在不偏离本发 明主旨的情况下做出各种变化。
应注意，本发明也可以采用下面的构造。
(1)一种固态成像装置，其包括：
电荷累积部，所述电荷累积部形成于第一半导体基板并且对光电转 换的电荷进行累积；
电荷保持部，所述电荷保持部形成于第二半导体基板并且保持累积 在所述电荷累积部中的电荷；和
传输晶体管，所述传输晶体管形成于所述第一半导体基板和所述第 二半导体基板并且将累积在所述电荷累积部中的电荷传输至所述电荷保 持部，其中，
所述第一半导体基板与所述第二半导体基板之间的接合界面形成于 所述传输晶体管的沟道内。
(2)
根据(1)所述的固态成像装置，其中，
所述传输晶体管被形成为使得栅极端子贯通所述第一半导体基板且 到达所述第二半导体基板。
(3)
根据(2)所述的固态成像装置，其中，
所述接合界面形成在所述传输晶体管的所述栅极端子的这样的位置 处：对于源极端子和漏极端子，所述位置更靠近所述漏极端子。
(4)
根据(1)所述的固态成像装置，其中，
在所述第二半导体基板中，形成有像素晶体管，所述像素晶体管包 括：
放大晶体管，所述放大晶体管对与至少由所述电荷保持部保持 的电荷相对应的信号电压进行放大，
复位晶体管，所述复位晶体管使由所述电荷保持部保持的电荷 复位，和
选择晶体管，所述选择晶体管选择将被输出至信号线的信号， 所述信号与从所述电荷保持部读出的电荷相对应。
(5)
根据(4)所述的固态成像装置，其中，
所述放大晶体管的栅极端子与所述电荷保持部通过硅连接。
(6)
根据(4)所述的固态成像装置，其中，
形成有P型半导体区域作为将所述放大晶体管、所述复位晶体管和 所述选择晶体管连接的体接触。
(7)
根据(4)所述的固态成像装置，其中，
形成所述电荷保持部的N型半导体区域的一部分直接连接至所述放 大晶体管。
(8)
根据(4)所述的固态成像装置，其中，所述固态成像装置是通过将 作为单晶硅基板的所述第二半导体基板与作为硅基板的所述第一半导体 基板彼此接合而构成的。
(9)
根据(8)所述的固态成像装置，其中，
在所述第一半导体基板与所述第二半导体基板之间的所述接合界面 中形成有硅层。
(10)
根据(9)所述的固态成像装置，其中，
所述硅层是通过外延生长而形成的。
(11)
根据(10)所述的固态成像装置，其中，
硅离子被注入至所述硅层且所述硅层接合至所述第二半导体基板。
(12)
根据(1)所述的固态成像装置，其中，
所述第一半导体基板中埋入有遮光膜。
(13)
根据(12)所述的固态成像装置，其中，
在所述传输晶体管的栅极端子附近，存在未设置所述遮光膜的区域， 且
在所述传输晶体管的所述栅极端子附近，所述遮光膜被构造为在与 所述传输晶体管的所述栅极端子的延伸方向平行的方向上是长的。
(14)
根据(12)所述的固态成像装置，其中，
所述遮光膜由钨、钛、钽、镍、钼、铬、铱或钨硅化合物形成。
(15)
根据(1)所述的固态成像装置，其中，
单个所述电荷保持部被设置为对应于多个所述电荷累积部。
(16)
根据(1)所述的固态成像装置，其中，
在所述第一半导体基板与所述第二半导体基板的层叠方向上以多层 的方式设置有多个所述电荷累积部。
(17)
根据(1)所述的固态成像装置，其中，所述固态成像装置被构造为 平面结构。
(18)
根据(1)所述的固态成像装置，其中，所述固态成像装置被构造为 台面结构。
(19)
一种固态成像装置的制造方法，所述方法包括：
将形成有对光电转换的电荷进行累积的电荷累积部的第一半导体基 板与形成有对累积在所述电荷累积部中的电荷进行保持的电荷保持部的 第二半导体基板彼此接合的步骤；和
将传输晶体管形成于所述第一半导体基板和所述第二半导体基板的 步骤，所述传输晶体管将累积在所述电荷累积部中的电荷传输至所述电 荷保持部。
(20)
一种电子设备，其包括：
固态成像装置，所述固态成像装置包括：
电荷累积部，所述电荷累积部形成于第一半导体基板且累积光 电转换的电荷；
电荷保持部，所述电荷保持部形成于第二半导体基板且保持累 积在所述电荷累积部中的电荷；和
传输晶体管，所述传输晶体管形成于所述第一半导体基板和所 述第二半导体基板且将累积在所述电荷累积部中的电荷传输至所述电荷 保持部，其中，
所述第一半导体基板与所述第二半导体基板之间的接合界面形成于 所述传输晶体管的沟道内。
符号说明
10 图像传感器
21 第一半导体基板
21a 硅层
22 第二半导体基板
41-0至41-2 遮光膜
200 固态成像装置
211 像素阵列
212 垂直驱动电路
213 列ADC电路
214 水平驱动电路
215 系统控制单元
218 信号处理单元
600 成像装置
602 固态成像装置

Claims (20)

1.一种固态成像装置，其包括：
电荷累积部，所述电荷累积部形成于第一半导体基板并且对光电转换的电荷进行累积；
电荷保持部，所述电荷保持部形成于第二半导体基板并且保持累积在所述电荷累积部中的电荷；和
传输晶体管，所述传输晶体管形成于所述第一半导体基板和所述第二半导体基板并且将累积在所述电荷累积部中的电荷传输至所述电荷保持部，其中，
所述第一半导体基板与所述第二半导体基板之间的接合界面形成于所述传输晶体管的沟道内。
2.根据权利要求1所述的固态成像装置，其中，
所述传输晶体管被形成为使得栅极端子贯通所述第一半导体基板且到达所述第二半导体基板。
3.根据权利要求2所述的固态成像装置，其中，
所述接合界面形成在所述传输晶体管的所述栅极端子的这样的位置处：对于所述传输晶体管的源极端子和漏极端子，所述位置更靠近所述漏极端子。
4.根据权利要求1所述的固态成像装置，其中，
在所述第二半导体基板中，形成有像素晶体管，所述像素晶体管包括：
放大晶体管，所述放大晶体管对与至少由所述电荷保持部保持的电荷相对应的信号电压进行放大，
复位晶体管，所述复位晶体管使由所述电荷保持部保持的电荷复位，和
选择晶体管，所述选择晶体管选择将被输出至信号线的信号，所述信号与从所述电荷保持部读出的电荷相对应。
5.根据权利要求4所述的固态成像装置，其中，
所述放大晶体管的栅极端子与所述电荷保持部通过硅连接。
6.根据权利要求4所述的固态成像装置，其中，
形成有P型半导体区域作为将所述放大晶体管、所述复位晶体管和所述选择晶体管连接的体接触。
7.根据权利要求4所述的固态成像装置，其中，
形成所述电荷保持部的N型半导体区域的一部分直接连接至所述放大晶体管。
8.根据权利要求4所述的固态成像装置，其中，所述固态成像装置是通过将作为单晶硅基板的所述第二半导体基板与作为硅基板的所述第一半导体基板彼此接合而构成的。
9.根据权利要求8所述的固态成像装置，其中，
在所述第一半导体基板与所述第二半导体基板之间的所述接合界面中形成有硅层。
10.根据权利要求9所述的固态成像装置，其中，
所述硅层是通过外延生长而形成的。
11.根据权利要求10所述的固态成像装置，其中，
硅离子被注入至所述硅层且所述硅层接合至所述第二半导体基板。
12.根据权利要求1所述的固态成像装置，其中，
所述第一半导体基板中埋入有遮光膜。
13.根据权利要求12所述的固态成像装置，其中，
在所述传输晶体管的栅极端子附近，存在未设置所述遮光膜的区域，且
在所述传输晶体管的所述栅极端子附近，所述遮光膜被构造为在与所述传输晶体管的所述栅极端子的延伸方向平行的方向上是长的。
14.根据权利要求12所述的固态成像装置，其中，
所述遮光膜由钨、钛、钽、镍、钼、铬、铱或钨硅化合物形成。
15.根据权利要求1所述的固态成像装置，其中，
单个所述电荷保持部被设置为对应于多个所述电荷累积部。
16.根据权利要求1所述的固态成像装置，其中，
在所述第一半导体基板与所述第二半导体基板的层叠方向上以多层的方式设置有多个所述电荷累积部。
17.根据权利要求1所述的固态成像装置，其中，所述固态成像装置被构造为平面结构。
18.根据权利要求1所述的固态成像装置，其中，所述固态成像装置被构造为台面结构。
19.一种固态成像装置的制造方法，所述方法包括：
将形成有对光电转换的电荷进行累积的电荷累积部的第一半导体基板与形成有对累积在所述电荷累积部中的电荷进行保持的电荷保持部的第二半导体基板彼此接合的步骤；和
将传输晶体管形成于所述第一半导体基板和所述第二半导体基板的步骤，所述传输晶体管将累积在所述电荷累积部中的电荷传输至所述电荷保持部。
20.一种电子设备，其包括：
固态成像装置，所述固态成像装置是如权利要求1至18中任一项所述的固态成像装置。
CN201480045676.0A 2013-08-28 2014-08-15 固态成像装置及其制造方法和电子设备 Active CN105474394B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013176619A JP6021762B2 (ja) 2013-08-28 2013-08-28 固体撮像装置および製造方法、並びに、電子機器
JP2013-176619 2013-08-28
PCT/JP2014/071464 WO2015029798A1 (ja) 2013-08-28 2014-08-15 固体撮像装置および製造方法、並びに、電子機器

Publications (2)

Publication Number Publication Date
CN105474394A CN105474394A (zh) 2016-04-06
CN105474394B true CN105474394B (zh) 2019-04-05

Family

ID=52586366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480045676.0A Active CN105474394B (zh) 2013-08-28 2014-08-15 固态成像装置及其制造方法和电子设备

Country Status (5)

Country Link
US (2) US9564465B2 (zh)
JP (1) JP6021762B2 (zh)
KR (1) KR102289111B1 (zh)
CN (1) CN105474394B (zh)
WO (1) WO2015029798A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
JP2018026444A (ja) * 2016-08-10 2018-02-15 ソニー株式会社 半導体集積回路、および、半導体集積回路の製造方法
KR102617389B1 (ko) * 2016-10-06 2023-12-26 에스케이하이닉스 주식회사 이미지 센서
US10672824B2 (en) 2016-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor
JP2018129374A (ja) * 2017-02-07 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
KR102427832B1 (ko) 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서
US11569279B2 (en) 2017-10-27 2023-01-31 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
EP3748956B1 (en) * 2018-02-01 2023-09-27 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for manufacturing same, and electronic apparatus
TWI834644B (zh) * 2018-05-18 2024-03-11 日商索尼半導體解決方案公司 攝像元件及電子機器
WO2019240207A1 (ja) * 2018-06-15 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその製造方法、電子機器
JP2020035916A (ja) * 2018-08-30 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP7277106B2 (ja) * 2018-10-25 2023-05-18 ソニーグループ株式会社 固体撮像装置及び撮像装置
KR102651130B1 (ko) * 2018-12-06 2024-03-26 삼성전자주식회사 거리 측정을 위한 이미지 센서
TW202038459A (zh) 2018-12-21 2020-10-16 日商索尼半導體解決方案公司 攝像元件及攝像裝置
KR102710266B1 (ko) 2019-01-07 2024-09-27 삼성전자주식회사 이미지 센서 및 이의 제조 방법
TW202121671A (zh) * 2019-05-31 2021-06-01 日商索尼半導體解決方案公司 固體攝像裝置
TW202107722A (zh) * 2019-06-26 2021-02-16 日商索尼半導體解決方案公司 攝像裝置
EP4060740B1 (en) * 2019-11-13 2024-08-21 Sony Semiconductor Solutions Corporation Solid-state imaging element and method for manufacturing same
WO2021111816A1 (ja) * 2019-12-06 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
WO2021117448A1 (ja) * 2019-12-12 2021-06-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719947B2 (ja) * 2001-04-18 2005-11-24 シャープ株式会社 固体撮像装置及びその製造方法
CN102196198A (zh) * 2010-01-29 2011-09-21 索尼公司 固体摄像器件、其制造方法和驱动方法、以及电子装置
CN102881698A (zh) * 2011-07-12 2013-01-16 索尼公司 固体摄像器件、固体摄像器件的制造方法以及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4173765A (en) * 1978-05-26 1979-11-06 Eastman Kodak Company V-MOS imaging array
JPH08316450A (ja) * 1995-05-17 1996-11-29 Hitachi Ltd 積層型固体撮像素子及びその製造方法
JP3695748B2 (ja) * 2001-05-16 2005-09-14 松下電器産業株式会社 固体撮像装置並びにその製造方法および駆動方法
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US9543356B2 (en) 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5278491B2 (ja) * 2011-05-16 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP6074884B2 (ja) * 2011-08-11 2017-02-08 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
WO2015136418A1 (en) * 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719947B2 (ja) * 2001-04-18 2005-11-24 シャープ株式会社 固体撮像装置及びその製造方法
CN102196198A (zh) * 2010-01-29 2011-09-21 索尼公司 固体摄像器件、其制造方法和驱动方法、以及电子装置
CN102881698A (zh) * 2011-07-12 2013-01-16 索尼公司 固体摄像器件、固体摄像器件的制造方法以及电子设备

Also Published As

Publication number Publication date
US10163962B2 (en) 2018-12-25
WO2015029798A1 (ja) 2015-03-05
US9564465B2 (en) 2017-02-07
JP6021762B2 (ja) 2016-11-09
CN105474394A (zh) 2016-04-06
KR20160048066A (ko) 2016-05-03
US20170110500A1 (en) 2017-04-20
JP2015046477A (ja) 2015-03-12
KR102289111B1 (ko) 2021-08-12
US20160204153A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
CN105474394B (zh) 固态成像装置及其制造方法和电子设备
US8415189B2 (en) Methods of fabricating image sensors including impurity layer isolation regions
KR101721795B1 (ko) 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법
CN102034833B (zh) 传感器及其制造方法
US7186611B2 (en) High-density germanium-on-insulator photodiode array
CN107431075A (zh) 固态成像装置及电子装置
CN104517983B (zh) 固态成像装置、其制造方法和成像系统
CN101814516A (zh) 固态成像器件及其制造方法、和成像装置
EP3407392B1 (en) Light receiving element, method for manufacturing light receiving element, image pickup element, and electronic apparatus
US7968358B2 (en) Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
US8133769B1 (en) Methods for gettering in semiconductor substrate
KR100856941B1 (ko) 이미지센서 및 그 제조방법
CN102332463B (zh) 带有绝缘埋层的图像传感器及其制作方法
US20040238911A1 (en) Photodetector array
CN102332460B (zh) 带有绝缘埋层的图像传感器及其制作方法
JP2008047911A (ja) イメージセンサー及びその製造方法
JP2009283603A (ja) 検出装置、受光素子アレイおよびその製造方法
CN102332462B (zh) 带有绝缘埋层的图像传感器及其制作方法
JP2010098314A (ja) イメージセンサ及びその製造方法
CN112216767B (zh) 半导体光敏器件的制造
KR101025080B1 (ko) 이미지센서의 제조방법
KR101033397B1 (ko) 이미지 센서의 제조 방법
KR101016514B1 (ko) 이미지센서 및 그 제조방법
JP2009283601A (ja) 検出装置、受光素子アレイおよびその製造方法
KR20100076496A (ko) 이미지 센서 및 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160912

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant