CN105447240A

CN105447240A - 一种自动建立pcb设计层面和底片的实现方法

Info

Publication number: CN105447240A
Application number: CN201510787994.0A
Authority: CN
Inventors: 李晓; 崔铭航; 翟西斌
Original assignee: Inspur Group Co Ltd
Current assignee: Inspur Group Co Ltd
Priority date: 2015-11-17
Filing date: 2015-11-17
Publication date: 2016-03-30

Abstract

本发明公开一种自动建立PCB设计层面和底片的实现方法,涉及PCB设计技术，通过Allegro软件的Skill程序接口，将PCB层叠设计的常用方案写入Skill程序里面，使用此Skill程序，直接选择所要设置的PCB层数，并且，该Skill程序自动设置好PCB层数的参数和底片的参数设置。本发明克服了原有按照Allegro软件的设置方法，设定走线层面及输出底片所造成的浪费时间严重，重复设置容易出错的缺陷，极大提高工作效率，同时提高了PCB层数设置的正确率。

Description

一种自动建立PCB设计层面和底片的实现方法

技术领域

本发明涉及PCB设计技术，具体是一种自动建立PCB设计层面和底片的实现方法。

背景技术

在服务器PCB设计和笔记本PCB设计中，因为PCB板尺寸的限制，PCB板的层数很多,例如：14层板，16层板等,而相对应的PCB设计资料输出底片设置的层数也会增加。

目前在电子业界有多款PCB设计软件，Allegro软件作为其中的一种，具有非常丰富而强大的功能。此软件使用独有的的数据形式存储设计文件，并且每份设计文件都有相应的独立数据库支撑。数据库中主要有两类信息：物理信息和逻辑信息。Allegro软件的各种功能操作，都是对这个数据库的编辑和操作。同样的情况，使用软件提供的扩展Skill接口，也可以对此数据库进行编辑操作，从而实现一些程序没有提供的功能，提高Layout工作的效率。

在Allegro软件中，网表导入完毕后，一般能提供布局、布线密度参数报告，由此参数可对信号所需的层数有个大致的判断。PCB工程师根据以上的参数结合主要信号的工作频率，速率，有特殊布线要求的信号种类，数量及性价比要求，确定PCB板的信号层数。按照软件的设置方法，设定走线层面，及输出底片会浪费很多时间，重复的设置用也容易出错。

发明内容

本发明针对目前需求以及现有技术发展的不足之处，提供一种自动建立PCB设计层面和底片的实现方法。

本发明所述一种自动建立PCB设计层面和底片的实现方法，解决上述技术问题采用的技术方案如下：所述自动建立PCB设计层面和底片的实现方法，通过Allegro软件的Skill程序接口，将PCB层叠设计的常用方案写入Skill程序里面，使用此Skill程序，直接选择所要设置的PCB层数，并且，该Skill程序自动设置好PCB层数的参数和底片的参数设置。

优选的，所述所述自动建立PCB设计层面和底片的实现方法，其具体实现步骤包括：1）首先修改Allegro软件的菜单栏配置文件allegro.men，由于软件默认不安装LayoutSkill栏，所以需要手工添加，将CadSkill一栏添加到菜单栏中，配置allegro.men的路径为C:\Cadence\SPB_16.5\share\pcb\text\cuimenus；2）修改C:\Cadence\SPB_16.5\share\local\pcb\skill下的allegro.ilinit文件，在其中添加一行代码：load(“crosssectionandgerberoutparameter.il”)；3）将crosssectionandgerberoutparameter.il文件放到C:\Cadence\SPB_16.5\share\local\pcb\skill下，执行命令并加载此目录下的执行文件并运行；4）在菜单栏中执行crosssectionandgerberoutparameter.il命令，按提示操作自动创建层面和底片文件。

优选的，修改Allegro软件的菜单栏配置文件allegro.men后，Allegro软件在原有的菜单栏后面会增加一个cadSkill的下拉工具栏,要运行的命令出现在此工具栏中。

本发明所述一种自动建立PCB设计层面和底片的实现方法，与现有技术相比具有的有益效果是：本发明通过Allegro软件的Skill程序接口，实现了软件基本功能之外的一些扩展操作；把PCB层叠设计的常用方案写入Skill程序里面，使用此Skill程序，能够直接选择所要设置的PCB层数，程序自动设置好层数的参数和底片的参数设置，从而克服了原有按照Allegro软件的设置方法，设定走线层面及输出底片所造成的浪费时间严重，重复设置容易出错的缺陷，极大提高工作效率，同时提高了PCB层数设置的正确率。

说明书附图：

附图1：所述自动建立PCB设计层面和底片的实现方法的操作示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明所述种一种自动建立PCB设计层面和底片的实现方法进一步详细说明。

本发明提出一种自动建立PCB设计层面和底片的实现方法，是在Allegro软件的基础上进行的扩展功能开发，通过Allegro软件的Skill程序接口，可以实现软件基本功能之外的一些扩展操作，类似以Allegro软件为平台的第三方应用开发；本发明能够直接选择所要设置的层数，程序自动设置好层数的参数和底片的参数设置，从而提高工作效率，避免因层数多而设置错误的问题。

实施例：

本实施例所述一种自动建立PCB设计层面和底片的实现方法，通过Allegro软件的Skill程序接口，将PCB层叠设计的常用方案写入Skill程序里面，使用此Skill程序，直接选择所要设置的PCB层数，并且，该Skill程序自动设置好PCB层数的参数和底片的参数设置。

本实施例所述自动建立PCB设计层面和底片的实现方法，所述Skill程序的部分源代码如下：

procedure(CreateCrossSectionCall(form)

case(form->curField

("close"axlFormClose(form)

axlCancelEnterFun())

("layerSum"num=form->curValue

if(num==6||num==8then

axlFormSetFieldEditable(form"rule1"t)

axlFormSetFieldEditable(form"rule2"t)

else

axlFormSetFieldEditable(form"rule1"nil)

axlFormSetFieldEditable(form"rule2"nil)

)

("enter"num=axlFormGetField(form"layerSum")

case(num

(10lay='("GND""IN1""IN2""VCC""VCC1""IN3""IN4""GND1")

foreach(elmlay

if(index(elm"GND")||index(elm"VCC")then

axlLayerCreateCrossSection("BOTTOM""Plane""Copper"elm"Negative")

axlLayerCreateCrossSection("BOTTOM""Dielectric""FR-4")

else

axlLayerCreateCrossSection("BOTTOM""Conductor""Copper"elm"Positive")

axlLayerCreateCrossSection("BOTTOM""Dielectric""FR-4")

)

(6if(axlFormGetField(form"rule1")then

lay='("GND1""IN1""VCC""GND2")

else

lay='("GND""IN1""IN2""VCC")

)

foreach(elmlay

if(index(elm"GND")||index(elm"VCC")then

axlLayerCreateCrossSection("BOTTOM""Plane""Copper"elm"Negative")

axlLayerCreateCrossSection("BOTTOM""Dielectric""FR-4")

else

axlLayerCreateCrossSection("BOTTOM""Conductor""Copper"elm"Positive")

axlLayerCreateCrossSection("BOTTOM""Dielectric""FR-4").。

本实施例所述自动建立PCB设计层面和底片的实现方法，所述Skill程序的实施前提，需要修改Allegro软件的部分配置文件，以达到必须的运行环境，从而对PCB设计的后台数据库进行直接修改。

该自动建立PCB设计层面和底片的实现方法，如附图1所示，其具体实施过程如下：

一、首先修改Allegro软件的菜单栏配置文件allegro.men，由于软件默认不安装LayoutSkill栏，所以需要手工添加，将CadSkill一栏添加到菜单栏中；配置allegro.men的路径为C:\Cadence\SPB_16.5\share\pcb\text\cuimenus；修改完此项目后，Allegro软件在原有的菜单栏后面会增加一个cadSkill的下拉工具栏,要运行的命令即可出现在此工具栏中；

二、修改C:\Cadence\SPB_16.5\share\local\pcb\skill下的allegro.ilinit文件，在其中添加一行代码：load(“crosssectionandgerberoutparameter.il”)，此代码的意义为在运行菜单栏命令时加载此执行文件，文件名为“crosssectionandgerberoutparameter”；

三、将crosssectionandgerberoutparameter.il文件放到C:\Cadence\SPB_16.5\share\local\pcb\skill下，执行命令并加载此目录下的执行文件并运行，此目录为Skill文件的存放目录；

四、在菜单栏中执行crosssectionandgerberoutparameter.il命令，按提示操作自动创建层面和底片文件，避免了设置错误并节省手工设置的时间。

上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims

1.一种自动建立PCB设计层面和底片的实现方法，其特征在于,通过Allegro软件的Skill程序接口，将PCB层叠设计的常用方案写入Skill程序里面，使用此Skill程序，直接选择所要设置的PCB层数，并且，该Skill程序自动设置好PCB层数的参数和底片的参数设置。

2.根据权利要求1所述一种自动建立PCB设计层面和底片的实现方法，其特征在于,所述所述自动建立PCB设计层面和底片的实现方法，其具体实现步骤包括：1）首先修改Allegro软件的菜单栏配置文件allegro.men，由于软件默认不安装LayoutSkill栏，所以需要手工添加，将CadSkill一栏添加到菜单栏中，配置allegro.men的路径为C:\Cadence\SPB_16.5\share\pcb\text\cuimenus；2）修改C:\Cadence\SPB_16.5\share\local\pcb\skill下的allegro.ilinit文件，在其中添加一行代码：load(“crosssectionandgerberoutparameter.il”)；3）将crosssectionandgerberoutparameter.il文件放到C:\Cadence\SPB_16.5\share\local\pcb\skill下，执行命令并加载此目录下的执行文件并运行；4）在菜单栏中执行crosssectionandgerberoutparameter.il命令，按提示操作自动创建层面和底片文件。

3.根据权利要求2所述一种自动建立PCB设计层面和底片的实现方法，其特征在于,修改Allegro软件的菜单栏配置文件allegro.men后，Allegro软件在原有的菜单栏后面会增加一个cadSkill的下拉工具栏,要运行的命令出现在此工具栏中。