CN105930555A - 一种自动删除pcb设计中悬空孔的skill程序的实现方法 - Google Patents

一种自动删除pcb设计中悬空孔的skill程序的实现方法 Download PDF

Info

Publication number
CN105930555A
CN105930555A CN201610222976.2A CN201610222976A CN105930555A CN 105930555 A CN105930555 A CN 105930555A CN 201610222976 A CN201610222976 A CN 201610222976A CN 105930555 A CN105930555 A CN 105930555A
Authority
CN
China
Prior art keywords
skill
allegro
vias
file
software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610222976.2A
Other languages
English (en)
Inventor
孙良秀
翟西斌
李晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Group Co Ltd
Original Assignee
Inspur Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Group Co Ltd filed Critical Inspur Group Co Ltd
Priority to CN201610222976.2A priority Critical patent/CN105930555A/zh
Publication of CN105930555A publication Critical patent/CN105930555A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种自动删除PCB设计中悬空孔的SKILL程序的实现方法,该方法是使用cadence软件提供的扩展Skill接口,对此数据库进行编辑操作,通过修改软件的部分配置文件,对Layout设计的后台数据库进行直接修改,达到必须的运行环境,把无属性的过孔的常用方案写入Skill程序里面,使用此Skill程序,直接检查pcb中没有属性的过孔并选择所要删除的无属性的过孔进行删除。本发明的一种自动删除PCB设计中悬空孔的SKILL程序的实现方法和现有技术相比,有效的减少冗余工作量,提高工作效率。

Description

一种自动删除PCB设计中悬空孔的SKILL程序的实现方法
技术领域
本发明涉及电子信息技术领域,具体地说是一种自动删除PCB设计中悬空孔的SKILL程序的实现方法。
背景技术
电子信息技术的不断发展,PCB设计的复杂度也越来越大,相对来讲,工程师的工作量也越来越大。PCB设计布线完成后,对过孔(Vias)的处理工作是必不可少的。目前PCBLayout设计中,布线完成后,为避免线路短路和防止过孔对内层铜皮的分割,是要删掉多余的无属性的过孔(not on a net vias),而对无属性的过孔(not on a net vias)的删除往往是通过查看过孔( Vias)的属性,进而确定其具体坐标,逐一删除的,如此会给设计师带来很大的麻烦,需要花费很长的时间和精力去逐一查看并删除。
在电子业界有多款PCB设计软件,Allegro软件作为其中的一种,具有非常丰富而强大的功能。此软件使用独有的的数据形式存储设计文件,并且每份设计文件都有相应的独立数据库支撑。数据库中主要有两类信息:物理信息和逻辑信息。Allegro软件的各种功能操作,都是对这个数据库的编辑和操作。同样的情况,使用软件提供的扩展Skill接口,也可以对此数据库进行编辑操作,从而实现一些程序没有提供的功能,提高Layout工作的效率。
发明内容
本发明的技术任务是提供一种自动删除PCB设计中悬空孔的SKILL程序的实现方法。
本发明的技术任务是按以下方式实现的,该方法是使用cadence软件提供的扩展Skill接口,对此数据库进行编辑操作,通过修改软件的部分配置文件,对Layout设计的后台数据库进行直接修改,达到必须的运行环境,把无属性的过孔的常用方案写入Skill程序里面,使用此Skill程序,直接检查pcb中没有属性的过孔并选择所要删除的无属性的过孔进行删除。
该方法步骤如下:
1)首先修改Allegro软件的菜单栏配置文件allegro.men,手工添加,将LayoutSkill一栏添加到菜单栏中;配置allegro.men的路径,修改完此项目后,Allegro软件在原有的菜单栏后面会增加一个LayoutSkill的下拉工具栏,运行的命令即可出现在此工具栏中;
2)修改skill路径下的allegro.ilinit文件,在其中添加代码,此代码的意义为在运行菜单栏命令时加载此执行文件;
3)将执行文件放到allegro设计文件同一目录下,执行命令将加载此目下的执行文件并运行,此目录为Skill文件的存放目录;
4)在菜单栏中执行命令,并按提示操作,从而实现自动删除无属性的过孔。
所述的步骤2)中添加代码为:Auto delete not on a net vias.il。
本发明的一种自动删除PCB设计中悬空孔的SKILL程序的实现方法和现有技术相比,该方法把无属性的过孔的常用方案写入Skill程序里面,使用此Skill程序,可以直接检查pcb中没有属性的过孔并选择所要删除的无属性的过孔删除,从而减少冗余工作量,提高工作效率。
具体实施方式
实施例1:
该自动删除PCB设计中悬空孔的SKILL程序的实现方法是使用cadence软件提供的扩展Skill接口,对此数据库进行编辑操作,通过修改软件的部分配置文件,对Layout设计的后台数据库进行直接修改,达到必须的运行环境,把无属性的过孔的常用方案写入Skill程序里面,使用此Skill程序,直接检查pcb中没有属性的过孔并选择所要删除的无属性的过孔进行删除。
该方法步骤如下:
1)首先修改Allegro软件的菜单栏配置文件allegro.men,手工添加,将LayoutSkill一栏添加到菜单栏中;配置allegro.men的路径,修改完此项目后,Allegro软件在原有的菜单栏后面会增加一个LayoutSkill的下拉工具栏,运行的命令即可出现在此工具栏中;
2)修改skill路径下的allegro.ilinit文件,在其中添加代码,此代码的意义为在运行菜单栏命令时加载此执行文件;
3)将执行文件放到allegro设计文件同一目录下,执行命令将加载此目下的执行文件并运行,此目录为Skill文件的存放目录;
4)在菜单栏中执行命令,并按提示操作,从而实现自动删除无属性的过孔。
实施例2:
该自动删除PCB设计中悬空孔的SKILL程序的实现方法是使用cadence软件提供的扩展Skill接口,对此数据库进行编辑操作,通过修改软件的部分配置文件,对Layout设计的后台数据库进行直接修改,达到必须的运行环境,把无属性的过孔的常用方案写入Skill程序里面,使用此Skill程序,直接检查pcb中没有属性的过孔并选择所要删除的无属性的过孔进行删除。
该方法步骤如下:
1)首先修改Allegro软件的菜单栏配置文件allegro.men,手工添加Layout Skill栏,将LayoutSkill一栏添加到菜单栏中;配置allegro.men的路径为C:\Cadence\SPB_16.5\share\pcb\text\cuimenus,修改完此项目后,Allegro软件在原有的菜单栏后面会增加一个LayoutSkill的下拉工具栏,运行的命令即可出现在此工具栏中;
2)修改C:\Cadence\SPB_16.5\share\local\pcb\skill下的allegro.ilinit文件,在其中添加代码:load(“Auto delete not on a net vias.il ”),此代码的意义为在运行菜单栏命令时加载此执行文件,文件名为“Auto delete not on a net vias”;
3)将执行文件Auto delete not on a net vias.il放到allegro设计文件同一目录下,执行命令将加载此目下的执行文件并运行,此目录为Skill文件的存放目录;
4)在菜单栏中执行Auto delete not on a net vias.il命令,并按提示操作,从而实现自动删除无属性的过孔。
通过上面具体实施方式,所述技术领域的技术人员可容易的实现本发明。但是应当理解,本发明并不限于上述的几种具体实施方式。在公开的实施方式的基础上,所述技术领域的技术人员可任意组合不同的技术特征,从而实现不同的技术方案。

Claims (3)

1.一种自动删除PCB设计中悬空孔的SKILL程序的实现方法,其特征在于,该方法是使用cadence软件提供的扩展Skill接口,对此数据库进行编辑操作,通过修改软件的部分配置文件,对Layout设计的后台数据库进行直接修改,达到必须的运行环境,把无属性的过孔的常用方案写入Skill程序里面,使用此Skill程序,直接检查pcb中没有属性的过孔并选择所要删除的无属性的过孔进行删除。
2.根据权利要求1所述的一种自动删除PCB设计中悬空孔的SKILL程序的实现方法,其特征在于,该方法步骤如下:
1)首先修改Allegro软件的菜单栏配置文件allegro.men,手工添加,将LayoutSkill一栏添加到菜单栏中;配置allegro.men的路径,修改完此项目后,Allegro软件在原有的菜单栏后面会增加一个LayoutSkill的下拉工具栏,运行的命令即可出现在此工具栏中;
2)修改skill路径下的allegro.ilinit文件,在其中添加代码,此代码的意义为在运行菜单栏命令时加载此执行文件;
3)将执行文件放到allegro设计文件同一目录下,执行命令将加载此目下的执行文件并运行,此目录为Skill文件的存放目录;
4)在菜单栏中执行命令,并按提示操作,从而实现自动删除无属性的过孔。
3. 根据权利要求2所述的一种自动删除PCB设计中悬空孔的SKILL程序的实现方法,其特征在于,所述的步骤2)中添加代码为:Auto delete not on a net vias.il。
CN201610222976.2A 2016-04-12 2016-04-12 一种自动删除pcb设计中悬空孔的skill程序的实现方法 Pending CN105930555A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610222976.2A CN105930555A (zh) 2016-04-12 2016-04-12 一种自动删除pcb设计中悬空孔的skill程序的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610222976.2A CN105930555A (zh) 2016-04-12 2016-04-12 一种自动删除pcb设计中悬空孔的skill程序的实现方法

Publications (1)

Publication Number Publication Date
CN105930555A true CN105930555A (zh) 2016-09-07

Family

ID=56837989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610222976.2A Pending CN105930555A (zh) 2016-04-12 2016-04-12 一种自动删除pcb设计中悬空孔的skill程序的实现方法

Country Status (1)

Country Link
CN (1) CN105930555A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107085641A (zh) * 2017-04-21 2017-08-22 济南浪潮高新科技投资发展有限公司 一种Allegro软件中快速定位铜皮void的方法
CN107256311A (zh) * 2017-06-12 2017-10-17 郑州云海信息技术有限公司 一种PCB设计中检查并删除dangling via的方法
CN107679342A (zh) * 2017-10-30 2018-02-09 郑州云海信息技术有限公司 一种检查结构件摆放的方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100218151A1 (en) * 2009-02-26 2010-08-26 Kabushiki Kaisha Toshiba Wiring design method for wiring board
US8399983B1 (en) * 2008-12-11 2013-03-19 Xilinx, Inc. Semiconductor assembly with integrated circuit and companion device
CN104462712A (zh) * 2014-12-19 2015-03-25 上海斐讯数据通信技术有限公司 一种用于pcb布线时可控制删除线段的方法及系统
CN105426609A (zh) * 2015-11-17 2016-03-23 浪潮集团有限公司 一种自动删除pcb设计中悬空线的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399983B1 (en) * 2008-12-11 2013-03-19 Xilinx, Inc. Semiconductor assembly with integrated circuit and companion device
US20100218151A1 (en) * 2009-02-26 2010-08-26 Kabushiki Kaisha Toshiba Wiring design method for wiring board
CN104462712A (zh) * 2014-12-19 2015-03-25 上海斐讯数据通信技术有限公司 一种用于pcb布线时可控制删除线段的方法及系统
CN105426609A (zh) * 2015-11-17 2016-03-23 浪潮集团有限公司 一种自动删除pcb设计中悬空线的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107085641A (zh) * 2017-04-21 2017-08-22 济南浪潮高新科技投资发展有限公司 一种Allegro软件中快速定位铜皮void的方法
CN107256311A (zh) * 2017-06-12 2017-10-17 郑州云海信息技术有限公司 一种PCB设计中检查并删除dangling via的方法
CN107679342A (zh) * 2017-10-30 2018-02-09 郑州云海信息技术有限公司 一种检查结构件摆放的方法和系统

Similar Documents

Publication Publication Date Title
CN105700890A (zh) 一种自动删除PCB设计中悬空孔的Skill程序的实现方法
CN108647883B (zh) 一种业务审批方法、装置、设备及介质
CN105426609A (zh) 一种自动删除pcb设计中悬空线的方法
CN106293664A (zh) 代码生成方法及装置
CN102959511B (zh) Gui程序制作辅助装置、gui程序制作辅助方法、程序及集成电路
US8255872B2 (en) Editor with commands for automatically disabling and enabling program code portions
CN103593197B (zh) 一种代码生成方法和装置
US20080276213A1 (en) Method of shield line placement for semiconductor integrated circuit, design apparatus for semiconductor integrated circuit, and design program for semiconductor integrated circuit
CN104679488A (zh) 一种流程定制开发平台及流程定制开发方法
CN106020830A (zh) 一种Allegro软件中自动删除unconnected via的方法
CN105930555A (zh) 一种自动删除pcb设计中悬空孔的skill程序的实现方法
CN104462706A (zh) 一种allegro软件中自动创建特定宽度板边铜的方法
CN105447240A (zh) 一种自动建立pcb设计层面和底片的实现方法
CN106446019A (zh) 一种软件功能处理方法和装置
CN103809977A (zh) 一种自动镜像Layout设计的Skill程序的实现方法
CN106202608A (zh) 一种Allegro软件中自动替换选中过孔的方法
CN104536734A (zh) 一种通用游戏音效管理系统和方法
US8645902B1 (en) Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness
CN105426635A (zh) 一种自动建立差分线伴随地孔的Skill程序实现方法
CN106294937A (zh) 一种基于数字样机模型的卫星布局方法
CN109614682B (zh) 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质
CN107085641A (zh) 一种Allegro软件中快速定位铜皮void的方法
CN104050206A (zh) 一种物料清单快速导出方法及其系统
CN107656755A (zh) 规则引擎的编辑方法及装置
CN106775779A (zh) 一种Allegro软件中自动赋予via某net属性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160907